JPH0962373A - 定電圧装置 - Google Patents
定電圧装置Info
- Publication number
- JPH0962373A JPH0962373A JP7214640A JP21464095A JPH0962373A JP H0962373 A JPH0962373 A JP H0962373A JP 7214640 A JP7214640 A JP 7214640A JP 21464095 A JP21464095 A JP 21464095A JP H0962373 A JPH0962373 A JP H0962373A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- level
- constant voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 複数の定電圧回路を制御回路よりのＨレベル
とＬレベルの電圧切換信号により切り換える装置におけ
る切換制御不良，電位レベルの変動のない安定した電圧
出力が得られるような定電圧装置を提供する。 【解決手段】 複数種の制御信号を出力する制御回路２
と、出力端子が共通に接続されると共に前記制御回路２
より制御信号が入力されたとき互いに異なる電圧を出力
する定電圧回路５，６とを備え、更に前記制御回路２に
は、電圧を出力している所定の定電圧回路５から他の定
電圧回路６へ制御信号を切り換えるとき、前記所定の定
電圧回路５へ供給している制御信号の消滅のタイミング
を前記他の定電圧回路へ供給する制御信号の発生のタイ
ミングより遅くする電圧切換信号遅延回路８，９を設け
た。
とＬレベルの電圧切換信号により切り換える装置におけ
る切換制御不良，電位レベルの変動のない安定した電圧
出力が得られるような定電圧装置を提供する。 【解決手段】 複数種の制御信号を出力する制御回路２
と、出力端子が共通に接続されると共に前記制御回路２
より制御信号が入力されたとき互いに異なる電圧を出力
する定電圧回路５，６とを備え、更に前記制御回路２に
は、電圧を出力している所定の定電圧回路５から他の定
電圧回路６へ制御信号を切り換えるとき、前記所定の定
電圧回路５へ供給している制御信号の消滅のタイミング
を前記他の定電圧回路へ供給する制御信号の発生のタイ
ミングより遅くする電圧切換信号遅延回路８，９を設け
た。
Description
【０００１】
【産業上の利用分野】本発明は、互いに異なる電圧を出
力する複数の定電圧回路を切り換えて使用する定電圧装
置に関するものである。
力する複数の定電圧回路を切り換えて使用する定電圧装
置に関するものである。
【０００２】
【従来の技術】近年、マイコンなどでは実行状態と待機
状態の２種類の動作状態を持ち、待機時には制御回路に
より動作電圧を低い電圧に切り換えて電力消費量を抑え
ているものがある。
状態の２種類の動作状態を持ち、待機時には制御回路に
より動作電圧を低い電圧に切り換えて電力消費量を抑え
ているものがある。
【０００３】以下、図３を参照しつつ従来の定電圧装置
における電圧切換回路について説明する。図３におい
て、１は電圧切換信号入力端子、２は制御回路、３，４
は第１定電圧回路５と第２定電圧回路６の制御信号を伝
送するための信号線、７は第１定電圧回路５と第２定電
圧回路６の電圧出力端子、12は制御回路２を構成するＮ
ＯＴ回路である。なお、前記第１定電圧回路５と第２定
電圧回路６の出力電圧値は異なる電圧に設定してある。
における電圧切換回路について説明する。図３におい
て、１は電圧切換信号入力端子、２は制御回路、３，４
は第１定電圧回路５と第２定電圧回路６の制御信号を伝
送するための信号線、７は第１定電圧回路５と第２定電
圧回路６の電圧出力端子、12は制御回路２を構成するＮ
ＯＴ回路である。なお、前記第１定電圧回路５と第２定
電圧回路６の出力電圧値は異なる電圧に設定してある。
【０００４】次に、その動作について説明するに、電圧
切換信号入力端子１より、切り換え信号として第１の電
圧レベル(以下Ｈレベルという)の信号が入力されると、
制御回路２は、信号線３に第２の電圧レベル(以下Ｌレ
ベルという)の信号を出力し、信号線４にＨレベルの信
号を出力する。その結果、第２定電圧回路６が動作し、
その出力電圧が電圧出力端子７に出力される。同様に電
圧切換信号入力端子１にＬレベルの信号が入力される
と、制御回路２は、信号線３にＨレベルの信号を出力
し、信号線４にＬレベルの信号を出力する結果、第１定
電圧回路５が動作し、その出力電圧が電圧出力端子７に
出力される。
切換信号入力端子１より、切り換え信号として第１の電
圧レベル(以下Ｈレベルという)の信号が入力されると、
制御回路２は、信号線３に第２の電圧レベル(以下Ｌレ
ベルという)の信号を出力し、信号線４にＨレベルの信
号を出力する。その結果、第２定電圧回路６が動作し、
その出力電圧が電圧出力端子７に出力される。同様に電
圧切換信号入力端子１にＬレベルの信号が入力される
と、制御回路２は、信号線３にＨレベルの信号を出力
し、信号線４にＬレベルの信号を出力する結果、第１定
電圧回路５が動作し、その出力電圧が電圧出力端子７に
出力される。
【０００５】以上のようにＨまたはＬレベルの切り換え
信号により第１定電圧回路５または第２定電圧回路６の
一方が動作して、その電圧を出力する構成になってい
る。
信号により第１定電圧回路５または第２定電圧回路６の
一方が動作して、その電圧を出力する構成になってい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来装置においては、次のような問題点がある。即ち、制
御回路２の切換動作のタイミングは、図４のタイミング
チャートに示すように、Ａに示す電圧切換信号が電圧切
換信号入力端子１に入力されたとすると、この電圧切換
信号は時間と共に図４の信号ＡのようにＨレベルからＬ
レベルに変化し、電圧切換信号入力端子１と信号線３の
間に接続されているＮＯＴ回路12の特性上、信号遅延を
生じ、信号線３を通る信号Ｃは、信号線４を通る信号Ｂ
に対してＸ〜Ｙ期間において共にＬレベルになり、第１
定電圧回路５と第２定電圧回路６はハイインピーダンス
状態になって、不安定な状態となる。したがって外的要
因により各定電圧回路の切換制御が不良になったり、電
圧出力端子７からの電圧出力が得られなかったり、電位
レベルが変動したり、次段に接続される回路の誤動作の
原因になる。
来装置においては、次のような問題点がある。即ち、制
御回路２の切換動作のタイミングは、図４のタイミング
チャートに示すように、Ａに示す電圧切換信号が電圧切
換信号入力端子１に入力されたとすると、この電圧切換
信号は時間と共に図４の信号ＡのようにＨレベルからＬ
レベルに変化し、電圧切換信号入力端子１と信号線３の
間に接続されているＮＯＴ回路12の特性上、信号遅延を
生じ、信号線３を通る信号Ｃは、信号線４を通る信号Ｂ
に対してＸ〜Ｙ期間において共にＬレベルになり、第１
定電圧回路５と第２定電圧回路６はハイインピーダンス
状態になって、不安定な状態となる。したがって外的要
因により各定電圧回路の切換制御が不良になったり、電
圧出力端子７からの電圧出力が得られなかったり、電位
レベルが変動したり、次段に接続される回路の誤動作の
原因になる。
【０００７】本発明は上記従来の問題点を解決するもの
で、電圧切換信号に基づく前記各信号線を通る制御信号
の一方がＬレベルのときには、他方の制御信号は必ずＨ
レベルを維持する回路構成にし、各定電圧回路から安定
した電圧出力が得られるような定電圧装置を提供するも
のである。
で、電圧切換信号に基づく前記各信号線を通る制御信号
の一方がＬレベルのときには、他方の制御信号は必ずＨ
レベルを維持する回路構成にし、各定電圧回路から安定
した電圧出力が得られるような定電圧装置を提供するも
のである。
【０００８】
【課題を解決するための手段】複数種の制御信号を出力
する制御回路と、出力端子が共通に接続されると共に、
前記制御回路より制御信号が入力したとき互いに異なる
電圧を出力する複数の定電圧回路とを備え、更に前記制
御回路は、電圧を出力している所定の定電圧回路から他
の定電圧回路へ制御信号を切り換えるとき、前記所定の
定電圧回路へ供給している制御信号の消滅のタイミング
を前記他の定電圧回路へ供給する制御信号の発生のタイ
ミングより遅くするタイミング調整手段を具備するもの
である。
する制御回路と、出力端子が共通に接続されると共に、
前記制御回路より制御信号が入力したとき互いに異なる
電圧を出力する複数の定電圧回路とを備え、更に前記制
御回路は、電圧を出力している所定の定電圧回路から他
の定電圧回路へ制御信号を切り換えるとき、前記所定の
定電圧回路へ供給している制御信号の消滅のタイミング
を前記他の定電圧回路へ供給する制御信号の発生のタイ
ミングより遅くするタイミング調整手段を具備するもの
である。
【０００９】
【作用】複数の定電圧回路を制御する少なくとも２種の
制御信号の一方は、必ず前記定電圧回路のいずれかを動
作させるので、いずれかの定電圧回路から常に所望の電
圧が出力される。
制御信号の一方は、必ず前記定電圧回路のいずれかを動
作させるので、いずれかの定電圧回路から常に所望の電
圧が出力される。
【００１０】
【実施例】以下、本発明の実施例について図１を参照し
ながら説明する。なお、前記従来の装置と同一の部分に
ついては同一の符号を付すものとする。図中、１は電圧
切換信号入力端子、２は制御回路、３，４は第１定電圧
回路５と第２定電圧回路６の制御信号を伝送するための
信号線、７は第１定電圧回路５と第２定電圧回路６の電
圧出力端子、８及び９はそれぞれ第１及び第２電圧切換
信号遅延回路で、それぞれＰ型トランジスタＱ1，Ｑ3、
Ｎ型トランジスタＱ2，Ｑ4、コンデンサＣ1，Ｃ2等によ
り構成されたＮＯＴ回路の機能を持つものである。10は
ＮＯＴ回路、11は、説明の便宜上、従来例と論理を合わ
せるために挿入した他のＮＯＴ回路で、この挿入によ
り、電圧切換信号入力端子から信号線３と信号線４との
間に入っているＮＯＴ回路による信号処理は、この実施
例と従来例が同様の論理になる。なお、前記第１定電圧
回路５と第２定電圧回路６の出力電圧値は異なる電圧に
設定してある。
ながら説明する。なお、前記従来の装置と同一の部分に
ついては同一の符号を付すものとする。図中、１は電圧
切換信号入力端子、２は制御回路、３，４は第１定電圧
回路５と第２定電圧回路６の制御信号を伝送するための
信号線、７は第１定電圧回路５と第２定電圧回路６の電
圧出力端子、８及び９はそれぞれ第１及び第２電圧切換
信号遅延回路で、それぞれＰ型トランジスタＱ1，Ｑ3、
Ｎ型トランジスタＱ2，Ｑ4、コンデンサＣ1，Ｃ2等によ
り構成されたＮＯＴ回路の機能を持つものである。10は
ＮＯＴ回路、11は、説明の便宜上、従来例と論理を合わ
せるために挿入した他のＮＯＴ回路で、この挿入によ
り、電圧切換信号入力端子から信号線３と信号線４との
間に入っているＮＯＴ回路による信号処理は、この実施
例と従来例が同様の論理になる。なお、前記第１定電圧
回路５と第２定電圧回路６の出力電圧値は異なる電圧に
設定してある。
【００１１】次に、その動作について説明するに、今、
電圧切換信号入力端子１より、電圧切換信号としてＨレ
ベルの信号が入力されると、第１電圧切換信号遅延回路
８の入力はＨレベル、第２電圧切換信号遅延回路９の入
力はＬレベルとなり、Ｐ型トランジスタＱ1がオフ，Ｐ
型トランジスタＱ3がオン、Ｎ型トランジスタＱ2がオ
ン，Ｎ型トランジスタＱ4がオフとなり、信号線４の出
力はＨレベル(電源電圧ＶCCレベル)で、出力段のコンデ
ンサＣ2はこの電源電圧ＶCCにまで充電される。また、
この入力がＨレベルからＬレベルに変化したときは、Ｐ
型トランジスタＱ1がオン，Ｐ型トランジスタＱ3がオ
フ、Ｎ型トランジスタＱ2がオフ，Ｎ型トランジスタＱ4
がオンとなり、信号線４の出力は、ＨレベルからＬレベ
ル(ＧＮＤレベル)に変化するが、出力段のコンデンサＣ
2の電荷がＮ型トランジスタＱ4を通って放電され、その
電圧値がしきい値よりも小さくなるまではＨレベルを保
持し、遅延された形でＬレベル(ＧＮＤレベル)に変化す
る。一方、信号線３の出力は信号線４とは逆にＬレベル
からＨレベルに変化することになる。したがって出力段
のコンデンサＣ1，Ｃ2の容量値により、この遅延時間を
制御することができるので、信号線３，４の出力信号レ
ベルが、後述のようにスムースに入れ替わるように、こ
の容量値は選定される。
電圧切換信号入力端子１より、電圧切換信号としてＨレ
ベルの信号が入力されると、第１電圧切換信号遅延回路
８の入力はＨレベル、第２電圧切換信号遅延回路９の入
力はＬレベルとなり、Ｐ型トランジスタＱ1がオフ，Ｐ
型トランジスタＱ3がオン、Ｎ型トランジスタＱ2がオ
ン，Ｎ型トランジスタＱ4がオフとなり、信号線４の出
力はＨレベル(電源電圧ＶCCレベル)で、出力段のコンデ
ンサＣ2はこの電源電圧ＶCCにまで充電される。また、
この入力がＨレベルからＬレベルに変化したときは、Ｐ
型トランジスタＱ1がオン，Ｐ型トランジスタＱ3がオ
フ、Ｎ型トランジスタＱ2がオフ，Ｎ型トランジスタＱ4
がオンとなり、信号線４の出力は、ＨレベルからＬレベ
ル(ＧＮＤレベル)に変化するが、出力段のコンデンサＣ
2の電荷がＮ型トランジスタＱ4を通って放電され、その
電圧値がしきい値よりも小さくなるまではＨレベルを保
持し、遅延された形でＬレベル(ＧＮＤレベル)に変化す
る。一方、信号線３の出力は信号線４とは逆にＬレベル
からＨレベルに変化することになる。したがって出力段
のコンデンサＣ1，Ｃ2の容量値により、この遅延時間を
制御することができるので、信号線３，４の出力信号レ
ベルが、後述のようにスムースに入れ替わるように、こ
の容量値は選定される。
【００１２】一方、前記電圧切換信号の入力がＬレベル
からＨレベルに変化するときの第１電圧切換信号遅延回
路８，第２電圧切換信号遅延回路９の出力信号レベルの
変化は、コンデンサＣ1，Ｃ2の充放電動作に依存しない
ので通常のＮＯＴ回路の動作と同じであり、したがって
遅延時間も同様である。以下これら信号のレベル変化と
タイミング等について図２を参照して説明する。
からＨレベルに変化するときの第１電圧切換信号遅延回
路８，第２電圧切換信号遅延回路９の出力信号レベルの
変化は、コンデンサＣ1，Ｃ2の充放電動作に依存しない
ので通常のＮＯＴ回路の動作と同じであり、したがって
遅延時間も同様である。以下これら信号のレベル変化と
タイミング等について図２を参照して説明する。
【００１３】図２の波形Ａに示される電圧切換信号が電
圧切換信号入力端子１に入力されたとすると、この電圧
切換信号は、ＮＯＴ回路11を通った段階では波形Ｂに示
すように、このＮＯＴ回路11による遅延時間Ｔ1だけ立
ち上がりが遅れた波形となって現れる。なお、図２中の
Ｔ1とＴ3はＮＯＴ回路11による遅延時間、Ｔ2とＴ4はＮ
ＯＴ回路10による遅延時間を示す。
圧切換信号入力端子１に入力されたとすると、この電圧
切換信号は、ＮＯＴ回路11を通った段階では波形Ｂに示
すように、このＮＯＴ回路11による遅延時間Ｔ1だけ立
ち上がりが遅れた波形となって現れる。なお、図２中の
Ｔ1とＴ3はＮＯＴ回路11による遅延時間、Ｔ2とＴ4はＮ
ＯＴ回路10による遅延時間を示す。
【００１４】波形Ｂに示す信号が第２電圧切換信号遅延
回路９の入力に加わると、時間ＸでトランジスタＱ4が
オンし、コンデンサＣ2が放電を始め、この信号即ち、
信号線４の信号はコンデンサＣ2等による時定数で立ち
下がる。また、信号波形Ｂが時間Ｘ’でＨレベルからＬ
レベルに変化する時点までＬレベルを維持し、この変化
時点でＰ型トランジスタＱ3がオンすることによって今
度はコンデンサＣ2の充電の時定数で立ち上がり、波形
Ｃ(破線は論理レベルを示す)のようになる。一方信号線
３の信号はトランジスタＱ1がオンすることによって、
コンデンサＣ1の充電の時定数で立ち上がり、前記のＮ
ＯＴ回路11を通った信号波形ＢがＨレベルからＬレベル
に変化する時点までＨレベルを維持し、この変化時点で
Ｐ型トランジスタＱ1がオンすることによって今度はコ
ンデンサＣ1が放電を始め、その時定数で立ち下がり、
波形Ｄ(破線は論理レベルを示す)のようになる。
回路９の入力に加わると、時間ＸでトランジスタＱ4が
オンし、コンデンサＣ2が放電を始め、この信号即ち、
信号線４の信号はコンデンサＣ2等による時定数で立ち
下がる。また、信号波形Ｂが時間Ｘ’でＨレベルからＬ
レベルに変化する時点までＬレベルを維持し、この変化
時点でＰ型トランジスタＱ3がオンすることによって今
度はコンデンサＣ2の充電の時定数で立ち上がり、波形
Ｃ(破線は論理レベルを示す)のようになる。一方信号線
３の信号はトランジスタＱ1がオンすることによって、
コンデンサＣ1の充電の時定数で立ち上がり、前記のＮ
ＯＴ回路11を通った信号波形ＢがＨレベルからＬレベル
に変化する時点までＨレベルを維持し、この変化時点で
Ｐ型トランジスタＱ1がオンすることによって今度はコ
ンデンサＣ1が放電を始め、その時定数で立ち下がり、
波形Ｄ(破線は論理レベルを示す)のようになる。
【００１５】ここで波形Ｃと波形Ｄを対比すると明らか
なように、両者は逆相で進行すると共に、前記従来例で
問題となったＸ〜Ｙ期間においては、波形ＣがＨレベ
ル、波形ＤがＬレベルで進み、Ｙ近傍において両者はス
ムースにレベルが入れ替わり、波形ＣがＬレベル、波形
ＤがＨレベルになり、両者が共にＬレベルになることは
ない。
なように、両者は逆相で進行すると共に、前記従来例で
問題となったＸ〜Ｙ期間においては、波形ＣがＨレベ
ル、波形ＤがＬレベルで進み、Ｙ近傍において両者はス
ムースにレベルが入れ替わり、波形ＣがＬレベル、波形
ＤがＨレベルになり、両者が共にＬレベルになることは
ない。
【００１６】従って、前記各信号線３，４を通る信号の
一方がＬレベルのときには、他方の信号は必ずＨレベル
を維持することができるのである。
一方がＬレベルのときには、他方の信号は必ずＨレベル
を維持することができるのである。
【００１７】なお、前記定電圧回路はその入力にＨレベ
ルの信号が加わったときに所定の電圧を出力する旨説明
したが、これはＬレベルの信号が加わったときに所定の
電圧を出力するように構成しても良いことは勿論であ
り、その他種々の変更を加えることが可能である。
ルの信号が加わったときに所定の電圧を出力する旨説明
したが、これはＬレベルの信号が加わったときに所定の
電圧を出力するように構成しても良いことは勿論であ
り、その他種々の変更を加えることが可能である。
【００１８】
【発明の効果】本発明は以上の実施例から明らかなよう
に、図２のＸ〜Ｙ期間で各信号線を通る少なくとも２種
の制御信号の一方は、全てのタイミングで各定電圧回路
のいずれかを動作させるので、電圧出力端子からは全て
のタイミングで所望の電圧が出力され、常に安定した電
圧供給が行われる。
に、図２のＸ〜Ｙ期間で各信号線を通る少なくとも２種
の制御信号の一方は、全てのタイミングで各定電圧回路
のいずれかを動作させるので、電圧出力端子からは全て
のタイミングで所望の電圧が出力され、常に安定した電
圧供給が行われる。
【図１】本発明の定電圧装置の一実施例を示す回路ブロ
ック図である。
ック図である。
【図２】本発明の一実施例の動作を説明するための波形
図である。
図である。
【図３】従来の定電圧装置の一例を示す回路ブロック図
である。
である。
【図４】従来例の動作を説明するための波形図である。
１…電圧切換信号入力端子、 ２…制御回路、 ３，４
…信号線、 ５…第１定電圧回路、 ６…第２定電圧回
路、 ７…電圧出力端子、 ８…第１電圧切換信号遅延
回路、 ９…第２電圧切換信号遅延回路、 10，11，12
…ＮＯＴ回路、Ｑ1，Ｑ3…Ｐ型トランジスタ、 Ｑ2，
Ｑ4…Ｎ型トランジスタ、 Ｃ1，Ｃ2…コンデンサ。
…信号線、 ５…第１定電圧回路、 ６…第２定電圧回
路、 ７…電圧出力端子、 ８…第１電圧切換信号遅延
回路、 ９…第２電圧切換信号遅延回路、 10，11，12
…ＮＯＴ回路、Ｑ1，Ｑ3…Ｐ型トランジスタ、 Ｑ2，
Ｑ4…Ｎ型トランジスタ、 Ｃ1，Ｃ2…コンデンサ。
Claims (3)
- 【請求項１】 複数種の切換信号を入力し、その切換信
号に対応してそれぞれ異なる制御信号を出力する複数の
出力端子を有する制御回路と、 出力端子が共通に接続されると共に、前記制御回路の各
出力端子にそれぞれ接続された入力端子を有し、その入
力端子に制御信号が入力したときそれぞれ互いに異なる
電圧を出力する複数の定電圧回路とを備え、 前記制御回路は、前記複数の定電圧回路のうち、第１の
電圧を出力している第１の定電圧回路から所望の第２の
電圧を出力する第２の定電圧回路へ制御信号の供給を切
り換えるとき、前記第１の定電圧回路へ供給している制
御信号の消滅のタイミングを第２の定電圧回路へ供給す
る制御信号の発生のタイミングより遅くするタイミング
調整手段を具備することを特徴とする定電圧装置。 - 【請求項２】 ハイレベルとローレベルの切換信号を入
力し、ハイレベルの切換信号が入力するとハイレベルの
制御信号を出力すると共にローレベルの切換信号が入力
するとローレベルの制御信号を出力する第１の出力端子
と、ハイレベルの切換信号が入力するとローレベルの制
御信号を出力すると共にローレベルの切換信号が入力す
るとハイレベルの制御信号を出力する第２の出力端子と
を有する制御回路と、 出力端子が共通に接続されると共に、前記制御回路の第
１の出力端子に接続された入力端子を有し、ハイレベル
の制御信号が入力すると第１の電圧を出力する第１の定
電圧回路、および前記制御回路の第２の出力端子に接続
された入力端子を有し、ハイレベルの制御信号が入力す
ると第２の電圧を出力する第２の定電圧回路とを備え、 前記制御回路は、前記第１の電圧と第２の電圧の出力電
圧を切り換える際、２つの制御信号の一方がハイレベル
からローレベルへ立ち下がるタイミングを他方がローレ
ベルからハイレベルへ立ち上がるタイミングより遅くす
るタイミング調整手段を具備することを特徴とする定電
圧装置。 - 【請求項３】 タイミング調整手段が遅延回路からなる
ことを特徴とする請求項２記載の定電圧装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214640A JPH0962373A (ja) | 1995-08-23 | 1995-08-23 | 定電圧装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214640A JPH0962373A (ja) | 1995-08-23 | 1995-08-23 | 定電圧装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0962373A true JPH0962373A (ja) | 1997-03-07 |
Family
ID=16659103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7214640A Pending JPH0962373A (ja) | 1995-08-23 | 1995-08-23 | 定電圧装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0962373A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338156A (ja) * | 2005-05-31 | 2006-12-14 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
-
1995
- 1995-08-23 JP JP7214640A patent/JPH0962373A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338156A (ja) * | 2005-05-31 | 2006-12-14 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP4619866B2 (ja) * | 2005-05-31 | 2011-01-26 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3650186B2 (ja) | 半導体装置および比較回路 | |
| KR100231091B1 (ko) | 레벨 시프터 회로 | |
| KR100289846B1 (ko) | 저 전력 소비의 전압 제어기 | |
| US6025757A (en) | Piezoelectric oscillator circuit | |
| US20020089370A1 (en) | Internal voltage generator for semiconductor memory device | |
| US6144237A (en) | Power on reset circuit | |
| US20060114043A1 (en) | Memory device having a duty ratio corrector | |
| JPH07154221A (ja) | 遅延回路 | |
| US5877635A (en) | Full-swing buffer circuit with charge pump | |
| KR20040008796A (ko) | 파워 업 회로 | |
| JPH1066330A (ja) | 高電圧発生回路 | |
| CN114374377A (zh) | 延时电路 | |
| US5278798A (en) | Semiconductor memory device | |
| KR100473255B1 (ko) | 반도체 집적 회로 | |
| EP0052504B1 (en) | Semiconductor buffer circuit | |
| EP0433724A2 (en) | Voltage regulator with power boost system | |
| US5744997A (en) | Substrate bias voltage controlling circuit in semiconductor memory device | |
| US4963774A (en) | Intermediate potential setting circuit | |
| US6329884B1 (en) | Oscillator circuit with current limiting devices | |
| US6982577B2 (en) | Power-on reset circuit | |
| JP3601901B2 (ja) | 昇圧回路 | |
| JPH0962373A (ja) | 定電圧装置 | |
| KR100338928B1 (ko) | 입력 버퍼 회로 | |
| US6353560B1 (en) | Semiconductor memory device | |
| JP3278764B2 (ja) | 遅延回路 |