JP5090202B2

JP5090202B2 - 電源回路

Info

Publication number: JP5090202B2
Application number: JP2008037024A
Authority: JP
Inventors: 英樹上里; 宏治吉井
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2008-02-19
Filing date: 2008-02-19
Publication date: 2012-12-05
Anticipated expiration: 2028-02-19
Also published as: CN101515751B; KR101107430B1; US20090206813A1; KR20090089795A; CN101515751A; JP2009201175A; US8004254B2

Description

本発明は、電子機器に電力を供給するための電源回路に関し、特に１Ｖ未満の低電圧で動作する負荷に電力供給を行う電源回路に関する。

近年、環境対策上、省エネルギー化が求められている。このため、電子回路の省電力化に伴って動作電圧の低電圧化が進み、特に電池を使用する機器において顕著である。
図３は、従来の電源回路の回路例を示した図である（例えば、特許文献１参照。）。
図３の電源回路１００は、降圧型スイッチングレギュレータからなる第１電源回路１０１と、シリーズレギュレータからなる第２電源回路１０２とで構成されている。電池電圧Ｖｂａｔは、第１電源回路１０１に入力され、第１電源回路１０１によって所定の電圧まで降圧され、第２電源回路１０２に出力される。第２電源回路１０２は、入力された電圧を所定の定電圧に変換して出力端子ＯＵＴから負荷回路（図示せず）に電源として供給する。

第２電源回路１０２は、出力トランジスタであるＰＭＯＳトランジスタＭ１０１、出力電圧検出用抵抗Ｒ１０１，Ｒ１０２、誤差増幅回路１２１及び基準電圧発生回路１２２で構成されている。また、基準電圧発生回路１１２の電源は電池Ｂａｔから直接供給されている。
このように、高い電圧が必要な基準電圧発生回路１１２の電源を、電圧の高い電池Ｂａｔから直接供給するようにしたため、第１電源回路１０１の出力電圧を第２電源回路１０２の定格出力電圧近くまで低下させることができ、第２電源回路１０２の効率を向上させることができた。

しかし、最近では更に電子回路の低電圧化が進み、１Ｖ未満の電源電圧が必要になってきた。このような低い電圧を出力するためには、図３の電源回路のように、出力トランジスタとしてＰＭＯＳトランジスタＭ１０１を使用すると、ゲート電圧を０Ｖまでしか下げることができないため、ＰＭＯＳトランジスタＭ１０１を十分にオンさせることができなくなる。ＰＭＯＳトランジスタＭ１０１のオン抵抗を低下させるためには、ＰＭＯＳトランジスタＭ１０１の面積を大きくするか、しきい値電圧を小さくする必要があるが、該面積を大きくするとチップ面積の増大とコストアップにつながり、しきい値電圧を小さくするとオフ時のリーク電流が増えて消費電流が増加するという問題があった。

そこで、出力トランジスタにＮＭＯＳトランジスタを用いた電源回路があった。図４は、出力トランジスタＭ１０１としてＮＭＯＳトランジスタを使用した電源回路の回路例を示した図である。
図４の電源回路における図３との相違点は、出力トランジスタをＮＭＯＳトランジスタにし、第２電源回路１０２の誤差増幅回路１１１の電源も電池Ｂａｔから供給するようにしたことである。このようにしたのは、出力トランジスタＭ１１１を十分オンさせるために、ゲートに入力する電圧を高くするためである。

第１電源回路１１０の定格出力電圧Ｖ１０１は、出力トランジスタＭ１１１での電力損失を少なくするため、第２電源回路１２０の定格出力電圧Ｖ１０２に近い電圧に設定していることから、第１電源回路１１０の定格出力電圧Ｖ１０１では出力トランジスタＭ１１１を十分にオンさせることができない。
また、起動信号入力端ＣＥを追加しており、起動信号入力端ＣＥにハイレベルの信号が入力されると、第１電源回路１１０と誤差増幅回路１２１が動作を開始して出力電圧Ｖｏを出力するようにしていた。
特許第３８１７５６９号公報

しかし、図４に示した電源回路では、電源回路に起動信号を入力して、第１電源回路１１０と第２電源回路１２０の誤差増幅回路１２１とを同時に作動させると、以下に説明するような問題が発生していた。
図５は、図４の電源回路の起動時における各部の電圧波形の例を示したタイミングチャートである。
ここで、図５では、電池電圧Ｖｂａｔを３.２Ｖ、第１電源回路１１０の定格出力電圧Ｖ１０１を１.６Ｖ、第１電源回路１１０の出力電圧をＶｏ１、第２電源回路１２０の定格出力電圧Ｖ１０２を０.８Ｖ、第２電源回路１２０の出力電圧をＶｏ、誤差増幅回路１２１の出力電圧（出力トランジスタＭ１１１のゲート電圧でもある）をＶｇにそれぞれしている。

時刻ｔ０で起動信号入力端ＣＥがハイレベルに変化すると、第１電源回路１１０と第２電源回路１２０の誤差増幅回路１２１は動作を開始する。第１電源回路１１０の出力電圧Ｖｏ１が立ち上がるには多少時間がかかり、この間に誤差増幅回路１２１が動作を行う。誤差増幅回路１２１の非反転入力端には基準電圧Ｖｒｅｆが入力されているが、非反転入力端の電圧Ｖｆｂは、第１電源回路１１０の出力電圧Ｖｏ１が少なくとも第２電源回路１２０の定格出力電圧Ｖ１０２に達するまでは、基準電圧Ｖｒｅｆ以下になっている。このため、誤差増幅回路１２１の出力電圧Ｖｇは電池電圧Ｖｂａｔ近くまで上昇し、この結果、出力トランジスタＭ１１１は完全にオン状態になってしまう。

時刻ｔ１で第１電源回路１１０の出力電圧Ｖｏ１が上昇を始め、このとき出力トランジスタＭ１１１はオンしているため、第２電源回路１２０の出力電圧Ｖｏは第１電源回路１１０の出力電圧Ｖｏ１とほぼ同電圧で上昇する。
時刻ｔ２になると、第２電源回路１２０の出力電圧Ｖｏは定格電圧Ｖ１０２に達し、このとき誤差増幅回路１２１の反転入力端の電圧Ｖｆｂは基準電圧Ｖｒｅｆと一致する。この時点では、出力トランジスタＭ１１１のゲート電圧Ｖｇはほぼ電池電圧Ｖｂａｔになっており、出力トランジスタＭ１１１が完全にオンして、第２電源回路１２０の出力電圧Ｖｏは、第１電源回路１１０の出力電圧Ｖｏ１と同電圧のまま上昇を続ける。

しかし、誤差増幅回路１２１の反転入力端の電圧Ｖｆｂが基準電圧Ｖｒｅｆ以上になると、誤差増幅回路１２１の出力電圧Ｖｇは低下し、出力トランジスタＭ１１１のゲート‐ソース間電圧が所定の電圧に達すると、第２電源回路１２０の出力電圧Ｖｏは上昇から降下に転じる。そして、第２電源回路１２０の出力電圧Ｖｏが定格電圧Ｖ１０２に達すると、第２電源回路１２０は安定動作になって定格電圧Ｖ１０２を出力する。
このように、誤差増幅回路１２１の出力電圧Ｖｇよりも第１電源回路１１０の出力電圧Ｖｏ１の上昇が遅れるため、出力トランジスタＭ１１１のゲート電圧Ｖｇが電池電圧Ｖｂａｔまで上昇してしまう。この結果、第２電源回路１２０の動作も遅れ、起動時に、第１電源回路１１０の定格電圧Ｖ１０１（＝１.６Ｖ）近くまで、第２電源回路１２０の出力電圧Ｖｏが上昇してしまうという問題があった。

本発明は、このような問題を解決するためになされたものであり、起動時における出力電圧のオーバーシュートを防止することができる電源回路を得ることを目的とする。

この発明に係る電源回路は、直流電源からの電源電圧を降圧して第１電圧を生成し出力する第１電源回路と、
該第１電源回路の出力電圧を入力電圧とし、前記第１電圧よりも小さい定電圧である第２電圧を生成して出力する第２電源回路と、
前記第１電源回路の出力電圧が、前記第２電圧よりも大きい所定の電圧以上であるか否かの判定を行う電圧判定回路と、
を備え、
前記第２電源回路は、
前記第１電源回路の出力端と前記第２電源回路の出力端との間に接続されたＮＭＯＳトランジスタからなる出力トランジスタと、
前記第２電源回路の出力端の電圧が前記第２電圧になるように前記出力トランジスタの動作制御を行う、前記第１電圧よりも大きい電圧が電源として供給される制御回路と、
を備え、
前記電圧判定回路は、前記第１電源回路の出力端の電圧が前記所定の電圧未満であるときは、前記制御回路に前記出力トランジスタをオフさせる信号を出力させるものである。

また、前記第１電源回路はスイッチングレギュレータであり、前記第２電源回路はシリーズレギュレータであるようにした。

また、前記第２電圧は１Ｖ未満であるようにした。

本発明の電源回路によれば、前記第２電源回路の入力電圧が前記第２電源回路の定格出力電圧よりも僅かに大きくなったところで、前記第２電源回路の動作を開始させることができ、起動時における出力電圧のオーバーシュートの発生を防止することができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における電源回路の回路例を示した図である。
図１において、電源回路１は、電池Ｂａｔから入力される電池電圧Ｖｂａｔを所定の電圧Ｖ２に降圧して出力電圧Ｖｏとして出力端子ＯＵＴから出力する。
電源回路１は、第１電源回路１０、第２電源回路２０及び電圧判定回路３０で構成されており、電池電圧入力端子Ｖｄｄ、接地端子Ｖｓｓ、出力端子ＯＵＴ、起動信号入力端子ＣＥを有するＩＣに集積されている。電池電圧入力端子Ｖｄｄと接地端子Ｖｓｓとの間には電池Ｂａｔが接続されており、出力端子ＯＵＴと接地端子Ｖｓｓとの間には図示していないが負荷回路が接続されている。

第１電源回路１０は、降圧型のレギュレータであり、効率の観点からスイッチングレギュレータであることが望ましい。第１電源回路１０は、入力された電池電圧Ｖｂａｔから第１所定値Ｖ１の出力電圧Ｖｏ１を生成して出力する。また、第１電源回路１０は起動信号入力端ＣＥ１を備えており、起動信号入力端ＣＥ１は、電源回路１の起動信号入力端子ＣＥに接続されている。
起動信号入力端子ＣＥにローレベルの信号が入力されると、第１電源回路１０は、動作を停止して出力電圧Ｖｏ１の出力を停止する。起動信号入力端子ＣＥに入力される信号がハイレベルになると、第１電源回路１０は、動作を開始し、入力された電池電圧Ｖｂａｔを降圧して第１所定値Ｖ１の出力電圧Ｖｏ１を生成し出力する。

第１電源回路１０の定格出力電圧である第１所定値Ｖ１は、第２電源回路２０の定格出力電圧である第２所定値Ｖ２よりも、出力トランジスタＭ１の動作に必要な電圧だけ大きい値になっている。
第２電源回路２０は、第１電源回路１０の出力電圧Ｖｏ１を入力電圧とし、該入力電圧から第２所定値Ｖ２の出力電圧Ｖｏを生成して出力端子ＯＵＴから出力する降圧型のシリーズレギュレータをなしている。第２電源回路２０は、ＮＭＯＳトランジスタからなる出力トランジスタＭ１と、出力トランジスタＭ１の動作制御を行う誤差増幅回路２１と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２２と、出力電圧検出用の抵抗Ｒ１，Ｒ２とを備えている。なお、誤差増幅回路２１、基準電圧発生回路２２及び出力電圧検出用の抵抗Ｒ１，Ｒ２は制御回路をなし、第１所定値Ｖ１が第１電圧を、第２所定値Ｖ２が第２電圧をそれぞれなす。

出力トランジスタＭ１において、ドレインは第１電源回路１０の出力端に接続され、ソースは出力端子ＯＵＴに接続されており、ゲートは、誤差増幅回路２１の出力端に接続されている。誤差増幅回路２１の非反転入力端には基準電圧Ｖｒｅｆが入力され、誤差増幅回路２１の反転入力端には、出力電圧Ｖｏを抵抗Ｒ１とＲ２で分圧した分圧電圧Ｖｆｂが入力されている。
また、誤差増幅回路２１は、電池電圧Ｖｂａｔを電源にして作動し、起動信号入力端ＣＥ２を備えている。誤差増幅回路２１は、起動信号入力端ＣＥ２にローレベルの信号が入力されている間は、内部の動作を停止して出力端をローレベルに保ち、起動信号入力端ＣＥ２にハイレベルの信号が入力されると、動作を開始して、出力トランジスタＭ１のゲート電圧Ｖｇを制御して、出力端子ＯＵＴから出力電圧Ｖｏを出力させる。第２電源回路２０は、安定時には、定格電圧である第２所定値Ｖ２の出力電圧Ｖｏを生成して出力端子ＯＵＴから出力する。

一方、電圧判定回路３０は、第１電源回路１０の出力電圧Ｖｏ１と基準電圧Ｖｒｅｆがそれぞれ入力され、出力端が誤差増幅回路２１の起動信号入力端ＣＥ２に接続されている。
電圧判定回路３０は、第１電源回路１０の出力電圧Ｖｏ１が第２電源回路２０の定格出力電圧である第２所定値Ｖ２よりも僅かに、例えば５０ｍＶ程度大きくなると、ハイレベルの信号を誤差増幅回路２１の起動信号入力端ＣＥ２に出力する。

次に、図２は、図１で示した電源回路１の起動時における各部の波形例を示したタイミングチャートであり、図２を参照しながら、図１の電源回路１の動作について説明する。なお、図２では、電池電圧Ｖｂａｔを３.２Ｖに、第１電源回路１０の定格出力電圧である第１所定値Ｖ１を１.６Ｖに、第２電源回路２０の定格出力電圧である第２所定値Ｖ２を０.８Ｖにそれぞれした場合を例にして示している。
図２において、時刻ｔ０で起動信号入力端子ＣＥがハイレベルになると、第１電源回路１０は動作を開始し、時刻ｔ１から第１電源回路１０の出力電圧Ｖｏ１が上昇し始める。しかし、この時点では、出力電圧Ｖｏ１は第２所定値Ｖ２よりも小さく電圧判定回路３０の出力信号はローレベルであり、誤差増幅回路２１はまだ動作を停止している。このため、出力トランジスタＭ１のゲートはローレベルのままであり、出力端子ＯＵＴからは電圧は出力されない。

次に、時刻ｔ２で、第１電源回路１０の出力電圧Ｖｏ１が第２所定値Ｖ２よりも約５０ｍＶ大きくなると、電圧判定回路３０の出力信号はハイレベルになる。このため、誤差増幅回路２１の起動信号入力端ＣＥ２がハイレベルになり、誤差増幅回路２１は動作を開始する。誤差増幅回路２１が動作を開始すると、誤差増幅回路２１の出力電圧である出力トランジスタＭ１のゲート電圧Ｖｇが上昇を始める。
次に、時刻ｔ３で、ゲート電圧Ｖｇが出力トランジスタＭ１のしきい値電圧に達すると出力トランジスタＭ１はオンし始めるため、第２電源回路２０の出力電圧Ｖｏが上昇を始める。出力電圧Ｖｏが定格出力電圧である第２所定値Ｖ２になると誤差増幅回路２１は安定動作になり、出力電圧Ｖｏは第２所定値Ｖ２で一定になる。

このように、本第１の実施の形態における電源回路は、第２電源回路２０の入力電圧Ｖｏ１が第２電源回路２０の定格出力電圧値Ｖ２よりも僅かに（約５０ｍＶ）大きくなった時点で、誤差増幅回路２１の動作を開始させるようにしたことから、起動時における出力電圧Ｖｏのオーバーシュートを防止することができる。

なお、前記説明では、誤差増幅回路２１の電源として電池電圧Ｖｂａｔを使用したが、これは一例であり、本発明はこれに限定するものではなく、第１電源回路１０の定格出力電圧値である第１所定値Ｖ１よりも大きく、出力トランジスタＭ１を十分にオンさせることができるゲート電圧Ｖｇが得られる電圧が誤差増幅回路２１の電源として供給されるようにしてもよい。

本発明の第１の実施の形態における電源回路の回路例を示した図である。図１の電源回路１の起動時における各部の波形例を示したタイミングチャートである。従来の電源回路の回路例を示した図である。従来の電源回路の他の回路例を示した図である。図４の電源回路の起動時における各部の電圧波形例を示したタイミングチャートである。

符号の説明

１電源回路
１０第１電源回路
２０第２電源回路
２１誤差増幅回路
２２基準電圧発生回路
３０電圧判定回路
Ｍ１出力トランジスタ
Ｒ１，Ｒ２出力電圧検出用の抵抗
Ｂａｔ電池

Claims

直流電源からの電源電圧を降圧して第１電圧を生成し出力する第１電源回路と、
該第１電源回路の出力電圧を入力電圧とし、前記第１電圧よりも小さい定電圧である第２電圧を生成して出力する第２電源回路と、
前記第１電源回路の出力電圧が、前記第２電圧よりも大きい所定の電圧以上であるか否かの判定を行う電圧判定回路と、
を備え、
前記第２電源回路は、
前記第１電源回路の出力端と前記第２電源回路の出力端との間に接続されたＮＭＯＳトランジスタからなる出力トランジスタと、
前記第２電源回路の出力端の電圧が前記第２電圧になるように前記出力トランジスタの動作制御を行う、前記第１電圧よりも大きい電圧が電源として供給される制御回路と、
を備え、
前記電圧判定回路は、前記第１電源回路の出力端の電圧が前記所定の電圧未満であるときは、前記制御回路に前記出力トランジスタをオフさせる信号を出力させることを特徴とする電源回路。
前記第１電源回路はスイッチングレギュレータであり、前記第２電源回路はシリーズレギュレータであることを特徴とする請求項１記載の電源回路。
前記第２電圧は１Ｖ未満であることを特徴とする請求項１又は２記載の電源回路。