KR100961920B1 - 전압 조정기 - Google Patents

전압 조정기 Download PDF

Info

Publication number
KR100961920B1
KR100961920B1 KR1020087010247A KR20087010247A KR100961920B1 KR 100961920 B1 KR100961920 B1 KR 100961920B1 KR 1020087010247 A KR1020087010247 A KR 1020087010247A KR 20087010247 A KR20087010247 A KR 20087010247A KR 100961920 B1 KR100961920 B1 KR 100961920B1
Authority
KR
South Korea
Prior art keywords
output
voltage
output transistor
error amplifier
amplifier circuit
Prior art date
Application number
KR1020087010247A
Other languages
English (en)
Other versions
KR20080053944A (ko
Inventor
요시키 다카기
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Publication of KR20080053944A publication Critical patent/KR20080053944A/ko
Application granted granted Critical
Publication of KR100961920B1 publication Critical patent/KR100961920B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Abstract

본 발명은, 전압 조정기를 개시하였고, 전압 조정기는, 각각의 전류를 전압 조정기의 입력 단자로부터 출력 단자로 출력하는 제1 및 제2 출력 트랜지스터, 및 기준 전압을 사용하여 제1 및 제2 출력 트랜지스터의 동작을 출력 전압에 비례하는 비례 전압과 같아지도록 제어하는 제어 회로부를 포함하고, 상기 제어 회로부는, 각각 비례 전압과 기준 전압 간의 차를 증폭하여 출력하는 제1 및 제2 오차 증폭 회로를 포함한다. 제2 오차 증폭 회로는 제1 오차 증폭 회로보다 소량의 전류를 소비한다. 제어 회로부는 출력 전압을 제어한다. 제어 회로부는, 외부에서 입력되는 제어 회로부의 제어 신호에 따라서, 제1 오차 증폭 회로를 사용하여 제1 및 제2 출력 트랜지스터의 동작을 제어하거나, 또는 제2 오차 증폭 회로를 사용하여 제2 출력 트랜지스터의 동작을 제어함으로써 출력 전압을 제어한다.

Description

전압 조정기{VOLTAGE REGULATOR}
본 발명은 일반적으로 전압 조정기에 관한 것이고, 더욱 구체적으로는 고속 동작 모드와 저소비 전류 동작 모드 사이의 전환 기능을 갖춘 전압 조정기에 관한 것이다.
종래의 전압 조절기는, 전원 전압 변동 제거비(Power-Supply Rejection Ratio : PSRR) 즉 리플 제거율 및 부하 과도 응답성을 향상시키기 위해서 다량의 전류를 소비하는 회로 구성을 갖는 것과, 고속 응답성을 필요로 하지 않아 소비 전류가 감소하는 회로 구성을 갖는 것을 포함한다.
휴대 전화와 같이, 통상의 전류 소비로 동작하는 동작 상태와, 전류 소비가 감소되는 슬립 모드 등의 대기 상태를 갖는 기기가, 고속 응답성을 갖는 전압 조정기를 사용하면, 전압 조정기는 고속 응답성을 필요로 하지 않는 대기 상태에서 다량의 전류를 불필요하게 소비한다.
도 1은 종래의 전압 조정기의 회로를 도시하는 도면이다(예컨대 특허문헌 1 참조).
도 1의 전압 조정기는, 다량의 전류를 소비하지만 고속으로 동작하는 제1 오차 증폭 회로(101), 전류 소비를 억제한 제2 오차 증폭 회로(102), 기준 전압 생성 회로(103), 제어 유닛(104)을 포함한다.
도 1을 참조하면, 제1 오차 증폭 회로(101) 및 제2 오차 증폭 회로(102)는 제어 유닛(104)으로부터 이들에 입력되는 제어 신호를 갖는다. 제1 오차 증폭 회로(101)와 제2 오차 증폭 회로(102) 각각은 대응하는 제어 신호에 응답하여 동작을 배타적으로 개시 또는 정지한다. 제1 오차 증폭 회로(101) 및 제2 오차 증폭 회로(102)가 동작을 정지하면 이들의 전류 소비는 감소한다.
출력 단자(105)로부터 큰 전류가 출력되는 중(重)부하 동작 모드의 경우에는, 제1 오차 증폭 회로(101)가, 제2 오차 증폭 회로(102)의 동작을 정지하는 동안 동작한다. 결과적으로, 출력 트랜지스터(M101)는 제1 오차 증폭 회로(101)에 의해 제어된다. 따라서, 전압 조정기는, 다량의 전류를 소비하지만 고속으로 동작할 수 있다.
반면, 출력 단자(105)로부터 소량의 전류를 출력하는 경(輕)부하 동작 모드의 경우에는, 제1 오차 증폭 회로(101)의 동작은 제2 오차 증폭 회로(102)가 동작하는 동안 정지된다. 결과적으로, 출력 트랜지스터(M101)는 제2 오차 증폭 회로(102)에 의해 제어된다. 따라서, 전압 조정기는 전류 소비를 감소시킬 수 있다.
그러나, 도 1의 전압 조정기에서는, 출력 트랜지스터의 수가 1개이므로, 중부하 동작 모드 시에 최대 전류를 허용할 수 있도록 하기 위해, 출력 트랜지스터(M101)의 소자 사이즈가 크다. 따라서, 출력 트랜지스터(M101)는 사이즈가 큰 트랜지스터를 사용하는 만큼 큰 게이트 용량을 갖는다.
이 출력 트랜지스터(M101)를 전류 소비량이 적은 제2 오차 증폭 회로(102)로 제어하면, 출력 전압의 변동에 대한 과도 응답성이 감소하게 된다. 이 때문에, 경부하 동작 모드 시에도 과도 응답 특성이 요구되는 경우에는 문제를 야기한다.
그래서, 이러한 문제를 해결하기 위해서, 도 2에 도시된 바와 같은 전압 조정기가 제안되어 있다.(예컨대 특허문헌 2 참조.)
도 2의 전압 조정기는 고속으로 동작하지만 다량의 전류를 소비하는 제1 오차 증폭 회로(111), 전류 소비를 억제한 제2 오차 증폭 회로(112)를 포함한다. 제1 오차 증폭 회로(111)는 제1 출력 트랜지스터(M111)의 동작을 제어하고, 제2 오차 증폭 회로(112)는 제1 출력 트랜지스터(M111)보다 소자 사이즈가 현격하게 작은 제2 출력 트랜지스터(M112)의 동작을 제어한다.
제1 오차 증폭 회로(111)와 제2 오차 증폭 회로(112) 각각은 제어 신호 입력단에 입력되는 제어 신호에 응답하여 동작을 배타적으로 개시 또는 정지한다. 도 2에서, 도면 부호 113은 비교 회로를 나타내고, 도면 부호 114는 기준 전압 발생 회로를 나타내고, 도면 부호 115는 지연 회로를 나타내고, 도면 부호 116은 OR 회로를 나타낸다.
도 2의 전압 조정기에서, 부하 전류가 큰 중부하 동작 모드시에는 제1 오차 증폭 회로(111)가 동작하고 제2 오차 증폭 회로(112)의 동작이 정지하고, 부하 전류가 적은 경부하 동작 모드시에는 제1 오차 증폭 회로(111)의 동작은 정지하고 제2 오차 증폭 회로(112)는 동작한다. 즉, 경부하 동작 모드에서는 소자 사이즈가 작은 제2 출력 트랜지스터(M112)가 출력 트랜지스터로서 사용된다. 이것에 의해 출력 트랜지스터의 게이트 용량이 작아지므로, 오차 증폭 회로의 전류 소비가 감소되어 도 고속으로 응답하는 것이 가능하다.
[특허문헌 1] 일본 특허 출원 공개 제2002-312043호
[특허문헌 2] 일본 특허 제3710468호
그러나, 도 2의 경우에, 출력 트랜지스터(M111와 M112) 중 하나는 항상 동작을 하지 않으므로 효율이 나쁘다. 또한, 부하 전류가 작을 시에 동작하는 출력 트랜지스터(M112) 라고는 해도 통상의 트랜지스터보다 상당히 많은 공간을 차지하므로, 칩 사이즈가 커진다. 또한, 도 2의 경우에, 부하 전류를 검출하기 위한 트랜지스터로서는 2개의 PMOS 트랜지스터(M113, M114)가 요구되며, 이것은 회로 사이즈 증대의 문제를 야기한다.
본 발명은 전술한 문제의 하나 이상을 해결하거나 줄일 수 있다.
본 발명의 일 양태에 따르면, 전술한 문제의 하나 이상을 해결하거나 줄일 수 있는 전압 조정기를 제공한다.
본 발명의 일 양태에 따르면, 간단한 회로로 소비 전류를 감소시키고 동시에 칩 면적을 감소시킬 수 있고, 게다가 경부하 동작 모드시에도 출력 전압에 대한 과도 응답성이 우수한 전압 조정기를 제공한다.
본 발명의 일 실시예에 따르면, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하고, 이 변환된 전압을 출력 전압으로서 소정의 출력 단자로부터 출력하는 전압 조정기를 제공하고, 상기 전압 조정기는, 입력된 제1 제어 신호에 따른 제1 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제1 출력 트랜지스터와, 입력된 제2 제어 신호에 따른 제2 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제2 출력 트랜지스터, 및 상기 출력 단자로부터 출력되는 출력 전압에 비례하는 비례 전압이 소정의 기준 전압과 같아지도록 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성된 제어 회로부를 포함하고, 상기 제어 회로부는 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하도록 구성되는 제1 오차 증폭 회로, 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하고 상기 제1 오차 증폭 회로보다 전류 소비량이 적도록 구성되는 제2 오차 증폭 회로를 포함하고, 상기 제어 회로부는, 외부에서 입력된 외부 제어 신호에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터의 동작을 제어하는 것과, 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어를 하는 것 중 하나를 행함으로써 상기 출력 전압을 제어하도록 구성된다.
전술한 전압 조정기에 따라, 외부에서 입력된 외부 제어 신호에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터의 동작을 제어하거나, 또는 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어함으로써 상기 출력 전압을 제어한다.
결과적으로, 상기 출력 단자로부터 큰 전류가 출력되면, 다량의 전류를 소비하지만 고속으로 동작하는 제1 오차 증폭 회로를 사용하여 제1 출력 트랜지스터와 제2 출력 트랜지스터 모두로 이 출력 전압을 제어한다. 반면, 상기 출력 단자로부터 작은 전류가 출력되면, 소량의 전류를 소비하는 제2 오차 증폭 회로를 사용하여 제2 출력 트랜지스터로 출력 전압을 제어할 수 있다.
따라서, 간단한 회로로 소비 전류를 감소시키고 동시에 칩 면적을 감소시킬 수 있고, 제1 출력 트랜지스터보다 작은 사이즈의 제2 출력 트랜지스터를 만듦으로써, 출력 단자로부터 작은 전류를 출력시키는 경부하 동작 모드 시에 출력 전압에 대한 양호한 과도 응답성을 얻을 수 있다.
본 발명의 일 양태에 따르면, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하고, 이 변환된 전압을 출력 전압으로서 소정의 출력 단자로부터 출력하는 전압 조정기를 제공하고, 상기 전압 조정기는, 입력된 제어 신호에 따른 제1 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제1 출력 트랜지스터와, 입력된 제어 신호에 따른 제2 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제2 출력 트랜지스터, 및 상기 출력 단자로부터 출력되는 출력 전압에 비례하는 비례 전압이 소정의 기준 전압과 같아지도록 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성된 제어 회로부를 포함하고, 상기 제어 회로부는 상기 비례 전압과 기준 전압 간의 차를 증폭하여 출력하도록 구성되는 제1 오차 증폭 회로, 및 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하고 제1 오차 증폭 회로 보다 전류 소비량이 적도록 구성된 제2 오차 증폭 회로를 포함하고, 상기 제어 회로부는, 상기 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 상기 출력 단자로부터 출력된 전류의 크기를 판정하고, 상기 판정 결과에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하는 것과, 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어하는 것 중 하나를 행함으로써 상기 출력 전압을 제어하도록 구성된다.
전술한 전압 조정기에 따라서, 상기 출력 단자로부터 출력된 전류의 크기는 상기 제2 출력 트랜지스터의 제어 전극에서의 전압을 기초로 판정되고, 상기 판정 결과에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터의 동작을 제어하거나, 또는 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어함으로써 상기 출력 전압을 제어한다. 결과적으로, 전술한 바와 같은 동일한 효과를 제공할 수 있고, 또한 제2 출력 트랜지스터만 사용되는 경부하 동작 모드와, 제1 출력 트랜지스터와 제2 출력 트랜지스터가 사용되는 중부하 동작 모드 사이를 자동적으로 전환할 수 있다.
본 발명의 다른 목적, 특징 및 이점은, 첨부된 도면과 함께 읽을 때, 하기의 상세한 설명으로부터 더욱 명백해질 것이다.
도 1은 종래의 전압 조정기를 도시하는 회로도이다.
도 2는 종래의 다른 전압 조정기를 도시하는 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 전압 조정기를 도시하는 회로도이다.
도 4는 본 발명의 제2 실시예에 따른 전압 조정기를 도시하는 회로도이다.
도 5는 본 발명의 제2 실시예에 따른 도 4의 자동 전환 회로를 도시하는 회로도이다.
본 발명의 실시예를 첨부된 도면을 참조하여 이하에 설명한다.
(제1 실시예)
도 3은 본 발명의 제1 실시예에 따른 전압 조정기(1)를 도시하는 회로도이다.
도 3에 도시된 전압 조정기(1)는 입력 단자(IN)에 입력된 입력 전압(Vin)을 강압하여 소정의 정전압으로 변환하고, 출력 전압(Vout)으로서 출력 단자(OUT)로부터 출력한다.
전압 조정기(1)는, 소정의 기준 전압(Vref)을 생성하고 출력하는 기준 전압 발생 회로(2)와, 다량의 전류를 소비하지만 고속으로 동작하는 제1 오차 증폭 회로(3)와, 전류 소비가 억제된 제2 오차 증폭 회로(4)와, 큰 전류로 구동할 수 있고 소자 사이즈가 큰 PMOS 트랜지스터로 이루어진 제1 출력 트랜지스터(M1)와, 제1 출력 트랜지스터(M1)보다 상당히 전류 구동 능력이 작고 소자 사이즈가 작은 PMOS 트랜지스터로 이루어지는 제2 출력 트랜지스터(M2)와, 출력 전압 검출용 저항(R1, R2), 및 스위치(SW)를 포함한다.
기준 전압 발생 회로(2), 제1 오차 증폭 회로(3), 제2 오차 증폭 회로(4), 저항(R1, R2), 및 스위치(SW)는 제어 회로부를 형성할 수도 있다. 또한, 전압 조정기(1)는 단일 IC에 집적될 수도 있다.
제1 출력 트랜지스터(M1) 및 제2 출력 트랜지스터(M2)는 입력 단자(IN)와 출력 단자(OUT) 사이에 병렬로 접속된다. 제1 출력 트랜지스터(M1)의 게이트는 제1 오차 증폭 회로(3)의 출력단에 접속된다. 또한, 제2 출력 트랜지스터(M2)의 게이트 는 제2 오차 증폭 회로(4)의 출력단에 접속되고, 스위치(SW)는 제1 출력 트랜지스터(M1)의 게이트와 제2 출력 트랜지스터(M2)의 게이트 사이에 접속된다.
제1 오차 증폭 회로(3)와 스위치(SW) 각각의 제어 신호 입력 단자에 외부 제어 신호(Sc)가 외부에서 입력되어, 외부 제어 신호(Sc)에 의해 제1 오차 증폭 회로(3)와 스위치(SW)의 동작이 제어된다.
저항(R1, R2)은 출력 단자(OUT)와 그라운드 사이에 직렬로 접속된다. 출력 전압(Vout)을 분압하여 생성된 분압 전압(Vfb)은 저항(R1, R2)의 접속부로부터 제1 오차 증폭 회로(3)와 제2 오차 증폭 회로(4) 각각의 비반전 입력단으로 출력된다. 기준 전압(Vref)은 제1 오차 증폭 회로(3)와 제2 오차 증폭 회로(4) 각각의 반전 입력단에 입력된다.
이 구성에 따른 제2 오차 증폭 회로(4)는 외부 제어 신호(Sc)에 상관없이 항상 동작한다. 슬립 모드와 같이 출력 단자(OUT)로부터 작은 전류가 출력되는 경부하 동작 모드의 경우, 외부 제어 신호(Sc)가 예컨대 HIGH(하이 레벨)이 되어, 스위치(SW)가 턴 오프되어 차단 상태가 되고 제1 오차 증폭 회로(3)는 동작을 정지하여, 제1 오차 증폭 회로(3)에서 소비되는 전류를 차단한다. 제2 오차 증폭 회로(4)는 기준 전압(Vref)과 분압 전압(Vfb) 간의 전압차를 증폭하고, 이 증폭된 전압 차를 제2 출력 트랜지스터(M2)의 게이트에 출력하여, 분압 전압(Vfb)이 기준 전압(Vref)과 동등해지도록 제2 출력 트랜지스터(M2)의 동작을 제어한다. 즉, 경부하 동작 모드시에는, 제2 오차 증폭 회로(4) 및 제2 출력 트랜지스터(M2)에 의해 출력 전압(Vout)이 제어되므로, 전압 조정기(1)는 적은 전류 소비로 동작한다. 전술한 바와 같이, 제2 출력 트랜지스터(M2)는 제1 출력 트랜지스터(M1)보다 소자 사이즈가 작고, 따라서 게이트 용량이 그만큼 작다. 따라서, 경부하 동작 모드시에 과도 응답성의 저하를 방지할 수 있다.
다음에, 큰 전류가 출력 단자(OUT)로부터 출력되는 중부하 동작 모드의 경우, 외부 제어 신호(Sc)가 예컨대 LOW(로우 레벨)이 되어, 스위치(SW)는 턴 온되어 도통 상태가 되고 제1 오차 증폭 회로(3)는 동작한다. 제1 출력 트랜지스터(M1)의 게이트와 제2 출력 트랜지스터(M2)의 게이트는 스위치(SW)에 의해 접속된다. 따라서, 제1 오차 증폭 회로(3)는 제1 출력 트랜지스터(M1)와 제2 출력 트랜지스터(M2) 모두를 동시에 제어한다. 제1 오차 증폭 회로(3)는 기준 전압(Vref)과 분압 전압(Vfb) 간의 전압차를 증폭하고, 이 증폭된 전압차를 제1 출력 트랜지스터(M1)와 제2 출력 트랜지스터(M2) 각각의 게이트에 출력하여, 분압 전압(Vfb)이 기준 전압(Vref)과 동등해지도록, 제1 출력 트랜지스터(M1)와 제2 출력 트랜지스터(M2)의 동작을 제어한다. 이때, 제2 오차 증폭 회로(4)의 동작은 정지할 수도 있다. 그러나, 제1 오차 증폭 회로(3)는 출력 전압(Vout)을 지배적으로 제어하므로, 제2 오차 증폭 회로(4)가 동작 상태로 남아있어도 문제를 일으키지 않는다. 오히려, 중부하 동작 모드에서 경부하 동작 모드로의 전환은 제2 오차 증폭 회로(4)를 항상 동작시키는 상태에서 원활하다.
여기서, 중부하 동작 모드에서 요구되는 출력 트랜지스터의 전류 구동 능력을 10이라고 하면, 종래, 예컨대 도 2의 전압 조정기에서, 제1 출력 트랜지스터(M111)는 10의 전류 구동 능력을 필요로 한다. 한편, 본 발명의 제1 실시예에 따 르면, 제2 출력 트랜지스터(M2)의 전류 구동 능력을 2라고 하면, 제1 출력 트랜지스터(M1)는 8의 전류 구동 능력을 가질 수 있다. 따라서, 제1 출력 트랜지스터(M1)는 사이즈와 칩 면적을 줄일 수 있다.
따라서, 본 발명의 제1 실시예의 전압 조정기(1)에 따르면, 중부하 동작 모드에서는, 고속으로 동작하지만 다량의 전류를 소비하는 제1 오차 증폭 회로(3)가 제1 출력 트랜지스터(M1)와 제2 출력 트랜지스터(M2) 모두를 동시에 제어하고, 경부하 동작 모드에서는, 제1 오차 증폭 회로(3)의 동작이 정지하여 전류 소비를 감소시키고, 소량의 전류를 소비하는 제2 오차 증폭 회로(4)를 사용하여 트랜지스터 사이즈가 작은 제2 출력 트랜지스터(M2)만을 제어한다. 따라서, 간단한 회로로 전류 소비와 칩 면적을 동시에 감소시키고, 경부하 동작 모드시에도 출력 전압에 대한 양호한 과도 응답성을 얻을 수 있다.
(제2 실시예)
전술한 제1 실시예에서는, 제1 오차 증폭 회로(3)와 스위치(SW)의 동작은 외부 제어 신호(Sc)에 따라서 제어된다. 다른 방법에서는, 본 발명의 제2 실시예로서 이하에 기술되는, 제2 출력 트랜지스터(M2)의 게이트 전압에 따라서 제1 오차 증폭 회로(3)와 스위치(SW)의 동작을 제어하는 자동 전환 회로를 제공할 수 있다.
도 4는 본 발명의 제2 실시예에 따른 전압 조정기(10)를 도시하는 회로도이다. 도 4에서, 도 3의 소자와 동일한 소자는 동일한 도면 부호를 붙이고 그 설명을 생략한다.
도 4에서, 도 3과의 차이점은, 제1 오차 증폭 회로(3)와 스위치(SW)의 동작 을 제어하는 제어 신호를 생성하는 자동 전환 회로(5)를 설치한다는 점이다.
도 4에 도시한 전압 조정기(10)에 따르면, 입력 단자(IN)에 입력된 입력 전압(Vin)은 강압되고 소정의 정전압으로 변환되어 출력 전압(Vout)으로서 출력 단자(OUT)로부터 출력된다.
전압 조정기(10)는 기준 전압 생성 회로(2), 제1 오차 증폭 회로(3), 제2 오차 증폭 회로(4), 제1 출력 트랜지스터(M1), 제2 출력 트랜지스터(M2), 저항(R1, R2), 스위치(SW), 자동 전환 회로(5)를 포함한다. 자동 전환 회로(5)는 제2 출력 트랜지스터(M2)의 게이트 전압(Vg2)에 따라서 제1 오차 증폭 회로(3)와 스위치(SW)의 동작을 제어한다.
기준 전압 생성 회로(2), 제1 오차 증폭 회로(3), 제2 오차 증폭 회로(4), 저항(R1, R2), 스위치(SW), 자동 전환 회로(5)는 제어 회로부를 형성할 수 있다. 또한, 전압 조정기(10)는 단일 IC에 집적될 수도 있다.
자동 전환 회로(5)에는 제2 출력 트랜지스터(M2)의 게이트 전압(Vg2)이 입력된다. 자동 전환 회로(5)는, 게이트 전압(Vg2)에 따라서 제어 신호(Sc1)를 생성하고, 이 생성된 제어 신호(Sc1)를 제1 오차 증폭 회로(3) 및 스위치(SW) 각각의 제어 신호 입력단에 출력한다. 이 제어 신호(Sc1)에 의해 제1 오차 증폭 회로(3) 및 스위치(SW)의 동작이 제어된다.
도 5는 자동 전환 회로(5)의 회로 구성을 도시하는 도면이다.
도 5에 있어서, 자동 전환 회로(5)는, 출력 단자(OUT)로부터 출력되는 전류에 비례하는 전류를 출력하기 위한 PMOS 트랜지스터(M11), PMOS 트랜지스터(M11)의 출력 전류를 전압으로 변환하는 저항(R11), 및 저항(R11)에 의해 생성된 전압을 이진 신호로 변환하는 버퍼(11)를 포함한다. PMOS 트랜지스터(M11)와 저항(R11)은 입력 전압(Vin)과 그라운드 사이에 직렬로 접속된다. PMOS 트랜지스터(M11)의 게이트에는 제2 출력 트랜지스터(M2)의 게이트 전압(Vg2)이 입력된다. PMOS 트랜지스터(M11)와 저항(R11)의 접속부에는 버퍼(11)의 입력단이 접속되고, 버퍼(11)의 출력단으로부터는 제어 신호(Sc1)가 출력된다.
이와 같이 구성된 자동 전환 회로(5)에 따르면, 게이트 전압(Vg2)이 소정의 전압(V1)을 초과하면(즉, 출력 단자(OUT)로부터 출력된 전류가 소정값 미만인 경우), 제어 신호(Sc1)가 예컨대 HIGH(하이 레벨)이 되어, 스위치(SW)가 턴 오프되어 차단되고 제1 오차 증폭 회로(3)의 동작이 정지되어, 경부하 도작 모드를 설정한다. 따라서, 제1 오차 증폭 회로(3)에서 소비되는 전류는 차단된다.
다음에, 게이트 전압(Vg2)이 소정의 전압(V1) 이하가 되면(즉, 출력 단자(OUT)로부터 출력되는 전류가 소정값 이상인 경우), 자동 전환 회로(5)는 경부하 동작 모드에서 중부하 동작 모드로 전환하기 위하여 제어 신호(Sc1)를 LOW(로우 레벨)로 설정한다. 이에 따라, 스위치(SW)는 턴 온되어 도통되고 제1 오차 증폭 회로(3)는 동작한다. 제1 출력 트랜지스터(M1)의 게이트와 제2 출력 트랜지스터(M2)의 게이트는 스위치(SW)에 의해 접속되므로, 제1 오차 증폭 회로(3)는 제1 출력 트랜지스터(M1)와 제2 출력 트랜지스터(M2) 모두를 동시에 제어한다.
자동 전환 회로(5)에서, 경부하 동작 모드에서 중부하 동작 모드로의 전환시의 게이트 전압(Vg2)의 전압값 및 중부하 동작 모드에서 경부하 동작 모드로의 전 환시의 게이트 전압(Vg2)의 전압값에는 히스테리시스가 제공될 수도 있다. 이 경우에, 히스테리시스 비교기가 도 5의 버퍼(11) 대신 사용될 수도 있다.
이렇게, 본 발명의 제2 실시예의 전압 조정기(10)에 따르면, 제1 실시예에서와 동일한 효과를 얻을 수 있고, 경부하 동작 모드와 중부하 동작 모드 사이를 자동적으로 전환할 수 있다. 또한, 도 2의 종래 전압 조정기에서 제1 오차 증폭 회로(111)와 제2 오차 증폭 회로(112) 사이를 전환하는 회로는 2개의 PMOS 트랜지스터(M113, M114), 2개의 저항(R113, R114), 비교 회로(113)를 필요로 하지만, 제2 실시예의 전압 조정기(10)에서의 제1 오차 증폭 회로(3)와 스위치(SW)의 동작은 PMOS 트랜지스터(M11), 저항(R11), 버퍼(11)로 이루어지는 자동 전환 회로(5)로 제어될 수 있다. 따라서, 회로를 간소화하고 칩 면적을 더 줄일 수 있다.
전술한 제1 실시예와 제2 실시예에서는, 제2 출력 트랜지스터(M2)가 제1 출력 트랜지스터(M1)보다 작은 사이즈의 트랜지스터인 경우를 설명하였다. 그러나, 본 발명은 이것에 한정되는 것이 아니고, 제1 출력 트랜지스터(M1)는 제2 출력 트랜지스터(M2)와 동일할 수도 있고 또는 제1 출력 트랜지스터(M1)가 제2 출력 트랜지스터(M2)보다 작은 트랜지스터 사이즈일 수도 있다. 이 둘의 경우에서도, 전술한 제1 실시예와 제2 실시예와 동일한 효과를 얻을 수 있다.
본 발명의 일 실시예에 따르면, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하고, 이 변환된 전압을 출력 전압으로서 소정의 출력 단자로부터 출력하는 전압 조정기를 제공하고, 상기 전압 조정기는, 입력된 제1 제어 신호에 따른 제1 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제1 출 력 트랜지스터와, 입력된 제2 제어 신호에 따른 제2 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제2 출력 트랜지스터, 및 상기 출력 단자로부터 출력되는 출력 전압에 비례하는 비례 전압이 소정의 기준 전압과 같아지도록 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성된 제어 회로부를 포함하고, 상기 제어 회로부는 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하도록 구성되는 제1 오차 증폭 회로, 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하고 상기 제1 오차 증폭 회로보다 전류 소비량이 적도록 구성되는 제2 오차 증폭 회로를 포함하고, 상기 제어 회로부는, 외부에서 입력된 외부 제어 신호에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터의 동작을 제어하는 것과, 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어를 하는 것 중 하나를 행함으로써 상기 출력 전압을 제어하도록 구성된다.
전술한 전압 조정기에 따르면, 외부에서 입력된 외부 제어 신호에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터의 동작을 제어하거나, 또는 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어함으로써 상기 출력 전압을 제어한다.
결과적으로, 상기 출력 단자로부터 큰 전류가 출력되면, 고속으로 동작하지만 다량의 전류를 소비하는 제1 오차 증폭 회로를 사용하여 제1 출력 트랜지스터와 제2 출력 트랜지스터 모두로 이 출력 전압을 제어한다. 반면, 상기 출력 단자로부터 작은 전류가 출력되면, 소량의 전류를 소비하는 제2 오차 증폭 회로를 사용하여 제2 출력 트랜지스터로 출력 전압을 제어할 수 있다.
따라서, 간단한 회로로 소비 전류와 칩 면적을 동시에 감소시킬 수 있고, 제1 출력 트랜지스터보다 작은 사이즈의 제2 출력 트랜지스터를 만듦으로써, 출력 단자로부터 작은 전류가 출력되는 경부하 동작 모드시에 출력 전압에 대한 양호한 과도 응답성을 얻을 수 있다.
또한, 전술한 전압 조정기에서, 제어 회로부는 외부 제어 신호에 따라서 제1 출력 트랜지스터와 제2 출력 트랜지스터의 제어 전극에 접속되도록 구성된 스위치를 더 포함할 수 있고, 제1 오차 증폭 회로는 제1 출력 트랜지스터의 제어 전극에 접속되는 출력단을 갖고, 외부 제어 신호에 따라 동작할 수 있으며, 제2 오차 증폭 회로는 제2 출력 트랜지스터의 제어 전극에 접속되는 출력단을 가질 수 있다.
따라서, 전술한 전압 조정기에서, 제1 오차 증폭 회로는, 스위치가 제1 출력 트랜지스터와 제2 출력 트랜지스터의 제어 전극에 접속되도록 하는 외부 제어 신호가 입력되는 경우 동작을 시작하고, 스위치가 제1 출력 트랜지스터와 제2 출력 트랜지스터의 제어 전극과의 접속을 차단하도록 하는 외부 제어 신호가 입력되는 경우 동작을 정지하도록 구성될 수 있다.
또한, 전술한 전압 조정기에서, 제2 출력 트랜지스터는 제1 출력 트랜지스터보다 작은 트랜지스터 사이즈 및 작은 전류 구동 능력을 가질 수 있도록 구성될 수 있다.
또한, 전술한 전압 조정기에서, 제1 출력 트랜지스터, 제2 출력 트랜지스터 및 제어 회로부는 단일 IC에 집적될 수도 있다.
본 발명의 일 양태에 따르면, 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하고, 이 변환된 전압을 출력 전압으로서 소정의 출력 단자로부터 출력하는 전압 조정기를 제공하며, 상기 전압 조정기는, 입력된 제1 제어 신호에 따른 제1 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제1 출력 트랜지스터와, 입력된 제2 제어 신호에 따른 제2 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제2 출력 트랜지스터, 및 상기 출력 단자로부터 출력되는 출력 전압에 비례하는 비례 전압이 소정의 기준 전압과 같아지도록 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성된 제어 회로부를 포함하고, 상기 제어 회로부는 상기 비례 전압과 기준 전압 간의 차를 증폭하여 출력하도록 구성되는 제1 오차 증폭 회로, 및 상기 비례 전압과 기준 전압 간의 차를 증폭하여 출력하고 상기 제1 오차 증폭 회로보다 전류 소비량이 적도록 구성되는 제2 오차 증폭 회로를 포함하고, 상기 제어 회로부는 상기 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 상기 출력 단자로부터 출력된 전류의 크기를 판정하고, 상기 판정 결과에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하는 것과, 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어하는 것 중 하나를 행함으로써 상기 출력 전압을 제어하도록 구성된다.
전술한 전압 조정기에 따라서, 상기 출력 단자로부터 출력된 전류의 크기는 상기 제2 출력 트랜지스터의 제어 전극에서의 전압을 기초로 판정되고, 상기 판정 결과에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터및 상기 제2 출력 트랜지스터의 동작을 제어하거나, 또는 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어함으로써 출력 전압을 제어한다. 결과적으로, 전술한 바와 동일 효과를 얻을 수 있고, 또한 제2 출력 트랜지스터만 사용하는 경부하 동작 모드와, 제1 출력 트랜지스터와 제2 출력 트랜지스터를 사용하는 중부하 동작 모드 사이를 자동적으로 전환할 수 있다.
또한, 전술한 전압 조정기에서, 제어 회로부는, 출력 단자로부터 출력된 전류가 소정값 이상이라고 판정되는 경우 제1 오차 증폭 회로를 사용하여 제1 출력 트랜지스터와 제2 출력 트랜지스터의 동작을 제어하고, 출력 단자로부터 출력된 전류가 소정값 미만이라고 판정되는 경우 제2 오차 증폭 회로를 사용하여 제2 출력 트랜지스터의 동작을 제어하도록 구성될 수 있다.
또한, 전술한 전압 조정기에서, 제어 회로부는, 입력된 제3 제어 신호에 따라서, 제1 출력 트랜지스터의 제어 전극과 제2 출력 트랜지스터의 제어 전극에 접속되도록 구성된 스위치, 및 제2 출력 트랜지스터의 제어 전극에서의 전압에 따라서 제1 오차 증폭 회로와 스위치의 동작을 제어하도록 구성된 자동 전환 회로를 더 포함할 수도 있고, 제1 오차 증폭 회로는 제1 출력 트랜지스터의 제어 전극에 접속되는 출력단을 갖고, 자동 전환 회로로부터의 제3 제어 신호에 따라서 동작할 수 있고, 제2 오차 증폭 회로는 제2 출력 트랜지스터의 제어 전극에 접속되는 출력단을 가질 수 있다.
또한, 전술한 전압 조정기에서, 자동 전환 회로는, 출력 단자로부터 출력된 전류가 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 소정값 이상이라 고 판정되는 경우, 제1 오차 증폭 회로가 동작하도록, 그리고 스위치가 제1 출력 트랜지스터와 제2 출력 트랜지스터의 제어 전극에 접속되도록 구성될 수도 있다.
또한, 전술한 전압 조정기에서, 자동 전환 회로는, 출력 단자로부터 출력된 전류가 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 소정값 미만이라고 판정되는 경우, 전류 소비를 감소하도록 제1 오차 증폭 회로의 동작을 정지시키고, 스위치가 제1 출력 트랜지스터와 제2 출력 트랜지스터의 제어 전극의 접속을 차단하도록 구성될 수도 있다.
또한, 전술한 전압 조정기에서, 제2 출력 트랜지스터는 제1 출력 트랜지스터보다 작은 트랜지스터 사이즈 및 작은 전류 구동 능력을 갖도록 구성될 수도 있다.
또한, 전술한 전압 조정기에서, 제1 출력 트랜지스터, 제2 출력 트랜지스터와 제어 회로부는 단일 IC에 집적될 수도 있다.
본 발명은 상세히 개시된 실시예에 의해 한정되는 것이 아니라, 본 발명의 범위를 벗어나지 않는 변형 및 수정을 행할 수도 있다.
본 발명은 2006년 8월 31일에 출원된 일본 특허 출원 제2006-235881호를 기초로 하고, 그 전체 내용이 여기에 참조로써 내포되었다.

Claims (12)

  1. 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하고, 이 변환된 전압을 출력 전압으로서 소정의 출력 단자로부터 출력하는 전압 조정기로서,
    입력된 제1 제어 신호에 따른 제1 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제1 출력 트랜지스터;
    입력된 제2 제어 신호에 따른 제2 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제2 출력 트랜지스터; 및
    상기 출력 단자로부터 출력되는 출력 전압에 비례하는 비례 전압이 소정의 기준 전압과 같아지도록 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성된 제어 회로부로서, 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하도록 구성되는 제1 오차 증폭 회로, 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하고 상기 제1 오차 증폭 회로보다 전류 소비량이 적도록 구성되는 제2 오차 증폭 회로를 포함하는 제어 회로부
    를 포함하고,
    상기 제어 회로부는, 외부에서 입력된 외부 제어 신호에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터 및 상기 제2 출력 트랜지스터의 동작을 제어하는 것과, 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어를 하는 것 중 하나를 행함으로써 상기 출력 전압을 제어하도록 구성되는 것인 전압 조정기.
  2. 제1항에 있어서, 상기 제어 회로부는, 상기 외부 제어 신호에 따라서 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 제어 전극에 접속되도록 구성되는 스위치를 더 포함하고,
    상기 제1 오차 증폭 회로는 상기 제1 출력 트랜지스터의 제어 전극에 접속되는 출력단을 갖고, 상기 외부 제어 신호에 따라서 동작하며,
    상기 제2 오차 증폭 회로는 상기 제2 출력 트랜지스터의 제어 전극에 접속되는 출력단을 갖는 것인 전압 조정기.
  3. 제2항에 있어서, 상기 제1 오차 증폭 회로는, 상기 스위치가 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 제어 전극에 접속되도록 입력되는 외부 제어 신호에 응답하여 동작을 시작하도록, 그리고, 상기 스위치가 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 제어 전극에의 접속을 차단하도록 입력되는 외부 제어 신호에 응답하여 동작을 정지하도록 구성되는 것인 전압 조정기.
  4. 제1항에 있어서, 상기 제2 출력 트랜지스터는 상기 제1 출력 트랜지스터보다 작은 트랜지스터 사이즈 및 작은 전류 구동 능력을 갖도록 구성되는 것인 전압 조정기.
  5. 제1항에 있어서, 상기 제1 출력 트랜지스터, 상기 제2 출력 트랜지스터, 및 상기 제어 회로부는 단일 IC에 집적되는 것인 전압 조정기.
  6. 입력 단자에 입력된 입력 전압을 소정의 정전압으로 변환하고, 이 변환된 전압을 출력 전압으로서 소정의 출력 단자로부터 출력하는 전압 조정기로서,
    입력된 제1 제어 신호에 따른 제1 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제1 출력 트랜지스터;
    입력된 제2 제어 신호에 따른 제2 전류를 상기 입력 단자로부터 상기 출력 단자로 출력하도록 구성된 제2 출력 트랜지스터; 및
    상기 출력 단자로부터 출력되는 출력 전압에 비례하는 비례 전압이 소정의 기준 전압과 같아지도록 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성된 제어 회로부로서, 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하도록 구성되는 제1 오차 증폭 회로 및 상기 비례 전압과 상기 기준 전압 간의 차를 증폭하여 출력하고 상기 제1 오차 증폭 회로보다 전류 소비량이 적도록 구성되는 제2 오차 증폭 회로를 포함하는 제어 회로부
    를 포함하고,
    상기 제어 회로부는, 상기 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 상기 출력 단자로부터 출력된 전류의 크기를 판정하고, 상기 판정 결과에 따라서, 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하는 것과, 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어하는 것 중 하나를 행함으로써 상기 출력 전압을 제어하도록 구성되는 것인 전압 조정기.
  7. 제6항에 있어서, 상기 제어 회로부는, 상기 출력 단자로부터 출력된 전류가 소정값 이상이라는 판정에 응답하여 상기 제1 오차 증폭 회로를 사용하여 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 동작을 제어하고, 상기 출력 단자로부터 출력된 전류가 소정값 미만이라는 판정에 응답하여 상기 제2 오차 증폭 회로를 사용하여 상기 제2 출력 트랜지스터의 동작을 제어하도록 구성되는 것인 전압 조정기.
  8. 제6항에 있어서, 상기 제어 회로부는, 입력된 제3 제어 신호에 따라서 상기 제1 출력 트랜지스터의 제어 전극과 상기 제2 출력 트랜지스터의 제어 전극에 접속되도록 구성된 스위치; 및
    상기 제2 출력 트랜지스터의 제어 전극에서의 전압에 따라서 상기 제1 오차 증폭 회로와 상기 스위치의 동작을 제어하도록 구성된 자동 전환 회로를 더 포함하고,
    상기 제1 오차 증폭 회로는 상기 제1 출력 트랜지스터의 제어 전극에 접속되는 출력단을 갖고, 상기 자동 전환 회로로부터의 상기 제3 제어 신호에 따라서 동작하며,
    상기 제2 오차 증폭 회로는 상기 제2 출력 트랜지스터의 제어 전극에 접속되는 출력단을 갖는 것인 전압 조정기.
  9. 제8항에 있어서, 상기 자동 전환 회로는, 상기 출력 단자로부터 출력된 전류가 상기 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 소정값 이상이라는 판정에 응답하여, 상기 제1 오차 증폭 회로가 동작하도록, 그리고 상기 스위치가 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 제어 전극에 접속되도록 구성되는 것인 전압 조정기.
  10. 제8항에 있어서, 상기 자동 전환 회로는, 상기 출력 단자로부터 출력된 전류가 상기 제2 출력 트랜지스터의 제어 전극에서의 전압에 기초하여 소정값 미만이라는 판정에 응답하여, 전류 소비를 감소하도록 상기 제1 오차 증폭 회로의 동작을 정지시키고, 상기 스위치가 상기 제1 출력 트랜지스터와 상기 제2 출력 트랜지스터의 제어 전극의 접속을 차단하도록 구성되는 것인 전압 조정기.
  11. 제6항에 있어서, 상기 제2 출력 트랜지스터는 상기 제1 출력 트랜지스터 보다 작은 트랜지스터 사이즈 및 작은 전류 구동 능력을 갖도록 구성되는 것인 전압 조정기.
  12. 제6항에 있어서, 상기 제1 출력 트랜지스터, 상기 제2 출력 트랜지스터 및 상기 제어 회로부는 단일 IC에 집적되는 것인 전압 조정기.
KR1020087010247A 2006-08-31 2007-07-27 전압 조정기 KR100961920B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00235881 2006-08-31
JP2006235881A JP4869839B2 (ja) 2006-08-31 2006-08-31 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20080053944A KR20080053944A (ko) 2008-06-16
KR100961920B1 true KR100961920B1 (ko) 2010-06-10

Family

ID=39135706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010247A KR100961920B1 (ko) 2006-08-31 2007-07-27 전압 조정기

Country Status (5)

Country Link
US (1) US7847530B2 (ko)
JP (1) JP4869839B2 (ko)
KR (1) KR100961920B1 (ko)
CN (1) CN101356483B (ko)
WO (1) WO2008026420A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7907074B2 (en) * 2007-11-09 2011-03-15 Linear Technology Corporation Circuits and methods to reduce or eliminate signal-dependent modulation of a reference bias
JP5099505B2 (ja) * 2008-02-15 2012-12-19 セイコーインスツル株式会社 ボルテージレギュレータ
JP5467845B2 (ja) * 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ
US9887014B2 (en) * 2009-12-18 2018-02-06 Aeroflex Colorado Springs Inc. Radiation tolerant circuit for minimizing the dependence of a precision voltage reference from ground bounce and signal glitch
US8384465B2 (en) 2010-06-15 2013-02-26 Aeroflex Colorado Springs Inc. Amplitude-stabilized even order pre-distortion circuit
TWI444803B (zh) * 2011-03-08 2014-07-11 Etron Technology Inc 穩壓電路
US9166028B2 (en) * 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
KR101240685B1 (ko) 2011-09-27 2013-03-11 삼성전기주식회사 듀얼모드 스위칭 레귤레이터
KR20140009712A (ko) * 2012-07-12 2014-01-23 삼성전자주식회사 전압 레귤레이터, 전압 레귤레이팅 시스템, 메모리 칩, 및 메모리 장치
US9058049B2 (en) * 2012-09-11 2015-06-16 St-Ericsson Sa Modular low-power unit with analog synchronization loop usable with a low-dropout regulator
US8975882B2 (en) * 2012-10-31 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Regulator with improved wake-up time
US10698432B2 (en) 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
JP6211887B2 (ja) * 2013-10-15 2017-10-11 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN103677045B (zh) * 2013-11-28 2015-04-15 成都位时通科技有限公司 电压调节电路
US9195248B2 (en) * 2013-12-19 2015-11-24 Infineon Technologies Ag Fast transient response voltage regulator
TWI503645B (zh) * 2014-05-07 2015-10-11 Nuvoton Technology Corp 電壓調節器、方法與晶片
KR102295182B1 (ko) * 2014-07-29 2021-09-01 삼성전자주식회사 직류-직류 변환 회로 및 그것을 포함하는 전력 관리 칩 패키지
TWI536137B (zh) * 2014-09-11 2016-06-01 智原科技股份有限公司 穩壓電路
JP2017126285A (ja) * 2016-01-15 2017-07-20 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN105739587A (zh) * 2016-02-23 2016-07-06 无锡中微亿芯有限公司 一种可输出大电流的自带可调温度系数低压差线性稳压器
CN106980337B (zh) * 2017-03-08 2018-12-21 长江存储科技有限责任公司 一种低压差线性稳压器
JP7141284B2 (ja) * 2017-09-13 2022-09-22 ローム株式会社 レギュレータ回路
JP7062494B2 (ja) * 2018-04-02 2022-05-06 ローム株式会社 シリーズレギュレータ
CN109213252B (zh) * 2018-11-22 2020-06-30 北京昂瑞微电子技术有限公司 一种自适应ldo电路
JP7173915B2 (ja) * 2019-03-28 2022-11-16 ラピスセミコンダクタ株式会社 電源回路
US10795392B1 (en) * 2019-04-16 2020-10-06 Novatek Microelectronics Corp. Output stage circuit and related voltage regulator
US11437989B2 (en) * 2020-08-04 2022-09-06 Pakal Technologies, Inc Insulated gate power device with independently controlled segments
US11329559B2 (en) * 2020-08-24 2022-05-10 Nanya Technology Corporation Low dropout regulator and control method thereof
US11803203B2 (en) * 2021-09-13 2023-10-31 Silicon Laboratories Inc. Current sensor with multiple channel low dropout regulator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312043A (ja) 2001-04-10 2002-10-25 Ricoh Co Ltd ボルテージレギュレータ
JP2002373942A (ja) 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
JP2006133935A (ja) 2004-11-04 2006-05-25 Rohm Co Ltd 電源装置、及び携帯機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286869B2 (ja) 1993-02-15 2002-05-27 三菱電機株式会社 内部電源電位発生回路
JPH09140126A (ja) * 1995-05-30 1997-05-27 Linear Technol Corp 適応スイッチ回路、適応出力回路、制御回路およびスイッチング電圧レギュレータを動作させる方法
US5773966A (en) * 1995-11-06 1998-06-30 General Electric Company Dual-mode, high-efficiency dc-dc converter useful for portable battery-operated equipment
US6661279B2 (en) * 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
US7443229B1 (en) * 2001-04-24 2008-10-28 Picor Corporation Active filtering
JP2006190021A (ja) * 2005-01-05 2006-07-20 Renesas Technology Corp 半導体集積回路装置および無線通信システム
JP4667883B2 (ja) * 2005-01-26 2011-04-13 株式会社リコー 定電圧回路及びその定電圧回路を有する半導体装置
US7199565B1 (en) * 2006-04-18 2007-04-03 Atmel Corporation Low-dropout voltage regulator with a voltage slew rate efficient transient response boost circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002312043A (ja) 2001-04-10 2002-10-25 Ricoh Co Ltd ボルテージレギュレータ
JP2002373942A (ja) 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
JP2006133935A (ja) 2004-11-04 2006-05-25 Rohm Co Ltd 電源装置、及び携帯機器

Also Published As

Publication number Publication date
US7847530B2 (en) 2010-12-07
KR20080053944A (ko) 2008-06-16
US20090278518A1 (en) 2009-11-12
CN101356483B (zh) 2011-06-01
JP2008059313A (ja) 2008-03-13
JP4869839B2 (ja) 2012-02-08
WO2008026420A1 (en) 2008-03-06
CN101356483A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
KR100961920B1 (ko) 전압 조정기
JP5467845B2 (ja) ボルテージレギュレータ
KR100832827B1 (ko) 정전압 회로
JP5014194B2 (ja) ボルテージレギュレータ
US7002329B2 (en) Voltage regulator using two operational amplifiers in current consumption
US7781909B2 (en) Control circuit of power supply, power supply and control method thereof
JP4889398B2 (ja) 定電圧電源回路
US8253404B2 (en) Constant voltage circuit
US20130193939A1 (en) Voltage regulator
JP3710468B1 (ja) 電源装置、及び携帯機器
JP3710469B1 (ja) 電源装置、及び携帯機器
JP4353826B2 (ja) 定電圧回路
KR20080084640A (ko) 전압 레귤레이터
JP2008067186A (ja) 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法
US20060255781A1 (en) Constant voltage power supply
JP2005071320A (ja) 電源回路および半導体集積回路装置
JP4945748B2 (ja) 電源回路
KR100797874B1 (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
JP3739006B1 (ja) 電源装置、及び携帯機器
KR101869565B1 (ko) 볼티지 레귤레이터
JP5068631B2 (ja) 定電圧回路
JP2011186618A (ja) 定電圧出力回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140522

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee