JP2005071320A - 電源回路および半導体集積回路装置 - Google Patents

Abstract

【課題】 電源出力端子への電流の流れ込みがあっても、消費電流を低減しつつ安定した電源電圧が得る。
【解決手段】 スイッチＳ１とＳ２がオフすると、バッテリ電源線１２から抵抗Ｒ１とＲ２、入力端子８と９、ダイオードＤ１とＤ３、端子１０を介して端子７からＩＣ２１に電流Ｉinp が流れ込む。マイコン５が低消費電力モードで動作していると、電源電圧Ｖccが目標電圧５Ｖよりも高くなり、オペアンプ６が出力する制御電圧が上昇してトランジスタＱ２１がオフする。代わって、電流シンク回路３０が動作してトランジスタＱ２５がオンとなり、過剰電流を流し込むことにより電源電圧Ｖccの上昇を抑制する。
【選択図】 図１

Description

本発明は、目標電圧に等しい電圧を生成し出力する電源回路および半導体集積回路装置に関する。

特許文献１には、ＩＣに内蔵された制御回路と該ＩＣに外付けされた降圧用トランジスタとを組み合わせて構成される電源回路が示されている。特許文献２には、低インピーダンス且つ低消費電力負荷として作用する電流シンク回路を直流入力電圧に応じて接続する直流終端回路が示されている。特許文献３には、通常動作用の入力回路および高電圧検知回路が共通に接続されている外部端子に高電圧入力が印加された時に入力回路初段ゲートのゲート酸化膜が破壊されることを防止し得る半導体装置が示されている。特許文献４には、入力端子に電源電圧以上の高電圧が印加される虞がある場合に用いられる半導体集積回路装置の入力インターフェイス回路が示されている。
特開２００１−５５４２号公報 特開平５−２１１５２７号公報 特開平５−１４４２７１号公報 特開２００２−４３９２４号公報

図１３は、車両の電子制御ユニット（以下、ＥＣＵと称す）で用いられる電源回路および入力ポートの入力保護回路を示している。電源回路１の制御部、入力ポート並びにその入力保護回路２、３は、制御用ＩＣ４の一部として構成されている。また、このＩＣ４はマイクロコンピュータ５(以下、マイコン５と称す)を有しており、電源回路１により生成された電源電圧Ｖccは上記マイコン５に供給されるようになっている。

車両が放置された場合のバッテリ上がりを防止するため、マイコン５は、通常動作モードの他に低消費電力モードで動作することができるようになっている。近年のＩＣ技術の進歩により、低消費電力モードにおいてＩＣ４で消費される電流は一段と小さくなっている。しかし、その一方で、低消費電力モードでの消費電流が比較的大きかった従来のＩＣでは問題とならなかった新たな問題が生じている。以下、この問題について具体的に説明する。

電源回路１は、バッテリ電圧ＶＢ（１２Ｖ）を入力電圧とし、電源電圧Ｖcc（５Ｖ）を生成するシリーズレギュレータである。オペアンプ６は、ＩＣ４の端子７に生成される電源電圧Ｖccが目標電圧である５Ｖに一致するように制御する誤差増幅器である。一方、入力端子８および９に接続された入力保護回路２および３は、それぞれ端子１０、１１との間に接続されたダイオードＤ１、Ｄ２およびＤ３、Ｄ４から構成されている。端子１０は、ＩＣ４の外部において端子７と接続されている。

これら入力端子８、９は、本来的には０Ｖから５Ｖまでの電圧範囲にある外部信号を入力するものであるが、上記入力保護回路２、３を積極的に用いることにより、５Ｖを超える電圧を直接印加することも可能となる。例えば、図１３に示すようにバッテリ電源線１２とグランド線１３との間に抵抗Ｒ１とスイッチＳ１とを直列に接続しその共通接続点を入力端子８に接続すれば、スイッチＳ１がオンの時には入力端子８の電圧は０Ｖとなり、スイッチＳ１がオフの時には抵抗Ｒ１、入力端子８、ダイオードＤ１、端子１０、端子７を介して電流が流れて入力端子８の電圧は約５．６Ｖになる。抵抗Ｒ２、スイッチＳ２が接続される入力端子９についても同様の動作となる。

スイッチＳ１、Ｓ２がオフの時に端子７に流れ込む電流は、バッテリ電圧ＶＢ、電源電圧Ｖccおよび抵抗Ｒ１、Ｒ２の抵抗値によって定まる。そして、マイコン５が低消費電力モードとなってＩＣ４の消費電流が上記流れ込み電流よりも小さくなると、ＩＣ４には上記流れ込み電流を流し込む（シンクする）電流経路がなくなり、オペアンプ６が制御不能となって電源電圧Ｖccが上昇してしまう。このような現象は、低消費電力モードにおけるＩＣ４の消費電流が小さくなるほど、或いはバッテリ電圧ＶＢに直結して用いられる入力端子数が増えるほど深刻になる。

そこで、これまでは端子７に擬似負荷となる抵抗Ｒ３を付加して電流のシンク経路を確保したり、ツェナーダイオードＤ５を付加して電源電圧Ｖccの上昇を抑えていた。しかし、電源電圧Ｖccの上昇を確実に抑えるためには、入力ポート数（入力保護回路の数）、バッテリ電圧ＶＢの変動、電源電圧Ｖccの変動、抵抗Ｒ１、Ｒ２の抵抗値、その抵抗値の温度変動による変化、製造上のばらつきなどを考慮して、入力保護回路２、３から端子７に流れ込む電流を消費するだけの抵抗値を持つ抵抗Ｒ３を用いる必要がある。

その結果、抵抗Ｒ３に常に電流が流れ、マイコン５の消費電流を低減したにもかかわらず、十分な低消費電流効果が得られないという問題があった。また、ＩＣ４に抵抗Ｒ３やツェナーダイオードＤ５を外付けすると、基板面積が増大したりコスト高を招くなどの問題もあった。

本発明は上記事情に鑑みてなされたもので、その目的は、電源出力端子への電流の流れ込みがあっても、消費電流を低減しながら安定した電源電圧が得られる電源回路および半導体集積回路装置を提供することにある。

請求項１に記載した手段によれば、出力線に流れ込む電流が、負荷への供給電流、電圧生成回路の動作電流、電流シンク回路の動作電流及び自らの消費電流を合わせた電流すなわち回路消費電流よりも小さい場合には、その流れ込む電流が全て回路消費電流として流れるため、電流シンク回路が動作することなく電圧生成回路は目標電圧に等しい出力電圧を生成する。

これに対し、出力線に流れ込む電流が上記回路消費電流を超える場合には、電流シンク回路がその過剰電流分を流し込み、出力電圧の上昇を抑制する。すなわち、本電源回路は、注入される過剰電流分だけを流し込む（シンクする）構成であるため、出力線に擬似負荷抵抗が常時接続されている従来構成に比べて、過剰電流が生じていない場合の無駄な電力消費がなく、消費電流を低減しつつ目標電圧に等しい電圧を安定して出力できる。

請求項２に記載した手段によれば、出力線に流れ込む電流が回路消費電流を超えることにより出力電圧が目標電圧を超えて上昇すると、電流シンク回路は、その出力電圧の上昇に応じて過剰な流れ込み電流の流し込み（シンク）動作を行う。この構成によれば、電圧生成回路が本来的に備えている目標電圧と出力電圧との比較手段（具体的には後述する第１の誤差増幅器など）を利用して、過剰電流の発生を確実に検出することができる。

請求項３に記載した手段によれば、電源回路は、電圧生成回路が有する第１のフィードバックループと、電流シンク回路が有する第２のフィードバックループとを備えている。出力線に流れ込む電流が回路消費電流よりも小さい場合には、第１の誤差増幅器の制御によって、電圧生成回路は目標電圧に等しい電圧を出力する。このとき、第２のフィードバックループにおいて、第１の誤差増幅器から出力される制御電圧は電圧検出回路による検出電圧よりも低くなるので、第２の誤差増幅器は電流の流し込み経路を形成する第１のトランジスタをオフ状態に制御する。

これに対し、出力線に流れ込む電流が上記回路消費電流を超えた場合には、電圧生成回路の第１の誤差増幅器から出力される制御電圧は、出力電圧を低下させる向きに増大する。このとき、第２のフィードバックループにおいて、第２の誤差増幅器は、第１の誤差増幅器から出力される制御電圧を電圧検出回路による検出電圧に一致させるように電流の流し込み経路を形成する第１のトランジスタをオン状態に制御する。

これにより、第１のトランジスタに過剰電流分だけを流し込むことができ、出力電圧の上昇を抑えることができる。また、出力線に流れ込む電流が回路消費電流を超えたことによる出力電圧の上昇を第１の誤差増幅器から出力される制御電圧の増大により検出しているので、回路定数のばらつきなどが存在しても過剰電流の発生を確実に検出することができる。

請求項４に記載した電源回路も、電圧生成回路が有する第１のフィードバックループと、電流シンク回路が有する第２のフィードバックループとを備えており、その作用は請求項３に記載した電源回路とほぼ同様となる。電流シンク回路に設けられた第２の誤差増幅器は、第１の誤差増幅器から出力される制御電圧と基準電圧出力回路から出力される一定の基準電圧との差電圧に応じて第１のトランジスタを制御するので、第２のフィードバックループで用いる基準電圧の変動がなく、より高精度に過剰電流分のシンク動作を行うことができる。

請求項５に記載した手段によれば、電圧生成回路が有する第１のフィードバックループと、電流シンク回路が有する第２のフィードバックループとを備えている。第１、第２のフィードバックループには、それぞれ第１の誤差増幅器から出力される制御電圧をゲート電圧として動作する第２、第３のトランジスタが介在している。

出力線に流れ込む電流が回路消費電流よりも小さい場合には、第１の誤差増幅器の制御によって第２のトランジスタがオン状態となり、電圧生成回路は目標電圧に等しい電圧を出力する。このとき、第２のフィードバックループにおいて、第２のトランジスタよりも所定のオフセット電圧だけ高いしきい値電圧を持つ第３のトランジスタはオフとなり、第２の誤差増幅器は電流の流し込み経路を形成する第１のトランジスタをオフ状態に制御する。

これに対し、出力線に流れ込む電流が上記回路消費電流を超えた場合には、電圧生成回路の第１の誤差増幅器から出力される制御電圧は、出力電圧を低下させる向きに増大する。その結果、第２のフィードバックループにおいて、第３のトランジスタがオンとなり、第２の誤差増幅器は、第３のトランジスタのドレイン電圧を所定の基準電圧に一致させるように電流の流し込み経路を形成する第１のトランジスタをオン状態に制御する。これにより、第１のトランジスタに過剰電流分だけを流し込むことができ、出力電圧の上昇を抑えることができる。

本手段の特徴は、半導体集積回路装置（ＩＣ）として構成することによりオフセット電圧（第２のトランジスタのしきい値電圧と第３のトランジスタのしきい値電圧との差）を高精度に設定可能となり、第２のフィードバックループが非動作状態から動作状態に移行する際に第１の誤差増幅器から出力される制御電圧の振れ幅（制御上の不感帯に相当する幅）を小さくすることができることにある。

すなわち、出力線に流れ込む電流が回路消費電流よりも小さい場合には、確実に第３のトランジスタをオフ状態にすることができ、出力線に流れ込む電流が回路消費電流を超えた場合には、第１の誤差増幅器から出力される制御電圧が僅かにオフセット電圧だけ上昇すれば直ちに第３のトランジスタがオン状態となって電流シンク動作が開始される。その結果、不感帯の存在に起因する出力電圧の過渡的な変動を確実に抑えることができる。

請求項６に記載した手段によれば、入力端子に電圧が印加された時に、出力電圧が所定電圧に達するまでの期間、スタートアップ回路が第１のトランジスタをオフ状態に保持する。これにより、入力電圧が印加された直後の過渡時において、電流の流し込み経路を形成する第１のトランジスタがオンして出力電圧が立ち上がらない状態に陥ることを防止することができる。

請求項７に記載した手段によれば、出力線に流れ込む電流が回路消費電流を超えることにより出力電圧が目標電圧よりも高い状態のまま追従制御が不能になると、電流シンク回路は、出力電圧が目標電圧よりも高く設定された所定の電圧を超えないように、出力線に流れ込む過剰電流を流し込む。これにより、消費電流を低減しつつ安定した電源電圧が得られる。

請求項８に記載した手段によれば、半導体集積回路装置の信号入力端子に電源電圧を超える入力信号電圧が印加された場合、入力保護回路が機能して、信号入力端子から入力保護回路を介して電源電圧線に電流が流れる。そして、特にマイクロコンピュータが低消費電力動作モードで動作していると、上記信号入力端子からの流入電流が当該半導体集積回路装置の消費電流を超える場合が生じ易い。この場合であっても、電源回路は上述した構成の電流シンク回路を備えているので、流入電流のうち消費電流を超える過剰電流分のみをシンクすることができ、不要な電力消費を抑えつつ電源電圧の上昇を防止できる。これにより、半導体集積回路装置は、マイクロコンピュータが何れの動作モードであっても安定した電源電圧の下で動作することができる。

請求項９に記載した手段によれば、マイクロコンピュータが低消費電力動作モードから通常動作モードに移行する直前の所定幅の復帰制御期間に擬似負荷回路に電流を流す。この電流は、復帰制御期間前に電流シンク回路に流れていた電流以上の電流であるため、電流シンク回路によるシンク動作が停止し、電圧生成回路が再び機能を開始してその定電圧作用により目標電圧に等しい出力電圧が生成される。

擬似負荷回路に流す電流は、通常動作モードにおけるマイクロコンピュータの消費電流よりも小さいので、低消費電力動作モードから通常動作モードに移行する時と比較すると、復帰制御期間の開始時において電流シンク回路と電圧生成回路が共に機能しない不感帯を通過する際に生じる出力電圧の低下は小さくなる。そして、復帰制御期間が経過した時、電圧生成回路が定電圧作用を行っている状態で低消費電力動作モードから通常動作モードに移行するので、移行時における制御上の不感帯はなく、出力電圧の低下を防止することができる。

請求項１０に記載した手段によれば、電流シンク回路と擬似負荷回路は、それぞれ電流の流し込み経路を形成し互いに同特性を有する抵抗とトランジスタとの直列回路を備えている。擬似負荷制御回路は、復帰制御期間前において、電流シンク回路の直列回路を構成するトランジスタのゲート電圧を検出し、復帰制御期間において、擬似負荷回路の直列回路を構成するトランジスタに対し、検出したゲート電圧以上のゲート電圧を与える。これにより、復帰制御期間前に電流シンク回路に流れていた電流以上の電流を擬似負荷回路に流すことができ、電圧生成回路の定電圧作用により目標電圧に等しい出力電圧が生成される。

この構成において、電流シンク回路の直列回路を構成するトランジスタについて検出したゲート電圧と、擬似負荷回路の直列回路を構成するトランジスタに与えるゲート電圧との差を、ばらつき等を見越したマージンを確保しつつ小さく設定することにより、復帰制御期間前に電流シンク回路に流れていた電流に近い電流を擬似負荷回路に流すことができ、復帰制御期間に移行する際の出力電圧の低下を防止することができる。

請求項１１に記載した手段によれば、マイクロコンピュータは、低消費電力動作モードを選択している場合、間欠的に通常動作モードに移行して動作する。特に低消費電力動作モードで動作している時に電源端子に電流の流れ込みがあると、上述したように電源電圧が上昇する虞がある。そこで、マイクロコンピュータは、低消費電力動作モードで動作している場合に電源電圧の上昇が検出されると、通常動作モードに移行した状態のままで動作し続け、流れ込み電流を自らの動作電流として消費して電源電圧の上昇を抑える。

この場合、低消費電力動作モードよりも処理能力の大きい通常動作モードのままで動作し続けても、マイクロコンピュータの処理上の問題は生じない。また、擬似負荷抵抗を付加する従来構成に比べて、過剰電流が生じていない場合の無駄な電力消費がなく、消費電流を低減しつつ目標電圧に等しい電圧を安定して出力できる。
請求項１２に記載した手段によれば、コンパレータが、電源電圧と、所定の電圧値（例えば定格電圧値）よりも高く設定された判定基準電圧値とを比較して、電源電圧の上昇を検出する。

請求項１３に記載した手段によれば、間欠動作の周期が所定値以下に設定されているため、間欠動作中であって低消費電力動作モードでの動作中に上記電流の流れ込みが発生した場合であっても、次に通常動作モードに移行するまでの時間内に、電源電圧が最大許容電圧（例えば最大定格電圧）を超えることがなくなる。なお、低消費電力動作モードにおいても電源電圧検出回路を動作させ、電源電圧の上昇が検出された場合には、次の通常動作モードへの移行を待つことなく直ちに通常動作モードに移行するようにしてもよい。

請求項１４に記載した手段によれば、低消費電力動作モードを選択している期間中に電源電圧検出回路が電源電圧の上昇を検出した時には、予定されている次の通常動作モードまで待つことなく、直ちに低消費電力動作モードよりも消費電流の大きい電圧抑制動作モードに移行するので、電源電圧の上昇幅をより小さく抑えることができる。ここでの電圧抑制動作モードは、通常動作モードであってもよい。

請求項１５に記載した手段によれば、間欠動作において低消費電力動作モードを選択するように予定している期間中、ヒステリシスコンパレータから出力される信号に従って低消費電力動作モードまたは電圧抑制動作モードを選択するので、電源端子に電流の流れ込みがある場合において、消費電流を極力低減しながら電源電圧の上昇を抑えることができる。

請求項１６に記載した手段によれば、電源端子に電流の流れ込みがある場合、その流れ込み電流にほぼ等しい電流を流し込む擬似負荷回路を構成できる。すなわち、マイクロコンピュータが電圧抑制動作モードを選択するのは、電源端子への流れ込み電流が擬似負荷回路に流れる電流を上回っているからである。従って、電圧抑制動作モードを選択するごとに、擬似負荷回路に流れる電流を段階的にまたは連続的に増加させることにより、電源端子への流れ込み電流と擬似負荷回路に流れる電流とをほぼ等しくバランスさせることができる。このように擬似負荷回路に電流を流しても、マイクロコンピュータを通常動作モードに移行させるよりも消費電流が小さくなる場合が多い。なお、電圧抑制動作モードへの移行が所定期間生じなかったときには、一旦増加させた擬似負荷回路に流れる電流を減少させるように制御するとよい。

請求項１７に記載した手段によれば、信号入力端子に電源電圧を超える過大な電圧が入力された場合、その入力信号電圧は入力保護回路により電源電圧にクランプされるので、半導体集積回路装置を過大な入力電圧から保護することができる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、車両のＥＣＵ(Electronic Control Unit) に用いられる電源回路および入力ポートの入力保護回路の構成を示している。この図１において図１３と同一構成部分には同一符号を付して示している。

制御用のＩＣ２１（半導体集積回路装置に相当）は、マイコン５、このマイコン５の入力ポートに対する入力保護回路２、３、電源回路２２の制御回路などを内蔵しており、ＥＣＵの筐体内に納められた基板（図示せず）の上に搭載されて用いられる。既に述べたように、マイコン５（負荷に相当）は、通常動作モードの他に低消費電力モードで動作することができるようになっている。

入力保護回路２、３は、信号の入力端子８、９にバッテリ電圧ＶＢが入力された時に、その入力電圧を電源電圧ＶccにクランプしてＩＣ２１を過電圧から保護する回路である。また、バッテリ電源線１２とグランド線１３との間に負の電圧が印加された時にも、その入力電圧をグランド電位にクランプしてＩＣ２１を保護することができる。なお、図１には２つの信号入力端子８、９のみを示しているが、実際にはさらに多くの信号入力端子とそれに付随して入力保護回路が設けられている。

電源回路２２は、シリーズレギュレータ方式の定電圧電源回路であって、バッテリ電圧ＶＢ(例えば１２Ｖ)を入力し、マイコン５その他のＩＣ内部回路に供給するための電源電圧Ｖcc（例えば５Ｖ）を端子７に生成するようになっている。ＩＣ２１の外部において、バッテリ電源線１２（入力線に相当）とＩＣ２１の端子７との間には、抵抗Ｒ２１とＰＮＰ形トランジスタＱ２１とが直列に接続されており、端子７とグランド線１３との間、端子７と端子２３との間には、それぞれ平滑用のコンデンサＣ２１、位相補償用のコンデンサＣ２２が接続されている。

ＩＣ２１の端子２４と２５は、ＩＣ内部において接続されている。このうち端子２４とバッテリ電源線１２との間、端子２４とグランド線１３との間には、それぞれ抵抗Ｒ２２、コンデンサＣ２３が接続されている。また、バッテリ電源線１２とグランド線１３との間には抵抗Ｒ２３、Ｒ２４およびＮＰＮ形トランジスタＱ２２が直列に接続されており、そのトランジスタＱ２２のベースは端子２５に接続されている。

一方、電源回路２２の回路構成のうちＩＣ２１の内部に設けられた構成部分は以下のようになっている。すなわち、端子７に接続された電源線２６（出力線に相当）と端子１１に接続されたグランド線２７との間には、抵抗Ｒ２５、Ｒ２６、Ｒ２７の直列回路からなる分圧回路２８（電圧検出回路に相当）が接続されており、その抵抗Ｒ２６とＲ２７との共通接続点はオペアンプ６（第１の誤差増幅器に相当）の非反転入力端子に接続されている。オペアンプ６の反転入力端子には、バンドギャップ基準電圧回路などの基準電圧発生回路２９から基準電圧Ｖｒが与えられるようになっている。

オペアンプ６の出力端子は、Ｎチャネル型ＭＯＳトランジスタＱ２３のゲートに接続されており、そのトランジスタＱ２３のドレインとソースは、それぞれ端子２４、２５とグランド線２７に接続されている。また、オペアンプ６の出力端子は、Ｎチャネル型ＭＯＳトランジスタＱ２４のソース・ドレイン間を介して端子２３に接続されており、そのトランジスタＱ２４のゲートは電源線２６に接続されている。トランジスタＱ２４は抵抗として機能し、上記コンデンサＣ２２とともに位相補償回路を構成している。以上が、電源回路２２の中の電圧生成回路の構成である。

さらに、電源線２６とグランド線２７との間には、電流シンク回路３０が接続されている。この電流シンク回路３０は、外部から端子７（電源線２６）に流れ込む電流のうち過剰な電流を流し込んでグランド線２７に逃し、電源電圧Ｖccの上昇を抑制する回路である。上述の分圧回路２８も、電流シンク回路３０の一部として機能する。電源線２６とグランド線２７との間には、電流の流し込み経路を形成するように抵抗Ｒ２８とＮチャネル型ＭＯＳトランジスタＱ２５（第１のトランジスタに相当）とが直列に接続されている。このトランジスタＱ２５のゲート・ソース間には抵抗Ｒ２９が接続されている。

オペアンプ３１は第２の誤差増幅器に相当し、その非反転入力端子はオペアンプ６の出力端子に接続され、その反転入力端子は抵抗Ｒ２５とＲ２６との共通接続点に接続されている。オペアンプ３１の出力端子は、抵抗Ｒ３０を介してトランジスタＱ２５のゲートに接続されており、さらにＮチャネル型ＭＯＳトランジスタＱ２６を介してグランド線２７に接続されている。トランジスタＱ２６のゲートには、スタートアップ回路３２から遮断制御信号が与えられるようになっている。なお、本発明でいうスタートアップ回路は、上記スタートアップ回路３２とトランジスタＱ２６とから構成されている。

図２は、スタートアップ回路３２の構成を示している。電源線２６とグランド線２７との間には、Ｐチャネル型ＭＯＳトランジスタＱ２７と抵抗Ｒ３１、Ｒ３２との直列回路および抵抗Ｒ３３とＮチャネル型ＭＯＳトランジスタＱ２８との直列回路が接続されている。トランジスタＱ２７のゲートとドレインは接続されており、トランジスタＱ２８のゲートは抵抗Ｒ３１とＲ３２との共通接続点に接続されている。上述した遮断制御信号は、トランジスタＱ２８のドレインから出力されるようになっている。

なお、以上の構成において、オペアンプ６、３１および基準電圧発生回路２９は電源電圧Ｖccの供給を受けて動作するようになっている。また、本実施形態では、電源電圧Ｖccが目標電圧である５Ｖに等しい時にオペアンプ６に与えられる検出電圧Ｖａは１．４Ｖであり、後述するシンク動作中にオペアンプ３１に与えられる検出電圧Ｖｂは１．７５Ｖとなるように抵抗Ｒ２５、Ｒ２６、Ｒ２７の値および基準電圧Ｖｒが設定されている。

次に、本実施形態の動作について説明する。
入力端子８、９は、それぞれ電源電圧Ｖcc（５Ｖ）と０Ｖに対してダイオードＤ１とＤ２、Ｄ３とＤ４を用いてクランプする入力保護回路２、３を備えている。このため、０Ｖから５Ｖの電圧範囲を持つ信号のみならず、５Ｖを超える電圧または０Ｖ未満の電圧を持つ信号も入力することができる。本実施形態では、スイッチＳ１、Ｓ２の一端を抵抗Ｒ１、Ｒ２によりバッテリ電源線１２にプルアップし、レベルシフト回路などを別途付加することなくスイッチＳ１、Ｓ２のオンオフ状態を直接的に検出できる構成となっている。

入力端子８を例に説明すれば、スイッチＳ１がオンしている時には、入力端子８の電圧は０Ｖとなり、マイコン５はＬレベルの信号としてポート入力する。一方、スイッチＳ１がオフしている時には、入力端子８が抵抗Ｒ１によってバッテリ電源線１２にプルアップされた状態となり、バッテリ電源線１２から抵抗Ｒ１、入力端子８、ダイオードＤ１、端子１０を介して端子７からＩＣ２１に電流Ｉinp1（例えば１００μＡ程度）が流れ込む。この時、入力端子８の電圧はＶcc＋ＶＦ（≒５．６Ｖ、ＶＦは順方向電圧）に制限され、マイコン５はＨレベルの信号としてポート入力する。入力端子９についても同様となり、さらにスイッチＳ１とＳ２がともにオフ状態の時には、端子７からＩＣ２１にＩinp （＝Ｉinp1＋Ｉinp2）なる電流が流れ込む。

電源回路２２のオペアンプ６は、目標電圧（５Ｖ）に対応する基準電圧Ｖｒと、分圧回路２８により検出された検出電圧Ｖａとの差電圧を増幅した制御電圧を出力し、トランジスタＱ２３、Ｑ２２を介して主トランジスタＱ２１のベース電位を制御する。例えば、電源電圧Ｖccが目標電圧である５Ｖよりも高くなると、上記制御電圧が上昇してトランジスタＱ２２のベース電位が下がり、トランジスタＱ２１のベース電位が上昇して電源電圧Ｖccを低下させる。このようにオペアンプ６は、電圧偏差に基づいてトランジスタＱ２１のオン状態（エミッタ・コレクタ間電圧）を変えることにより電源電圧Ｖccを５Ｖに制御する。

さて、マイコン５、オペアンプ６、３１、基準電圧発生回路２９、スタートアップ回路３２などのＩＣ２１に内蔵された回路の全消費電流Ｉcc（負荷電流）は、マイコン５が通常動作モードにある場合にあっては例えば数十ｍＡ程度となり、マイコン５が低消費電力モードにある場合にあっては例えば１００μＡ程度にまで減少する。従って、マイコン５が通常動作モードにある場合には、上記流れ込み電流Ｉinp は全て消費電流Ｉccの一部としてマイコン５などのＩＣ内部回路に流れ、オペアンプ６は電源電圧Ｖccを５Ｖに制御することができる。

これに対し、マイコン５が低消費電力モードにある場合には、電流Ｉinp のうち消費電流Ｉccを超える過剰電流Ｉov（＝Ｉinp −Ｉcc）は、マイコン５などのＩＣ内部回路に流すことができず、代わって電流シンク回路３０に流し込むことになる。この場合、端子７の電源電圧Ｖccは５Ｖを超えて上昇する。オペアンプ６は、制御電圧を高めてトランジスタＱ２１のエミッタ・コレクタ間電圧を増大させ、最終的にはトランジスタＱ２１を完全にオフ状態に制御するが、電圧上昇の原因が流れ込み電流Ｉinp にある以上、オペアンプ６のみの制御では電源電圧Ｖccを５Ｖに引き戻すことはできない。

この場合、制御不能な状態に陥ったオペアンプ６に係るフィードバック制御に代わり、電流シンク回路３０のオペアンプ３１に係るフィードバック制御が主体的に作用するようになる。すなわち、オペアンプ３１は、オペアンプ６の制御電圧が検出電圧Ｖｂに等しくなるようにトランジスタＱ２５のオン状態を制御するようになる。

この検出電圧Ｖｂは、オペアンプ６が電源電圧Ｖccを５Ｖに制御可能な状態においてオペアンプ６が出力する制御電圧よりも高い電圧に設定されている。具体的には、温度変動やバッテリ電圧変動などによるばらつきを考慮して最も高く見積もったトランジスタＱ２３のしきい値電圧Ｖｔと、オペアンプ６の最大オフセット電圧と、動作余裕電圧とを加算した値以上であって、制御の結果電源電圧ＶccがＩＣ２１の最大定格電圧以下に制限されるような電圧値である。

これにより、オペアンプ６と３１に係るフィードバック制御が競合し、トランジスタＱ２１とＱ２５がともにオンすることを防止することができる。そして、オペアンプ３１が上記フィードバック制御を行うと、その結果としてトランジスタＱ２５に過剰電流Ｉovが流れ込み、端子７の電源電圧Ｖccの上昇を確実に制限することができる。

ところで、バッテリ電圧ＶＢが印加されて電源電圧Ｖccがある程度立ち上がるまでの間は、電源回路２２の動作が不確定となり、トランジスタＱ２５がオン状態になる虞がある。このような状態で、オペアンプ６がトランジスタＱ２１を制御すると、トランジスタＱ２１とＱ２５がともにオンとなって電源電圧Ｖccが立ち上がらない場合が生じる。

そこで、スタートアップ回路３２は、電源電圧ＶccがトランジスタＱ２７、Ｑ２８（図２参照）のしきい値電圧Ｖｔを合わせた２・Ｖｔにまで上昇するまで、電源電圧ＶccをそのままトランジスタＱ２６のゲートに与える。これにより、トランジスタＱ２６がオンとなり、トランジスタＱ２５をオフ状態に保持することができる。ここで、２・Ｖｔに上昇するまでの期間に限定したのは、電源電圧Ｖccが２・Ｖｔ以上になるとオペアンプ３１がほぼ正常に動作することができるようになるからである。

以上説明したように、本実施形態のＩＣ２１は、低消費電力モードで動作可能なマイコン５と電源回路２２の制御回路とを内蔵しており、いくつかの素子を外付けするだけでマイコン５に対する電源回路２２を構成することができる。また、マイコン５の入力ポートに繋がる入力端子８、９には、入力電圧を電源電圧Ｖcc（５Ｖ）または０Ｖにクランプする入力保護回路２、３が設けられており、５Ｖを超える電圧または０Ｖ未満の電圧を持つ信号を直接的に入力することができる。

マイコン５が低消費電力モードで動作することにより、端子７に流れ込む電流Ｉinp がＩＣ２１の消費電流Ｉccを超える場合であっても、電源回路２２の電流シンク回路３０が過剰電流Ｉovを流し込むので、電源電圧Ｖccの上昇を制限して、ＩＣ２１の内部回路に５Ｖに近い電源電圧Ｖccを安定して供給し続けることができる。そして、この電流シンク回路３０は、従来用いられていた擬似負荷抵抗（図１３のＲ３）とは異なり、過剰電流Ｉovだけを流し込むため、無駄な電力消費が生じないという優れた特徴を持っている。

電流シンク回路３０のオペアンプ３１は、オペアンプ６の制御電圧がその通常制御時の値を超えて増加したことにより電流シンク動作を開始する。従って、トランジスタＱ２１とＱ２５とがともにオンすることを確実に防止することができる。また、スタートアップ回路３２を設けたので、電源電圧Ｖccを確実に立ち上げることができる。

（第２の実施形態）
次に、本発明の第２の実施形態について図３を参照しながら説明する。
図３は、電源回路および入力ポートの入力保護回路の構成を示しており、図１と同一構成部分には同一符号を付している。本実施形態は、第１の実施形態に対し、ＩＣ３３に内蔵された電源回路３４の電流シンク回路３５の構成が一部異なっている。すなわち、電流シンク回路３５は、分圧回路２８に替えて基準電圧発生回路２９と増幅回路３６とを備えている。増幅回路３６は、基準電圧発生回路２９から入力した基準電圧Ｖｒを増幅して一定の基準電圧Ｖｋ（例えば１．７５Ｖ）を生成するもので、オペアンプ３１の反転入力端子にはその基準電圧Ｖｋが入力されるようになっている。

この電源回路３４の動作は、第１の実施形態に示した電源回路２２の動作とほぼ同様であって、第１の実施形態と同様の効果を得ることができる。さらに、オペアンプ３１の反転入力端子には変動のない基準電圧Ｖｋが与えられているので、端子７に流れ込む電流Ｉinp がＩＣ２１の消費電流Ｉccを超えている場合において、電流シンク回路３５はより高精度に過剰電流のシンク動作を行うことができる。

（第３の実施形態）
次に、本発明の第３の実施形態について図４を参照しながら説明する。
図４は、電源回路および入力ポートの入力保護回路の構成を示しており、図１と同一構成部分には同一符号を付している。本実施形態は、第１の実施形態に対し、ＩＣ３７に内蔵された電源回路３８の電流シンク回路３９の構成が一部異なっている。

すなわち、基準電圧発生回路２９の出力端子とグランド線２７との間には、抵抗Ｒ３４とＮチャネル型ＭＯＳトランジスタＱ２９（第３のトランジスタに相当）と抵抗Ｒ３５との直列回路ならびに抵抗Ｒ３６とＲ３７との直列回路が接続されている。抵抗Ｒ３４とトランジスタＱ２９のドレインとの共通接続点、抵抗Ｒ３６とＲ３７との共通接続点は、それぞれオペアンプ３１の反転入力端子、非反転入力端子に接続されている。トランジスタＱ２９のゲートは、トランジスタＱ２３（第２のトランジスタに相当）のゲートとともにオペアンプ６の出力端子に接続されている。

ここで、トランジスタＱ２３とＱ２９は同一特性となるように設計されている。トランジスタＱ２３とＱ２９のしきい値電圧Ｖｔは、ＩＣ３７の製造上ばらつきが生じる場合があるが、その場合であっても両者の相対的なずれは極めて小さくなる。トランジスタＱ２９のソースとグランド線２７との間の抵抗Ｒ３５は、グランド電位を基準としたトランジスタＱ２９のしきい値電圧がトランジスタＱ２３のしきい値電圧よりも所定のオフセット電圧だけ高くなるように付加したものである。

さて、マイコン５が通常動作モードにあって端子７への流れ込み電流Ｉinp が全て消費電流Ｉccの一部としてマイコン５などのＩＣ内部回路に流れている場合には、オペアンプ６は、基準電圧Ｖｒと検出電圧Ｖａとの差電圧を増幅した制御電圧を出力し、トランジスタＱ２３がオン状態となっている。この場合、トランジスタＱ２３と比較してしきい値電圧（グランド電位を基準）がオフセット電圧だけ高いトランジスタＱ２９はオフしており、電流シンク回路３９による電流シンク動作は行われない。

これに対し、マイコン５が低消費電力モードになって端子７への流れ込み電流Ｉinp が消費電流Ｉccを超えると、端子７の電源電圧Ｖccは５Ｖを超えて上昇する。これによりオペアンプ６は制御電圧を高め、その制御電圧がオフセット電圧だけ上昇した時点でトランジスタＱ２９がオンに転じる。オペアンプ３１は、オペアンプ６の制御電圧が基準電圧Ｖｋに等しくなるようにトランジスタＱ２５のオン状態を制御し、その結果としてトランジスタＱ２５に過剰電流Ｉovが流れ込み、端子７の電源電圧Ｖccの上昇を制限することができる。

本実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、トランジスタＱ２３に対するトランジスタＱ２９のオフセット電圧を精度よく設定することができるとともに、電流シンク回路３９が非動作状態から動作状態に移行する際にオペアンプ６の出力電圧（制御電圧）の振れ幅を小さく設定することができる。

その結果、端子７への流れ込み電流Ｉinp が消費電流Ｉccよりも小さい場合には、トランジスタＱ２９を確実にオフ状態にすることができ、トランジスタＱ２１とＱ２５とがともにオン状態となることを確実に防止することができる。一方、端子７への流れ込み電流Ｉinp が消費電流Ｉccを超えた場合には、オペアンプ６の出力電圧が僅かにオフセット電圧だけ上昇すれば直ちにトランジスタＱ２９がオン状態となって電流シンク動作が開始される。従って、電流シンク回路３９が非動作状態から動作状態に移行する間の不感帯が狭まり、この不感帯に起因する電源電圧Ｖccの過渡的な変動をより確実に抑えることができる。

（第４の実施形態）
次に、本発明の第４の実施形態について図５および図６を参照しながら説明する。
図５は、ＩＣに適用される電源回路およびＩＣの入力保護回路の構成を示しており、図１と同一構成部分には同一符号を付している。このＩＣ４０において、電源線２６とグランド線２７との間には、抵抗Ｒ３８とＮチャネル型ＭＯＳトランジスタＱ３０との直列回路からなる擬似負荷回路４１が設けられている。この擬似負荷回路４１は、電流シンク回路３０内の抵抗Ｒ２８とトランジスタＱ２５との直列回路と同一特性となるように、つまり抵抗Ｒ３８とＲ２８が同じ抵抗値を有し、トランジスタＱ３０とＱ２５が同じ特性を有するように形成されている。

また、ＩＣ４０は、トランジスタＱ２５のゲート・ソース間電圧をＡ／Ｄ変換してそのディジタルデータをマイコン５に出力するＡ／Ｄコンバータ４２と、マイコン５が出力するディジタルデータをＤ／Ａ変換してトランジスタＱ３０のゲートに与えるＤ／Ａコンバータ４３とを備えている。これらＡ／Ｄコンバータ４２とＤ／Ａコンバータ４３は、マイコン５（擬似負荷制御回路に相当）から制御されるようになっており、それぞれ個別的に電源を遮断して動作を停止させることができるようになっている。また、Ａ／Ｄコンバータ４２とＤ／Ａコンバータ４３におけるアナログ電圧値とディジタル値との対応関係は等しく設定されている。

次に、本実施形態の動作について図６も参照しながら説明する。
図６は、各部の信号波形および電圧波形を示すもので、（ａ）はマイコン５の動作モード、（ｂ）はマイコン５内部の復帰制御信号、（ｃ）はオペアンプ６が出力する制御電圧、（ｄ）は電源電圧Ｖccを示している。また、（ｅ）、（ｆ）は、それぞれ第１の実施形態における（ｃ）、（ｄ）相当波形を示している。ただし、図６（ｃ）、（ｄ）、（ｅ）、（ｆ）の電圧スケールは、図面作成の制約上同一スケールとはなっていないため、図面中に一例としての電圧値を記載している。

まず、擬似負荷回路４１を備えていない場合（第１の実施形態の場合）の動作について説明する。マイコン５が低消費電力モードから通常動作モードに移行すると、ＩＣ４０の全消費電流Ｉccがステップ的に増加し、コンデンサＣ２１の容量が小さい場合には電源電圧Ｖccが急激に低下する。この時、オペアンプ６は、出力する制御電圧を下げようとするが、オペアンプ６の出力端子にはトランジスタＱ２４を介して位相補償用のコンデンサＣ２２が接続されているため、オペアンプ６の出力段を構成するＮチャネル型トランジスタ（図示せず）の電流シンク能力、コンデンサＣ２２の容量等に依存して、上記制御電圧の立ち下がりに遅れが生じる（図６（ｅ）参照）。

その結果、オペアンプ６に係るフィードバック制御とオペアンプ３１に係るフィードバック制御が共に作用しない不感帯を通過する時間が長くなり、図６（ｆ）に示すように、電源電圧Ｖccが一時的に５Ｖを超えて低下する現象が生じる。この現象は、コンデンサＣ２１の容量を増やせば解決できるが、その分だけコンデンサＣ２１が大型化してしまう。

そこで、本実施形態では以下のように制御する。すなわち、マイコン５は、低消費電力モードから通常動作モードに移行するよりも所定時間Ｔβだけ前（この期間が復帰制御期間に相当）に、それまでオフ状態に保持されていたＡ／Ｄコンバータ４２とＤ／Ａコンバータ４３の電源をオン状態とし、Ａ／Ｄコンバータ４２からトランジスタＱ２５のゲート・ソース間電圧のＡ／Ｄ変換値（ディジタル値Ｎ）を入力する。続いて、このディジタル値Ｎにαを加算した値（Ｎ＋α）をＤ／Ａコンバータ４３によりＤ／Ａ変換し、そのＤ／Ａ出力電圧をトランジスタＱ３０のゲートに与える。

その結果、トランジスタＱ３０がオンとなり、擬似負荷回路４１には、それまで電流シンク回路３０内の抵抗Ｒ２８とトランジスタＱ２５との直列回路に流れていた電流よりも大きい電流が流れる。これにより、端子７からの流れ込み電流Ｉinp のうち消費電流Ｉccを超える過剰電流Ｉovは、全て擬似負荷回路４１に流すことができるようになり、電源電圧Ｖccが低下して、オペアンプ６は制御電圧を下げる。そうすると、オペアンプ３１に係るフィードバック制御が停止し、再びオペアンプ６に係るフィードバック制御により定電圧作用が行われるようになる。

上記加算値αは、製造上の素子ばらつきが存在しても、擬似負荷回路４１に流れる電流が電流シンク回路３０に流れていた電流よりも確実に大きくなるようにする目的で用いられるものであり、当該電流の大小関係が満たされる限りにおいてなるべく小さい値を用いることが好ましい。加算値αをあまり大きく設定すると、擬似負荷回路４１に流れる電流が過大となり、復帰制御期間Ｔβの開始時にも上述したような電源電圧Ｖccの一時的な低下現象が生じてしまうからである。

このようにして、マイコン５が低消費電力モードから通常動作モードに移行するのに先立って、オペアンプ６に係るフィードバック制御を通常通り作用させておくと、通常動作モードに移行して消費電流Ｉccが急増した時でも、フィードバック制御の切り替えが生じないために制御の不感帯を通過する期間がなくなり、電源電圧Ｖccを５Ｖ一定に保持することができる（図６（ｄ）参照）。なお、低消費電力モードから通常動作モードに移行すると、マイコン５はＡ／Ｄコンバータ４２とＤ／Ａコンバータ４３の電源をオフ状態とし、これに伴ってトランジスタＱ３０はオフとなる。

本実施形態によれば、第１の実施形態よりもさらにコンデンサＣ２１の容量を低減することができ、ＩＣ４０を搭載する基板のサイズ、コストなどの面において有利となる。また、電源回路２２を使用するシステム構成によらず、コンデンサＣ２１に必要な容量をほぼ一定とできるので、電源回路２２のシステム適用上の自由度が高まる。

Ａ／Ｄコンバータ４２とＤ／Ａコンバータ４３には復帰制御期間Ｔβにのみ電源供給され、復帰制御期間Ｔβに擬似負荷回路４１に流す電流は、それまで電流シンク回路３０に流れていた電流とほぼ同じまたは若干大きい程度の電流であり、復帰制御期間Ｔβも上記制御の切り替えが完了するのに必要な時間でよいため、第１の実施形態と比較して電力消費の増大はほとんどない。

（第５の実施形態）
次に、本発明の第５の実施形態について図７および図８を参照しながら説明する。
図７は、車両のＥＣＵに用いられる制御用ＩＣの電気的構成を示している。ＩＣ５１（半導体集積回路装置）の電源端子５２、５３には、ＩＣ外部の電源回路５４（外部電源回路に相当）から電源電圧Ｖccが供給されるようになっている。この電源回路５４は、シリーズレギュレータ方式の定電圧電源回路であって、定格１２Ｖのバッテリ電圧ＶＢを入力して５Ｖの電源電圧Ｖccを出力するようになっている。

ＩＣ５１は、マイクロコンピュータ（マイコン）５５を備えている。このマイコン５５は、ＣＰＵ、メモリ、入出力ポートなどのディジタル回路および種々のアナログ回路を有している。ＩＣ５１の入力端子５６〜６０（信号入力端子に相当）は、それぞれ入力保護回路６１〜６５を介してマイコン５５の入力ポートに接続されている。入力保護回路６１は、入力端子５６と電源端子５２との間に接続されたダイオードＤ５１と、入力端子５６と電源端子５３との間に接続されたダイオードＤ５２とから構成されている。その他の入力保護回路６２〜６５も同様に構成されている。

これら入力端子５６〜６０は、本来的には０Ｖから５Ｖまでの電圧範囲にある外部信号を入力するものであるが、入力保護回路６１〜６５を積極的に用いることにより、５Ｖを超える電圧を直接印加することも可能である。本実施形態では、それぞれ抵抗Ｒ５１〜Ｒ５５を介してバッテリ電圧ＶＢが印加される場合を想定している。

ＩＣ５１は、判定電圧発生回路６６とコンパレータ６７とからなる電源電圧検出回路６８を備えている。判定電圧発生回路６６（判定基準電圧発生回路に相当）は、電源電圧Ｖccよりも高い一定の判定電圧Ｖｅ（判定基準電圧に相当）を生成する回路である。また、コンパレータ６７は、電源電圧Ｖccと判定電圧Ｖｅとを比較して、電源電圧Ｖccが判定電圧Ｖｅよりも低い場合にＬレベルの判定信号を出力し、電源電圧Ｖccが判定電圧Ｖｅ以上となった場合にＨレベルの判定信号を出力するものである。この判定信号は、マイコン５５の入力ポートに与えられるようになっている。

次に、本実施形態の動作について図８も参照しながら説明する。
既に第１の実施形態で説明したように、入力端子５６〜６０（正確には抵抗Ｒ５１〜Ｒ５５の信号源側端子、以下同様）に５Ｖを超える電圧が印加されるとダイオードＤ５１〜Ｄ５９を介して電流が流れ込み、その流れ込み電流Ｉinp がＩＣ内部回路の消費電流Ｉccを超えると電源電圧Ｖccが５Ｖを超えて上昇する。具体的には、マイコン５５が低消費電力モードにある場合であって、入力端子５６〜６０のいくつかにバッテリ電圧ＶＢが印加された場合に電圧上昇が生じる。

図８は、マイコン５５が主として低消費電力モードで動作している場合の電圧波形および動作モードを示している。ここで、（ａ）〜（ｃ）は以下の通りである。
（ａ）…入力端子５６〜６０への印加電圧
（ｂ）…電源電圧Ｖcc
（ｃ）…マイコン５５の動作モード
この図８では、上記電源電圧Ｖccの上昇が発生する場合を示すために、入力端子５６〜６０にバッテリ電圧ＶＢが同時に印加される場合を示しているが、電源電圧Ｖccの上昇が発生する限りにおいては、入力端子５６〜６０の何れかにバッテリ電圧ＶＢが印加される場合であってもよい。

マイコン５５は、車両のイグニッションキーがオフにされ低消費電力モードに移行した後も、一定の周期Ｔで通常動作モード（または一部機能のみを通常動作させるモード）に一時的に復帰し、入力信号の監視処理を実行する。そして、マイコン５５は、この復帰時にコンパレータ６７から判定信号を入力し、それがＬレベルである場合には再び低消費電力モードに移行する。周期Ｔは、例えばＣＲタイマにより生成される。

入力端子５６〜６０にバッテリ電圧ＶＢが印加されると（時刻ｔ１）、電源端子５２への流れ込み電流Ｉinp がＩＣ内部回路の消費電流Ｉccを超えるため電源電圧Ｖccが５Ｖを超えて上昇する。このときの上昇率は、過剰電流Ｉov（＝Ｉinp −Ｉcc）、電源回路５４内部の平滑コンデンサの容量値などに基づいて定まる。やがて、時刻ｔ２において電源電圧Ｖccを越えると、コンパレータ６７の判定信号はＬレベルからＨレベルに反転する。

前回の復帰時点から周期Ｔが経過してマイコン５５が再び通常動作モードに復帰すると（時刻ｔ３）、マイコン５５は判定信号がＨレベルであることに応じて低消費電力モードへの移行を禁止し、周期Ｔが経過するまでの間通常動作モードのまま動作し続ける。通常動作モードでは、ＩＣ内部回路の消費電流Ｉccは流れ込み電流Ｉinp よりも大きくなるため、電源回路５４は電源電圧Ｖccを５Ｖに制御可能となる。その結果、電源電圧Ｖccは５Ｖに向かって低下し、判定信号が再びＬレベルに反転する。マイコン５５は、周期Ｔが経過した時刻ｔ４において判定信号がＬレベルであるため、所定の監視処理が終了した後低消費電力モードに移行する。

その後も、マイコン５５は、周期Ｔが経過する時刻ｔ５、ｔ６、ｔ７において判定信号のレベルに従って同様に動作する。そして、入力端子５６〜６０へのバッテリ電圧ＶＢの印加が停止すると（時刻ｔ８）、電流Ｉinp が０となり、やがて電源電圧Ｖccは５Ｖに整定される。マイコン５５は、時刻ｔ９以降、原則通りに周期Ｔの間欠動作を行う。

この場合、マイコン５５は、周期Ｔの経過により低消費電力モードから通常動作モードに復帰した時に判定信号のレベルを判断するため、この周期Ｔが長いと、次に通常動作モードに復帰するまでの間に電源電圧ＶccがＩＣ５１の最大定格電圧（最大許容電圧に相当）を超えてしまう虞がある。そこで、全ての入力端子５６〜６０に同時にバッテリ電圧ＶＢの最大値が印加された場合に予測される最大の電圧上昇率をＲｍ［Ｖ／ｓ］、判定電圧Ｖｅと最大定格電圧との電圧差をΔＶｍ［Ｖ］とすれば、周期ＴをΔＶｍ／Ｒｍ［ｓ］以下に設定することが必要となる。これにより、低消費電力モードでの動作中に判定信号がＨレベルになった場合、次に通常動作モードに復帰するまでの期間、電源電圧Ｖccが最大定格電圧を超えることがなくなる。

以上説明したように、本実施形態のＩＣ５１は、電源電圧Ｖccが判定電圧Ｖｅを超えると、一旦通常動作モードになった後に通常動作モードから低消費電力モードへの移行を禁止する。これにより、ＩＣ内部回路の消費電流Ｉccが流れ込み電流Ｉinp よりも大きくなって電源電圧Ｖccの上昇が抑制され、ＩＣ５１に５Ｖの電源電圧Ｖccが安定して供給される。この場合、低消費電力モードよりも処理能力の大きい通常動作モードのままで動作し続けても、マイコン５５の処理上の問題は生じない。また、擬似負荷抵抗を付加する従来構成に比べて、過剰電流Ｉovが生じていない場合の無駄な電力消費がなく、消費電流を低減しつつ目標電圧に等しい電源電圧Ｖccを安定して得られる。

（第６の実施形態）
次に、本発明の第６の実施形態について図９および図１０を参照しながら説明する。
図９は、電源回路および入力ポートの入力保護回路の構成を示しており、図１と同一構成部分には同一符号を付している。本実施形態は、第５の実施形態に対し、低消費電力モードにおいて電源電圧Ｖccが上昇したときの処理内容が異なっている。

ＩＣ７１には、電源回路７２により生成される電源電圧Ｖccが与えられるようになっている。電源回路７２において、コンパレータ７３（電源電圧検出回路に相当）はヒステリシス特性を有しており、その非反転入力端子はオペアンプ６の出力端子に接続され、その反転入力端子は抵抗Ｒ２５とＲ２６との共通接続点に接続されている。コンパレータ７３の出力端子は、マイコン７４の外部割り込み端子に接続されている。

図１０は、（ａ）電源電圧Ｖcc、（ｂ）コンパレータ７３の出力信号、（ｃ）マイコン７４の動作モードを示している。マイコン７４は、車両のイグニッションキーがオフにされ低消費電力モード（スリープモード）に移行した後も、一定の周期Ｔで通常動作モードに一時的に復帰し、入力信号の監視処理を実行している。低消費電力モードにある時刻ｔ１１において、スイッチＳ１、Ｓ２がオフ状態にされると、端子７への流れ込み電流Ｉinp がＩＣ内部回路の消費電流Ｉccを超えるため電源電圧Ｖccが５Ｖを超えて上昇し、オペアンプ６が出力する制御電圧も上昇する。

やがて、電源電圧Ｖccが判定値Ｖ２に達すると（時刻ｔ１２）、オペアンプ６の制御電圧が分圧回路２８の検出電圧Ｖｂを超え、コンパレータ７３の出力信号はＬレベルからＨレベルに変化して、マイコン７４は外部割り込み処理を開始する。すなわち、マイコン７４は、低消費電力モードからウェイクアップし、割り込みベクタに従って分岐して、電源電圧Ｖccの上昇を抑えるのに必要な電流を消費する処理を実行する電圧抑制動作モードに移行する。この電圧抑制動作モードは、通常動作モードであってもよいが、本実施形態では電力消費を必要最小限に抑えるため、通常動作モードと比較して消費電流が小さい特別のモードとしている。

電圧抑制動作モードでは、ＩＣ内部回路の消費電流Ｉccが端子７への流れ込み電流Ｉinp よりも大きくなるため、電源電圧Ｖccは５Ｖに向かって減少する。そして、電源電圧Ｖccが判定値Ｖ１（５Ｖ＜Ｖ１＜Ｖ２＜ＩＣ７１の絶対最大定格）よりも低下すると（時刻ｔ１３）、コンパレータ７３の出力信号はＨレベルからＬレベルに変化して、マイコン７４は再び低消費電力モードに移行する。その結果、電源電圧Ｖccは再び増加に転じる。このように、マイコン７４は、次に通常動作モードに移行する時刻ｔ１６までの期間、低消費電力モードと電圧抑制動作モードとを繰り返す。なお、図１０において、電源電圧Ｖccの上昇の傾きが異なっているのは、スイッチＳ１、Ｓ２のオンオフ状態の変化やバッテリ電圧ＶＢの変化などにより、流れ込み電流Ｉinp が変化するからである。

本実施形態によれば、マイコン７４が低消費電力モードにある期間、電源電圧Ｖccが判定値Ｖ２を超えると、次の通常動作モードまで待つことなく、低消費電力モードよりも消費電流の大きい電圧抑制動作モードに直ちに移行するので、電源電圧Ｖccをほぼ判定値Ｖ２までに抑えることができる。そして、電圧抑制動作モードにおけるＩＣ７１の消費電流Ｉccは、通常動作モードにおける消費電流Ｉccよりも小さく、端子７への流れ込み電流Ｉinp よりも大きく設定されるため、ＩＣ７１の消費電流Ｉccの増加を極力小さく抑えることができる。

（第７の実施形態）
次に、第６の実施形態に対し変形を加えた第７の実施形態について図１１および図１２を参照しながら説明する。
図１１は、電源回路および入力ポートの入力保護回路の構成を示しており、図９と同一構成部分には同一符号を付している。ＩＣ７５内には、マイコン７４からの擬似負荷設定信号に応じて抵抗値が変化する擬似負荷回路７６が設けられている。この擬似負荷回路７６は、電源線２６とグランド線２７との間に直列接続された抵抗Ｒ７１ないしＲ７５と、これら抵抗同士の共通接続点とグランド線２７との間にそれぞれ接続されたスイッチ回路７７ないし８０とから構成されている。スイッチ回路７７ないし８０は、擬似負荷設定信号に応じて何れか１つのみがオンするようになっている。

図１２は、端子７への流れ込み電流Ｉinp が一定の場合における（ａ）電源電圧Ｖcc、（ｂ）コンパレータ７３の出力信号、（ｃ）マイコン７４の動作モードを示している。本実施形態の基本動作は、第６の実施形態と同様である。すなわち、低消費電力モードにある時刻ｔ２１においてスイッチＳ１、Ｓ２がオフ状態にされると、電源電圧Ｖccが５Ｖを超えて上昇し、判定値Ｖ２に達した時点（時刻ｔ２２）で、マイコン７４は外部割り込み処理を開始する。ただし、スイッチＳ１、Ｓ２がオフ状態にされた時点において、マイコン７４は、スイッチ回路７７ないし８０を全てオフ状態に制御しているものとする。

マイコン７４は、外部割り込み処理においてスイッチ回路８０のみをオン状態に切り替えることにより、擬似負荷回路７６の抵抗値を現在の抵抗値よりも１段階だけ低く設定して、擬似負荷回路７６に流れる電流を増加させる。実際に設定の切り替えを行うのは、電圧抑制動作モードが終了して低消費電力モードに戻る時点（時刻ｔ２３）である。この擬似負荷回路７６の設定状態により、低消費電力モードにおけるＩＣ７５の消費電流Ｉccが増えて流れ込み電流Ｉinp 以上になると、電源電圧Ｖccの上昇が停止し、次に通常動作モードに移行する時刻ｔ２８までの間、マイコン７４は低消費電力モードを維持する。

これに対し、低消費電力モードにおけるＩＣ７５の消費電流Ｉccが流れ込み電流Ｉinp よりも小さいと、図１２に示すように時刻ｔ２３から電源電圧Ｖccが再び上昇に転じ、やがてマイコン７４は再び外部割り込み処理を開始する（時刻ｔ２４）。そこで、マイコン７４は、外部割り込み処理においてスイッチ回路７９のみをオン状態に切り替えることにより、擬似負荷回路７６の抵抗値をさらに１段階だけ低く設定して、擬似負荷回路７６に流れる電流を増加させる（時刻ｔ２５）。図１２に示すケースでは、マイコン７４は、時刻ｔ２６においてさらにもう一度外部割り込み処理を開始し、スイッチ回路７８のみをオン状態に切り替える（時刻ｔ２７）。

時刻ｔ２８においてマイコン７４が低消費電力モードから通常動作モードに移行すると、マイコン７４はスイッチ回路７７ないし８０を全てオフ状態とする。そして、時刻ｔ２９においてマイコン７４が通常動作モードを終了して低消費電力モードに移行すると、擬似負荷回路７６を時刻ｔ２８直前の状態に設定して上記制御を継続する。なお、これだけの制御では、擬似負荷回路７６の抵抗値を徐々に低く設定することしかできないため、電圧抑制動作モードへの移行が所定期間生じなかったときには、一旦低下させた擬似負荷回路７６の抵抗値を現在の抵抗値よりも１段階だけ高く設定して、擬似負荷回路７６に流れる電流を低減させている。

このようなスイッチ回路７７ないし８０の切り替え制御は、低消費電力モードにおけるＩＣ７５の消費電流Ｉcc（擬似負荷回路７６に流れる電流を含む）が流れ込み電流Ｉinp よりも大きく且つ近似するように、擬似負荷回路７６の抵抗値を制御していることに等しい。すなわち、本制御を行うと、最終的に低消費電力モードにおけるＩＣ７５の消費電流Ｉccと流れ込み電流Ｉinp とがほぼ等しくなり、マイコン７４は、電圧抑制動作モードに移行することがなくなる。

たとえ電圧抑制動作モードであっても、マイコン７４が一旦ウェイクアップすると上記流れ込み電流Ｉinp よりもかなり大きい電流が流れるため、マイコン７４が頻繁に電圧抑制動作モードに移行する場合よりも、流れ込み電流Ｉinp にほぼ等しい電流を擬似負荷回路７６に流した方が、ＩＣ７５の平均的な消費電流が小さくなる場合が多い。従って、本実施形態によれば、端子７への流れ込み電流Ｉinp がある場合に、消費電流をより一層低減しつつ電源電圧Ｖccの上昇を抑えることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１ないし第３の実施形態において、トランジスタＱ２６とスタートアップ回路３２は必要に応じて設ければよい。また、入力保護回路２、３はＩＣの外部に設けてもよい。

第２の実施形態において、オペアンプ３１の反転入力端子に基準電圧Ｖｒをそのまま印加してもオペアンプ６と３１の動作が成立する場合には、増幅回路３６を省略することができる。
第３の実施形態において、トランジスタＱ２９のしきい値電圧Ｖｔ(Q29) がトランジスタＱ２３のしきい値電圧Ｖｔ(Q23) よりも所定のオフセット電圧だけ高くなるように製造することが可能な場合には抵抗Ｒ３５を省略してもよい。また、他の手段によって当該オフセット電圧を確保してもよい。

第４の実施形態において、Ａ／Ｄコンバータ４２とＤ／Ａコンバータ４３に替えて、ボルテージフォロアの接続形態を持つオペアンプと電圧加算回路とを用いてもよい。また、復帰制御期間Ｔβの開始時にトランジスタＱ２５のゲート・ソース間電圧を検出（Ａ／Ｄ変換）するように構成したが、流れ込み電流Ｉinp が一定またはその変化が小さい場合には、低消費電力モードであって復帰制御期間Ｔβの開始前に検出（Ａ／Ｄ変換）するように構成してもよい。

第５の実施形態において、低消費電力モードでの動作中に判定信号がＨレベルになると、次の通常動作モードへの移行を待つことなく直ちに通常動作モードに移行するように構成してもよい。
各実施形態において、電源回路２２、３４、３８、５４、７２は、シリーズレギュレータ方式に限られず、一般にリニアレギュレータ、スイッチングレギュレータなど種々の方式であってもよい。

本発明の第１の実施形態を示すＩＣおよびその周辺回路の電気的構成図 スタートアップ回路の電気的構成図 本発明の第２の実施形態を示す図１相当図 本発明の第３の実施形態を示す図１相当図 本発明の第４の実施形態を示す図１相当図 各部の信号波形および電圧波形を示す図 本発明の第５の実施形態を示す図１相当図 マイコンが主として低消費電力モードで動作している場合の電圧波形および動作モードを示す図 本発明の第６の実施形態を示す図１相当図 図８相当図 本発明の第７の実施形態を示す図１相当図 図８相当図 従来技術を示す図１相当図

符号の説明

２、３、６１〜６５は入力保護回路、５、５５、７４はマイクロコンピュータ（負荷）、６はオペアンプ（第１の誤差増幅器）、１２はバッテリ電源線（入力線）、２１、３３、３７、４０、５１、７１、７５はＩＣ（半導体集積回路装置）、２２、３４、３８は電源回路、２６は電源線（出力線）、２８は分圧回路（電圧検出回路）、３０、３５、３９は電流シンク回路、３１はオペアンプ（第２の誤差増幅器）、３２はスタートアップ回路、４１、７６は擬似負荷回路、５６〜６０は入力端子（信号入力端子）、６６は判定電圧発生回路（判定基準電圧発生回路）、６７、７３はコンパレータ、６８は電源電圧検出回路、Ｑ２３はトランジスタ（第２のトランジスタ）、Ｑ２５はトランジスタ（第１のトランジスタ）、Ｑ２９はトランジスタ（第３のトランジスタ）である。

Claims (17)

1. 入力線に印加された入力電圧から目標電圧に等しい出力電圧を生成するように制御し、その生成した出力電圧を出力線を通して負荷に供給する電圧生成回路と、
   外部から前記出力線に流れ込む電流のうち前記負荷への供給電流、前記電圧生成回路の動作電流および自らの動作電流を合わせた電流を超える過剰電流分を流し込む電流シンク回路とを備えて構成されていることを特徴とする電源回路。
2. 前記電流シンク回路は、前記出力電圧が前記目標電圧を超えたことに応じて前記過剰電流分の流し込み動作を行うことを特徴とする請求項１記載の電源回路。
3. 前記電圧生成回路は、前記目標電圧と前記出力電圧との差電圧を増幅する第１の誤差増幅器を備え、
   前記電流シンク回路は、
   前記出力線に接続され電流の流し込み経路を形成する第１のトランジスタと、
   前記電圧生成回路が前記目標電圧に等しい電圧を出力している時に前記第１の誤差増幅器から出力される制御電圧よりも高い電圧が検出されるように前記出力電圧を分圧する電圧検出回路と、
   前記第１の誤差増幅器から出力される制御電圧と前記検出電圧との差電圧に応じて前記第１のトランジスタを制御する第２の誤差増幅器とから構成されていることを特徴とする請求項１または２記載の電源回路。
4. 前記電圧生成回路は、前記目標電圧と前記出力電圧との差電圧を増幅する第１の誤差増幅器を備え、
   前記電流シンク回路は、
   前記出力線に接続され電流の流し込み経路を形成する第１のトランジスタと、
   前記電圧生成回路が前記目標電圧に等しい電圧を出力している時に前記第１の誤差増幅器から出力される制御電圧よりも高い一定の基準電圧を出力する基準電圧出力回路と、
   前記第１の誤差増幅器から出力される制御電圧と前記基準電圧との差電圧に応じて前記第１のトランジスタを制御する第２の誤差増幅器とから構成されていることを特徴とする請求項１または２記載の電源回路。
5. 前記電圧生成回路は、
   前記目標電圧と前記出力電圧との差電圧を増幅する第１の誤差増幅器と、
   この第１の誤差増幅器から出力される制御電圧をゲート電圧として動作する第２のトランジスタとを備え、
   前記電流シンク回路は、
   前記出力線に接続され電流の流し込み経路を形成する第１のトランジスタと、
   前記第２のトランジスタよりも所定のオフセット電圧だけ高いしきい値電圧を有し、前記第１の誤差増幅器から出力される制御電圧をゲート電圧として動作する第３のトランジスタと、
   この第３のトランジスタのドレイン電圧と所定の基準電圧との差電圧に応じて前記第１のトランジスタを制御する第２の誤差増幅器とから構成されていることを特徴とする請求項１または２記載の電源回路。
6. 前記入力線に電圧が印加された時に、前記出力電圧が所定電圧に達するまでの期間、前記第１のトランジスタをオフ状態に保持するスタートアップ回路を設けたことを特徴とする請求項１ないし５の何れかに記載の電源回路。
7. 目標電圧に等しい出力電圧を生成するように制御し、その生成した電圧を出力線を通して負荷に供給する電圧生成回路と、
   前記出力電圧が前記目標電圧よりも高い状態のまま前記電圧生成回路による前記目標電圧への追従制御が不能となった場合に、前記出力電圧が前記目標電圧よりも高く設定された所定の電圧を超えないように、外部から前記出力線に流れ込む電流を流し込む電流シンク回路とを備えて構成されていることを特徴とする電源回路。
8. 請求項１ないし７の何れかに記載の電源回路と、
   この電源回路から電圧の供給を受けて動作し、通常動作モードおよび通常動作モードに比べて消費電力が小さい低消費電力動作モードの何れかの動作モードで動作が可能なマイクロコンピュータと、
   信号電圧が入力される信号入力端子と、
   この信号入力端子と前記電源回路の出力線との間に接続された入力保護回路とを備えて構成されていることを特徴とする半導体集積回路装置。
9. 前記電源回路の出力線に接続され、擬似負荷設定信号に応じて自身に流れる電流の大きさを変化させる擬似負荷回路と、
   前記マイクロコンピュータが低消費電力動作モードから通常動作モードに移行する直前の所定幅の復帰制御期間において、前記擬似負荷回路に、前記復帰制御期間前に前記電流シンク回路に流れていた電流以上の電流であって且つ通常動作モードにおける前記マイクロコンピュータの消費電流よりも小さい電流が流れるように、前記擬似負荷回路に対し前記擬似負荷設定信号を与える擬似負荷制御回路とを備えていることを特徴とする請求項８記載の半導体集積回路装置。
10. 前記電流シンク回路と前記擬似負荷回路は、それぞれ電流の流し込み経路を形成し互いに同特性を有する抵抗とトランジスタとの直列回路を備え、
    前記擬似負荷制御回路は、前記復帰制御期間前において、前記電流シンク回路の直列回路を構成するトランジスタのゲート電圧を検出し、前記復帰制御期間において、前記擬似負荷回路の直列回路を構成するトランジスタに対し、前記検出したゲート電圧以上のゲート電圧を与えることを特徴とする請求項９記載の半導体集積回路装置。
11. 内部電源回路または外部電源回路から所定の電源電圧の供給を受け、通常動作モードおよび低消費電力動作モードの何れかの動作モードを選択して動作するマイクロコンピュータを備えた半導体集積回路装置において、
    前記電源電圧が所定の判定基準電圧よりも上昇したことを検出する電源電圧検出回路を備え、
    前記マイクロコンピュータは、前記低消費電力動作モードを選択している場合、間欠的に前記通常動作モードに移行して動作するとともに、前記電源電圧検出回路が前記電源電圧の上昇を検出している期間は、前記通常動作モードに移行した後当該通常動作モードで動作し続けることを特徴とする半導体集積回路装置。
12. 前記電源電圧検出回路は、前記判定基準電圧を生成する判定基準電圧発生回路と、前記電源電圧と前記判定基準電圧とを比較するコンパレータから構成されていることを特徴とする請求項１１記載の半導体集積回路装置。
13. 前記マイクロコンピュータは、前記電源電圧について想定される最大の電圧上昇率をＲｍ［Ｖ／ｓ］、前記電源電圧についての最大許容電圧と前記判定基準電圧との電圧差をΔＶｍとすれば、ΔＶｍ／Ｒｍ以下の周期で前記間欠動作を行うことを特徴とする請求項１１または１２記載の半導体集積回路装置。
14. 前記マイクロコンピュータは、前記低消費電力動作モードを選択している期間中に前記電源電圧検出回路が前記電源電圧の上昇を検出した時、当該低消費電力動作モードよりも消費電流の大きい電圧抑制動作モードに移行することを特徴とする請求項１２記載の半導体集積回路装置。
15. 前記コンパレータはヒステリシス特性を有しており、
    前記マイクロコンピュータは、前記間欠動作において低消費電力動作モードを選択するように予定している期間中、前記コンパレータから出力される信号に従って前記低消費電力動作モードまたは前記電圧抑制動作モードを選択することを特徴とする請求項１４記載の半導体集積回路装置。
16. 擬似負荷設定信号に応じて自身に流れる電流の大きさを変化させる擬似負荷回路を備え、
    前記マイクロコンピュータは、前記電圧抑制動作モードを選択するごとに、前記擬似負荷回路に流れる電流を増加させるように前記擬似負荷設定信号を制御することを特徴とする請求項１５記載の半導体集積回路装置。
17. 前記電源電圧に対して入力信号電圧をクランプする入力保護回路が接続された信号入力端子を備えていることを特徴とする請求項１１ないし１６の何れかに記載の半導体集積回路装置。
    
    

Images