KR20080084640A

KR20080084640A - 전압 레귤레이터

Info

Publication number: KR20080084640A
Application number: KR1020080022518A
Authority: KR
Inventors: 요시키 타카기
Original assignee: 가부시키가이샤 리코
Priority date: 2007-03-14
Filing date: 2008-03-11
Publication date: 2008-09-19
Also published as: CN101266505B; US20080224675A1; CN101266505A; KR100995515B1; JP2008225952A

Abstract

본 발명은 대기 상태는 물론 경부하 시에도 효율이 높고, 전원 회로 전환 시에도 출력 변동이 적은 전압 레귤레이터를 제공한다.

전환 신호(Sc)에 따라 부하 전류(Io)가 많은 경우에 부하(30)에 전력을 공급하는 제1 전원 회로(10)와, 부하 전류(Io)가 적은 경우에 부하(30)에 전력을 공급하는 제2 전원 회로(20)를 구비하고, 제2 전원 회로(20)가 부하(30)에 전력을 공급하고 있는 기간은 제2 전원 회로(20)를 동작시키는 바이어스 전류를 부하 전류(Io)에 비례하도록 하였다. 이에 따라, 제2 전원 회로(20)가 분담 가능한 부하 전류 범위가 넓어지고, 제1 전원 회로(10)는 효율이 저하하는 경부하 동작 모드에 제2 전원 회로(20)를 이용함으로써 효율 향상을 달성할 수 있다. 제2 전원 회로(20)는 제1 전원 회로(10)가 부하에 전력을 공급하고 있는 기간에도 바이어스 전류를 공급하도록 하였으므로, 제2 전원 회로로 동작이 복귀될 때의 출력 전압의 변동이 작아졌다.

전압 레귤레이터, 전원 회로, 오차 증폭 회로, 바이어스 전류 제어 회로, 정전류원

Description

전압 레귤레이터{VOLTAGE REGULATOR}

본 발명은 중부하용 전원 회로와 경부하용 전원 회로를 전환하여 이용하는 전압 레귤레이터에 관한 것이고, 특히 중부하용 전원 회로에서 경부하용 전원 회로로 전환할 때의 출력 전압의 변동을 적게 할 수 있는 전압 레귤레이터에 관한 것이다.

전압 레귤레이터의 리플 제거율(PSRR)이나 부하 과도(過渡) 응답성을 향상시키기 위해서는 전압 레귤레이터 자체의 소비 전류를 크게 할 필요가 있다.

휴대전화 등과 같이 통상의 소비 전류로 동작하여 리플 제거율(PSRR)이나 부하 과도 응답성이 필요한 동작 상태와, 대기 모드 등과 같이 고속 응답성을 필요로 하지 않는 저소비 전류의 대기 상태를 갖는 기기에서는 소비 전류가 크고 또한 고속 응답성을 갖는 전압 레귤레이터를 사용하면, 대기 상태에서 전압 레귤레이터로 인한 소비 전류의 낭비가 컸다.

이에, 일본 특허 공개 공보 평 3－158912호에 기재된 발명에서는 부하 전류에 따라 전압 레귤레이터의 오차 증폭 회로에 공급하는 전류를 변화시킴으로써, 부하 전류가 많은 경우에는 고속 응답성을 확보하고, 부하 전류가 적은 경우에는 전 압 레귤레이터의 소비 전류의 절감을 실현하고 있다.

또, 일본 특허 공개 공보 2002－287833호에 기재된 발명에서는 소비 전류는 크지만 리플 제거율(PSRR) 및 부하 과도 응답성이 우수한 제1 정전압 회로와, 리플 제거율(PSRR) 및 부하 과도 응답성은 뒤떨어지지만 소비 전류가 적은 제2 정전압 회로를 구비한다. 이 2개의 정전압 회로는 부하 회로로부터 출력되는 전환 신호에 따라 중부하 시에는 제1 정전압 회로를 동작시키고, 대기 모드와 같은 경부하 시에는 제2 정전압 회로를 동작시키도록 한다.

제1 정전압 회로의 동작 중에는 제2 정전압 회로를 대기 상태로 하고, 제2 정전압 회로의 동작 중에는 제1 정전압 회로를 대기 상태로 하여 사용하고 있지 않는 쪽의 정전압 회로의 소비 전류를 차단하도록 함으로써 정전압 회로 자체의 소비 전류가 증가하는 것을 억제하고 있다.

또한, 일본 특허 제 3710468호에 기재된 발명은 지연 회로를 구비하고, 제1 정전압 회로와 제2 정전압 회로의 전환 시에 양쪽의 정전압 회로가 동시에 동작하는 기간을 마련하여 전환 시의 출력 전압의 저하를 방지하도록 하고 있지만, 지연 회로를 마련하기 때문에 회로 규모가 증가하여 복잡하게 된다.

그러나, 상기 일본 특허 공개 공보 평 3－158912호에 기재된 발명은 전압 레귤레이터를 구성하는 트랜지스터는 최대 부하 전류를 상정하여 선택되어 있기 때문에, 소비 전류를 그다지 작게 할 수 없다. 그 때문에 휴대전화의 대기 모드와 같이 극도로 소비 전류가 적은 경우에는 여전히 소비 전류의 낭비가 크다는 문제가 있다.

또, 상기 일본 특허 공개 공보 2002－287833호에 기재된 발명과 같이, 선택되지 않을 경우에 정전압 회로의 소비 전류를 차단하여 버리면, 정전압 회로를 기동할 때에 시간이 걸린다. 그 때문에, 제1 정전압 회로와 제2 정전압 회로의 전환 시에 출력 전압이 크게 저하한다는 문제가 발생한다. 이것은 제1 정전압 회로를 비동작 상태로 하고 제2 정전압 회로를 동작시켰을 때에 특히 문제가 된다.

또한 근래, 기기의 다기능화가 진척되어 통상의 동작 상태에서도 극히 경부하로 동작하는 경우로부터, 여러 기능이 동시에 동작하여 부하 전류가 매우 커지는 경우까지 동작 전류의 다이나믹 레인지가 넓어지고 있다. 그 때문에, 대기 상태 이외는 소비 전류가 큰 제2 정전압 회로를 이용하도록 하고 있으면, 통상의 동작 상태에서도 경부하 시의 효율이 저하하게 된다는 문제가 발생한다.

또, 상기 일본 특허 제 3710468호에 기재된 발명에서는 일부러 동시에 동작하는 기간을 마련하여도 양쪽 정전압 회로의 출력 전압에 약간이라도 차이가 있으면, 출력 전압이 높은 쪽의 정전압 회로에서 출력 전압이 낮은 쪽의 정전압 회로로 전환되는 경우에는, 낮은 쪽의 정전압 회로는 높은 쪽의 정전압 회로의 출력 전압이 저하할 때까지 동작을 개시하지 않기 때문에, 결국, 높은 쪽의 정전압 회로의 동작이 종료할 때까지 동작을 개시하지 않는다. 그 때문에, 양쪽의 정전압 회로의 출력 전압을 극도로 고정밀도로 일치시킬 필요가 있어 부품 정밀도나 비용에 문제가 있었다. 또한, 상술한 통상의 동작 상태에서의 경부하 시의 효율 저하에 대해서는 개선되지 않았다는 문제가 있다.

본 발명은 상술한 문제를 해결하기 위하여 안출된 것으로서, 대기 상태는 물론, 경부하 시에도 효율이 높고 또한 전원 회로 전환 시에도 출력 변동이 적은 전압 레귤레이터를 제공하는 것을 목적으로 한다.

본 발명은 상기 과제를 해결하기 위하여, 다음과 같은 구성을 채용하였다. 즉,

a) 직류 전원으로부터의 전압을 미리 정해진 전압으로 변환하여 출력 단자로부터 출력하여 부하에 전력을 공급하는 전압 레귤레이터에 있어서, 전환 신호에 따라 부하 전류가 많은 경우에 상기 부하에 전력을 공급하는 제1 전원 회로와, 부하 전류가 적은 경우에 상기 부하에 전력을 공급하는 제2 전원 회로를 구비하고, 상기 제2 전원 회로가 상기 부하에 전력을 공급하고 있는 기간은, 상기 제2 전원 회로를 동작시키는 바이어스 전류를 상기 부하 전류에 비례하도록 하였으므로, 상기 제2 전원 회로가 분담 가능한 부하 전류 범위가 넓어지고, 상기 제1 전원 회로에서는 효율이 저하하는 경부하 동작 모드에 상기 제2 전원 회로를 이용함으로써 효율 향 상을 달성할 수 있다.

b) 상기 제2 전원 회로는 상기 제1 전원 회로가 상기 부하에 전력을 공급하고 있는 기간에도 상기 바이어스 전류를 공급하도록 하였으므로, 상기 제2 전원 회로로 동작이 복귀될 때의 출력 전압의 변동이 작아졌다.

c) 상기 제1 전원 회로가 상기 부하에 전력을 공급하고 있는 기간의 상기 제2 전원 회로의 바이어스 전류는 상기 부하 전류에 따라 변화시키도록 하였으므로, 중부하에서 순간적으로 상기 제2 전원 회로로 동작이 복귀될 때의 출력 전압의 변동이 작아졌다.

d) 상기 제2 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 이 제2 전원 회로의 바이어스 전류의 증가를 정지하도록 하였으므로, 중부하용의 제1 전원 회로에서 순간적으로 상기 제2 전원 회로로 동작이 복귀될 때의 출력 전압의 변동을 작게 할 수 있고, 또한 바이어스 전류를 과도로 흘림으로 인한 낭비를 억제할 수 있다.

또, 상기 제2 전원 회로로 동작이 복귀되기 직전의 부하 전류가 작은 것이 분명한 경우에는, 바이어스 전류의 낭비를 억제하기 위하여, 상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 적은 정전류로 하고, 상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 적게 하고, 그 후, 상기 제2 전원 회로의 바이 어스 전류를 부하 전류에 따라 변화시키도록 하며, 상기 제2 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제2 전원 회로의 바이어스 전류의 증가를 정지하도록 하였다.

또, 상기 제2 전원 회로로 동작이 복귀되기 직전의 부하 전류가 항상 크다는 것이 분명한 경우에는, 출력 전압의 변동을 가능한 한 작게 하도록, 상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 큰 정전류로 하고, 상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 크게 하고, 그 후, 상기 바이어스 전류를 부하 전류에 따라 변화시키도록 하며, 상기 제2 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제2 전원 회로의 바이어스 전류의 증가를 정지하도록 하였다.

또한, 상기 제1 전원 회로의 바이어스 전류는 상기 부하 전류에 따라 증가시키도록 하였다.

또한, 상기 제1 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제1 전원 회로의 바이어스 전류의 증가를 정지하도록 하였다.

또한, 제1 전원 회로와 제2 전원 회로가 빈번하게 전환되지 않도록, 상기 부하에 전력을 공급하는 전원 회로가 상기 전환 신호에 따라 상기 제2 전원 회로에서 상기 제1 전원 회로로 전환될 때의 부하 전류를 상기 제1 전원 회로에서 상기 제2 전원 회로로 전환될 때의 부하 전류보다 크게 하였다.

본 발명의 전압 레귤레이터에 의하면, 제2 전원 회로를 동작시키는 바이어스 전류를 부하 전류에 비례하도록 하였으므로, 제2 전원 회로가 분담 가능한 부하 전류 범위가 넓어지고, 제1 전원 회로에서는 효율이 저하하는 경부하 동작 모드에 제2 전원 회로를 이용함으로써 효율 향상을 달성할 수 있다.

또, 제1 전원 회로의 동작 중에도 제2 전원 회로에 바이어스 전류를 공급하도록 하였으므로, 제2 전원 회로로 동작을 복귀시킬 때의 출력 전압의 변동이 작아졌다.

또한, 제1 전원 회로가 동작 중의 제2 전원 회로의 바이어스 전류도 부하 전류에 비례하여 증가하도록 하였으므로, 제2 전원 회로로 동작이 복귀되기 직전의 부하 전류에 관계없이 전환 시의 출력 전압의 변동이 작아졌다.

또한, 제2 전원 회로로 동작이 복귀되기 직전의 부하 전류를 미리 예상할 수 있는 경우에는, 제1 전원 회로가 동작 중의 제2 전원 회로의 바이어스 전류도 이에 따라 설정하도록 하였으므로, 바이어스 전류의 낭비를 억제할 수 있게 되었다.

또한, 제1 전원 회로가 동작 중의 제2 전원 회로의 바이어스 전류가 너무 커지지 않도록 제한 수단을 마련하였으므로 바이어스 전류의 낭비를 억제할 수 있게 되었다.

이하, 도면을 참조하여 본 발명에 따른 전압 레귤레이터의 실시예를 상세하게 설명한다.

도 1은 본 발명에 따른 전압 레귤레이터의 개요를 설명하기 위한 블록도이다.

도 1에 있어서, 100은 전압 레귤레이터이며, 단자(IN)에 직류 전원인 입력 전압(Vin)이 인가된다. 또, 출력 단자(OUT)와 단자(GND) 사이에는 부하(30)가 접속된다. 또한, 단자(SC)에는 전환 신호(Sc)가 입력된다.

또, 전환 신호(Sc)는 후술하는 출력 트랜지스터(M1)에 흐르는 부하 전류(Io)에 따라 레벨이 변화하는 신호로, 예를 들면, 부하 전류(Io)가 전류값(Io1) 이상이 되면 고레벨로 변화하고, 부하 전류(Io)가 Io1보다 작은 전류값(Io2) 이하가 되면 저레벨로 변화한다. 또한, 전환 신호(Sc)는 부하(30)에 포함되는 도시하지 않는 제어 회로로부터 출력하여도 좋고, 부하 전류(Io)를 검출하여 생성하여도 좋다.

전압 레귤레이터(100)는 제1 전원 회로(10), 제2 전원 회로(20), PMOS 트랜지스터를 이용한 출력 트랜지스터(M1), 출력 전압(Vo)을 검출하기 위한 저항(R1) 및 저항(R2)으로 구성된다.

출력 트랜지스터(M1)의 소스는 단자(IN)를 통하여 입력 전압(Vin)에 접속된다. 또 드레인은 출력 단자(OUT)에 접속되고 또한 직렬 접속되어 있는 저항(R1과 R2)을 통하여 GND에 접속된다. 또한, 게이트는 후술하는 제1 전원 회로(10)와 제2 전원 회로(20)의 각 출력 단자(OUT1 및 OUT2)에 접속된다.

제1 전원 회로(10)와 제2 전원 회로(20)에는 입력 전압(Vin), 전환 신 호(Sc), 출력 전압(Vo)을 저항(R1과 R2)으로 분압한 전압(Vfb)이 입력된다. 또 제1 전원 회로(10)의 출력은 단자(OUT1)로부터 출력되고, 제2 전원 회로(20)의 출력은 단자(OUT2)로부터 출력되며, 상술한 바와 같이 출력 트랜지스터(M1)의 게이트에 접속된다.

또한, 제1 전원 회로(10)는 부하 전류(Io)에 따라 자신의 바이어스 전류를 제어하는 제1 바이어스 전류 제어 회로(12)를 구비하고, 제2 전원 회로(20)는 부하 전류(Io)에 따라 자신의 바이어스 전류를 제어하는 제2 바이어스 전류 제어 회로(22)를 구비한다.

(제1 실시예)

도 2는 도 1의 전압 레귤레이터(100)의 제1 실시예를 나타내는 회로도이다. 도 1과 동일한 회로 및 요소에는 동일한 부호를 기록한다.

도 2에 있어서, 제1 전원 회로(10)는 제1 오차 증폭 회로(11), 전환 신호(Sc)로 제어되는 스위치 수단(SW1), 제1 바이어스 전류 제어 회로(12)로 구성된다.

제1 바이어스 전류 제어 회로(12)는 PMOS 트랜지스터(M12), NMOS 트랜지스터(M11, M13, M14) 및 바이어스용 전원(Vb1)으로 구성된다.

NMOS 트랜지스터(M11)의 소스는 GND에 접속되고, 드레인은 제1 오차 증폭 회로(11)의 제1 바이어스 단자에 접속된다. NMOS 트랜지스터(M11)의 게이트-소스 간에는 바이어스용 전원(Vb1)이 인가되어 있으므로, NMOS 트랜지스터(M11)의 드레인은 정전류를 출력하고, 제1 오차 증폭 회로(11)에 제1 바이어스 전류(Ib11)를 공급 한다.

PMOS 트랜지스터(M12)의 소스는 출력 트랜지스터(M1)의 소스에 접속되는 동시에, 단자(IN)를 통하여 입력 전원(Vin)에 접속되며, 게이트는 출력 트랜지스터(M1)의 게이트에 접속되어 있으므로, PMOS 트랜지스터(M12)와 출력 트랜지스터(M1)는 전류 미러 회로를 구성한다. 또한, PMOS 트랜지스터(M12)의 게이트는 스위치 수단(SW1)을 통하여 제1 오차 증폭 회로(11)의 출력에 접속된다.

PMOS 트랜지스터(M12)의 드레인은 NMOS 트랜지스터(M13)의 드레인에 접속된다. NMOS 트랜지스터(M13)의 소스는 GND에 접속되고, 게이트는 NMOS 트랜지스터(M14)의 게이트에 접속되는 동시에 자신의 드레인에 접속된다.

NMOS 트랜지스터(M14)의 소스는 GND에 접속되어 있으므로 NMOS 트랜지스터(M13과 M14)는 전류 미러 회로를 구성한다. NMOS 트랜지스터(M14)의 드레인은 제1 오차 증폭 회로(11)의 제2 바이어스 단자에 접속된다.

상기한 바와 같이, 출력 트랜지스터(M1)와 PMOS 트랜지스터(M12)는 전류 미러 회로로 되어 있으므로, 부하 전류(Io)와 PMOS 트랜지스터(M12)의 드레인 전류(Ib13)는 비례한다. 드레인 전류(Ib13)는 NMOS 트랜지스터(M13)의 드레인 전류로 되어 있고, NMOS 트랜지스터(M13과 M14)도 전류 미러 회로로 되어 있으므로, NMOS 트랜지스터(M14)의 드레인 전류(Ib12)도 부하 전류(Io)에 비례한 전류로 된다. 즉, 제1 오차 증폭 회로(11)의 제2 바이어스 단자에 공급되는 바이어스 전류는 부하 전류(Io)에 따라 변화하는 전류로 된다.

제1 오차 증폭 회로(11)의 반전 입력에는 기준 전압(Vref)이 인가되고, 비반 전 입력에는 출력 전압(Vo)을 저항(R1과 R2)으로 분압한 전압(Vfb)이 인가된다.

스위치 수단(SW1)의 제어 단자에는 전환 신호(Sc)가 접속되며, 부하 전류(Io)가 미리 정해진 전류값(Io1) 이상이 되면 스위치 수단(SW1)은 온 되도록 되어 있다.

스위치 수단(SW1)이 온 하면, 제1 오차 증폭 회로(11)의 출력이 출력 트랜지스터(M1)의 게이트에 접속된다. 제1 오차 증폭 회로(11)는 출력 검출 전압(Vfb)이 기준 전압(Vref)과 동일하게 되도록 출력 트랜지스터(M1)의 게이트 전압을 제어하므로, 출력 단자(OUT)로부터는 기준 전압에 비례한 정전압이 출력 전압(Vo)으로서 출력된다.

제1 오차 증폭 회로(11)는 제2 바이어스 전류(Ib12)가 부하 전류(Io)에 비례하기 때문에, 부하 전류(Io)가 상기 미리 정해진 전류값(Io1)으로부터 최대 부하 전류까지의 넓은 전류 범위에 걸쳐 고효율로 동작하고, 또한 필요한 응답 속도를 얻을 수 있게 된다.

또한, 제1 오차 증폭 회로(11)의 제2 바이어스 전류(Ib12)는 어떤 전류값까지 증가하면, 그 이상 증가시켜도 PSRR 및 부하 과도 응답성 향상에 대한 효과가 적어지므로, 도시하지 않지만, PMOS 트랜지스터(M12)의 드레인 전류를 미리 정해진 전류값으로 제한하는 수단을 마련하는 것이 바람직하다. 이것은 후술하는 도 3의 회로와 동일한 양태로 함으로써 간단하게 실현할 수 있다.

제2 전원 회로(20)는 제2 오차 증폭 회로(21), 전환 신호(Sc)로 제어되는 스위치 수단(SW2), 제2 바이어스 전류 제어 회로(22)로 구성된다. 또한 기준 전 압(Vref)은 제1, 제2 전원 회로 양쪽 모두에 기준 전압을 공급한다.

제2 바이어스 전류 제어 회로(22)는 PMOS 트랜지스터(M22), NMOS 트랜지스터(M21, M23, M24) 및 바이어스용 전원(Vb2)으로 구성된다. 제2 바이어스 전류 제어 회로의 회로 구성은 상술한 제1 바이어스 전류 제어 회로(12)와 완전히 동일한 구성으로 되어 있으므로, 상세한 설명은 생략한다.

스위치 수단(SW2)의 제어 단자에는 전환 신호(Sc)가 접속되며, 제1 전원 회로(10)의 스위치 수단(SW1)과 상보적으로 온/오프를 실시하므로, 부하 전류(Io)가 0 A로부터 상기 미리 정해진 전류값(Io1)까지는 온으로 된다.

스위치 수단(SW2)이 온 일 때에는 제2 오차 증폭 회로(21)의 출력이 출력 트랜지스터(M1)의 게이트에 접속되므로, 제2 오차 증폭 회로(21)는 출력 검출 전압(Vfb)이 기준 전압(Vref)과 동일하게 되도록 출력 트랜지스터(M1)의 게이트 전압을 제어한다.

제2 전원 회로(20)의 제2 오차 증폭 회로(21)의 바이어스 전류도 제1 바이어스 단자에 NMOS 트랜지스터(M21)의 드레인 전류로 정전류인 전류(Ib1)와, 제2 바이어스 단자에 부하 전류(Io)에 비례한 NMOS 트랜지스터(M24)의 드레인 전류(Ib2)가 공급된다.

또, 제2 전원 회로(20)로 제어하는 부하 전류(Io)는 제1 전원 회로가 제어하는 부하 전류(Io)의 수십분의 1에서 수백분의 1로 매우 작기 때문에, 제2 전원 회로(20)를 구성하는 MOS 트랜지스터는 제1 전원 회로(10)를 구성하는 MOS 트랜지스터에 비하여 작은 바이어스 전류로 동작하는 소자를 이용하여 적은 바이어스 전류 로 동작시키고 있기 때문에, 대기 시와 같이 부하 전류(Io)가 거의 흐르지 않는 상태로부터 제1 전원 회로(10)에서는 효율이 저하하는 경부하까지 고효율로 동작할 수 있다.

또한, 제2 전원 회로(20)는 부하 전류(Io)가 상기 미리 정해진 전류값(Io1) 이상이 되어도, 제2 오차 증폭 회로(21)의 제2 바이어스 단자의 바이어스 전류(Ib2)는 부하 전류(Io)에 따라 변화하도록 한다. 이 양태를 도 10의 (b)에 나타낸다.

도 10은 본 발명의 각 실시예에 따른 제2 오차 증폭 회로(21)의 바이어스 전류(Ib1와 Ib2의 합)와 부하 전류(Io)의 관계를 나타낸 그래프이다. 종축이 제2 오차 증폭 회로(21)의 바이어스 전류(Ib1+Ib2)이고, 횡축이 부하 전류(Io)이다.

제2 오차 증폭 회로(21)의 바이어스 전류는 도 10의 (b)에 나타낸 바와 같이, 부하 전류(Io)가 0 A인 경우에는 NMOS 트랜지스터(M24)의 드레인 전류(Ib2)도 0 A로 되므로, NMOS 트랜지스터(M21)의 드레인 전류(Ib1) 뿐이다. 부하 전류(Io)가 증가함에 따라 직선적으로 증가하고, A점에서 스위치 수단(SW2)이 오프하여 전압 레귤레이터(100)의 동작이 제1 전원 회로(10)로 전환된 후에도 동일한 경사로 증가한다.

이와 같이, 제2 오차 증폭 회로(21)의 바이어스 전류(Ib1+Ib2)를 부하 전류(Io)와 동시에 증가시키고 있으므로, 큰 부하 전류(Io)로부터 급격히 대기 또는 제2 전원 회로(20)로 동작이 복귀되는 부하 전류(Io2) (도 10의 중부하→경부하 전환 전류(Io2)) 이하까지 저하한 경우에도 전환되기 직전의 제2 오차 증폭 회로(21) 의 바이어스 전류는 비교적 크기 때문에, 출력 전압(Vo)이 크게 저하하지 않고 제1 전원 회로(10)로부터 제2 전원 회로(20)로 전원 회로가 전환될 수 있게 되었다.

(제2 실시예)

도 3은 본 발명의 제2 실시예에 따른 전압 레귤레이터의 제2 전원 회로(201)를 나타낸 회로도이다. 본 제2 실시예의 제2 전원 회로(202)가 도 2의 제1 실시예의 제2 전원 회로(20)와 다른 점은 PMOS 트랜지스터(M22)의 드레인과 단자(IN)간에 정전류원(23)을 개재한 점이다.

정전류원(23)의 전류값(I2)은 전원 회로가 제2 전원 회로(20)로부터 제1 전원 회로(10)로 전환될 때의 제2 바이어스 전류(Ib2)와 동일하거나 보다 큰 전류값으로 설정되어 있다.

이 때문에, 부하 전류(Io)가 아무리 증가하여도, 제2 오차 증폭 회로(21)의 제2 바이어스 전류(Ib2)는 정전류원(23)의 전류값(I2)까지 밖에 증가하지 않기 때문에, 제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 적은 기간은 도 10 (b)와 같은 바이어스 전류이지만, 바이어스 전류가 I2＋Ib1에 이르면, (f) 점선으로 나타낸 바와 같이 바이어스 전류는 일정한 전류로 된다.

이 때문에, 상술한 바와 같이, 바이어스 전류는 어떤 전류값까지 증가하면, 그 이상 증가시켜도 PSRR 및 부하 과도 응답성 향상에 대한 효과는 적어지므로, 제2 오차 증폭 회로(21)의 불필요한 바이어스 전류의 증가를 방지할 수 있다.

(제3 실시예)

도 4는 본 발명의 제3 실시예에 따른 전압 레귤레이터의 제2 전원 회로(202) 를 나타낸 회로도이다. 본 제3 실시예의 제2 전원 회로(202)가 도 2의 제1 실시예의 제2 전원 회로(20)와 다른 점은 NMOS 트랜지스터(M24)의 드레인과 제2 오차 증폭 회로(21)의 제2 바이어스 단자 간에 스위치 수단(SW3)을 개재한 점이다.

스위치 수단(SW3)의 제어 단자에는 전환 신호(Sc)가 접속된다. 스위치 수단(SW3)은 스위치 수단(SW2)과 동기하여 온/오프 된다.

이 때문에, 부하 전류(Io)가 증가하여 경부하→중부하 전환 전류(Io1)에 이르면 스위치 수단(SW3)은 오프 하므로, 제2 오차 증폭 회로(21)의 바이어스 전류는 NMOS 트랜지스터(M21)의 드레인 전류(Ib1)만으로 된다. 즉, 제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 0 A로부터 경부하→중부하 전환 전류(Io1)까지는 도 10의 (b)를 따라 증가하지만, A점에 이르면 스위치 수단(SW3)이 오프 하므로 Ib1까지 저하하고, 그 후, (h)에 나타낸 바와 같이 부하 전류(Io)가 증가하여도 바이어스 전류는 변화하지 않는다.

이 실시예는 제1 전원 회로(10)에서 제2 전원 회로(20)로 동작이 전환되기 직전의 부하 전류(Io)가 항상 비교적 저전류인 것이 분명한 경우에 유효하다. 이와 같은 경우에는, 제2 오차 증폭 회로(21)의 바이어스 전류가 적어도 전환 시에 출력 전압(Vo)의 큰 변동이 발생하지 않기 때문이다.

(제4 실시예)

도 5는 본 발명의 제4 실시예에 따른 전압 레귤레이터의 제2 전원 회로(203)를 나타낸 회로도이다. 본 제3 실시예의 제2 전원 회로(203)가 도 2의 제1 실시예의 제2 전원 회로(20)와 다른 점은 PMOS 트랜지스터(M25)와 스위치 수단(SW4)이 추 가된 점이다.

PMOS 트랜지스터(M25)의 소스와 게이트는 출력 트랜지스터(M1)의 소스와 게이트에 각각 공통 접속되어 있으므로, PMOS 트랜지스터(M25)와 출력 트랜지스터(M1)도 전류 미러 회로를 구성한다. PMOS 트랜지스터(M25)의 드레인은 스위치 수단(SW4)의 일단에 접속되고, 스위치 수단(SW4)의 타단은 NMOS 트랜지스터(M23)의 드레인에 접속된다.

스위치 수단(SW4)의 제어 단자에는 전환 신호(Sc)가 접속된다. 스위치 수단(SW4)은 스위치 수단(SW2)과 동기하여 온/오프 된다.

예를 들면, 도 2의 PMOS 트랜지스터(M22)의 소자 사이즈와, 도 5의 PMOS 트랜지스터(M22)의 소자 사이즈 및 PMOS 트랜지스터(M25)의 소자 사이즈의 합계가 동일하다고 할 때, 제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 0 A로부터 Io1까지는 도 10의 (b)에 따라 증가하지만, A점에 이르면 스위치 수단(SW4)이 오프 하므로 PMOS 트랜지스터(M25)의 드레인 전류(Id4)로 공급되던 전류만큼 공급되지 않게 된다. 그 때문에 바이어스 전류는 도 10의 B점까지 감소한다. 그러나, PMOS 트랜지스터(M22)는 접속된 그대로이므로, 그 후는 (d)로 나타낸 바와 같이 부하 전류(Io)의 증가에 따라 바이어스 전류도 증가하지만, 증가 정도는 적게 된다.

예를 들면, 도 5의 PMOS 트랜지스터(M22)의 소자 사이즈와 PMOS 트랜지스터(M25)의 소자 사이즈가 동일하다고 할 때, 도 10에 나타낸 바와 같이, B점의 바이어스 전류는 A점의 바이어스 전류(I0)로부터 제1 바이어스 전류(Ib1)를 뺀 전류값의 절반 전류만큼 A점의 바이어스 전류로부터 감소한다. 그 후의 증가율은 (b)의 증가율의 절반으로 된다.

(제5 실시예)

도 6은 본 발명의 제5 실시예에 따른 전압 레귤레이터의 제2 전원 회로(204)를 나타낸 회로도이다. 본 제5 실시예의 제2 전원 회로(204)가 도 5의 제4 실시예의 제2 전원 회로(203)와 다른 점은 PMOS 트랜지스터(M22)의 드레인과 단자(IN)간에 정전류원(23)을 개재한 점이다. 정전류원(23)의 전류값(I1)은 도 10의 B점에서의 제2 바이어스 전류값(Ib2)과 동일하거나 보다 큰 전류값으로 설정되어 있다.

이 때문에, 부하 전류(Io)가 아무리 증가하여도, 제2 오차 증폭 회로(21)의 바이어스 전류는 정전류원(23)의 전류값(I1)과 NMOS 트랜지스터(M21)의 드레인 전류(Ib1)의 합계 전류(I1+Ib1)까지 밖에 증가하지 않는다. 그 때문에, 제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 0 A로부터 Io1까지는 도 10의 (b)에 따라 증가하고, A점에 이르면 스위치 수단(SW4)이 오프 하여 B점까지 감소하지만, PMOS 트랜지스터(M22)는 접속된 그대로이므로, 부하 전류(Io)가 증가함에 따라 (d)를 따라 증가하지만, 정전류원(23)의 전류값(I1)과 NMOS 트랜지스터(21)의 드레인 전류(Ib1)의 합계 전류(I1+Ib1)에 이르면, 그 후는 증가하지 않고 점선 (g)에 나타내는 정전류값이 된다.

(제6 실시예)

도 7은 본 발명의 제6 실시예에 따른 전압 레귤레이터의 제2 전원 회로(205)를 나타낸 회로도이다. 본 제6 실시예의 제2 전원 회로(205)가 도 2의 제1 실시예의 제2 전원 회로(20)와 다른 점은 정전류원(24)과 스위치 수단(SW5)을 추가한 점 이다.

스위치 수단(SW5)은 전환 스위치로서, 공통 접점은 제2 오차 증폭 회로(21)의 제2 바이어스 단자에 접속된다. 접점 a는 NMOS 트랜지스터(M24)의 드레인에 접속되고, 접점 b는 정전류원(24)의 일단에 접속된다. 정전류원(24)의 타단은 GND에 접속된다.

스위치 수단(SW5)의 제어 단자에는 전환 신호(Sc)가 접속된다. 스위치 수단(SW5)은 스위치 수단(SW2)이 온 인 경우에는 공통 접점이 접점 a측에 접속되고, 오프 인 경우에는 접점 b측에 접속된다.

정전류원(24)의 전류값(I3)은 도 10에 나타내는 A점에서의 제2 바이어스 전류값(Ib2)과 동일하거나 보다 큰 전류값으로 설정되어 있다.

이 때문에, 부하 전류(Io)가 증가하여 경부하→중부하 전환 전류(Io1)에 도달하여 스위치 수단(SW5)이 접점 a에서 접점 b로 전환되면, 제2 오차 증폭 회로(21)의 바이어스 전류는 NMOS 트랜지스터(M21)로부터 공급되는 Ib1과 정전류원(24)의 전류값(I3)의 합계로 된다.

즉, 제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 0 A로부터 Io1까지는 도 10의 (b)에 따라 증가하지만, A점에 이르면 스위치 수단(SW5)이 접점 b측으로 전환되어 전환 전류 (I3＋Ib1)까지 증가하지만, 부하 전류(Io)에 비례한 바이어스 전류는 없어지므로, 도 10의 (e)에 나타낸 바와 같이, 그 후 부하 전류(Io)가 증가하여도 바이어스 전류는 변화하지 않는다.

(제7 실시예)

도 8은 본 발명의 제7 실시예에 따른 전압 레귤레이터의 제2 전원 회로(206)를 나타낸 회로도이다. 본 제7 실시예의 제2 전원 회로(206)가 도 7의 제6 실시예의 제2 전원 회로(205)와 다른 점은 스위치 수단(SW5) 대신에 스위치 수단(6)을 이용한 점과 정전류원(24)의 전류값이 I4로 바뀐 점이다.

스위치 수단(SW6)은 온/오프 스위치로서, 제어 단자에는 전환 신호(Sc)가 접속되고, 스위치 수단(SW2)과 상보적으로 온/오프 동작을 실시한다. 또, 정전류원(24)의 전류값(I4)은 임의의 전류값이다.

부하 전류(Io)가 증가하여 경부하→중부하 전환 전류(Io1)에 도달하여 스위치 수단(SW6)이 온 하면, 제2 오차 증폭 회로(21)의 바이어스 전류는 NMOS 트랜지스터(M21)로부터 공급되는 Ib1과 NMOS 트랜지스터(M24)의 드레인 전류에 정전류원(24)의 전류값(I4)이 더해진다. 또한 부하 전류(Io)가 증가하면 NMOS 트랜지스터(M24)의 드레인 전류가 더욱 증가하기 때문에, 바이어스 전류는 더욱 증가한다.

즉, 제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 0 A로부터 Io1까지는 도 10의 (b)에 따라 증가하지만, A점에 이르면 스위치 수단(SW6)이 온 하므로 정전류원(24)에 의해 전류(I4)가 가산된다. 도 10에서는 가산된 전류값이 전류 (I3＋Ib1)에 일치한 경우를 나타내고 있다. 또한 부하 전류(Io)가 증가하면 (a)에 나타낸 바와 같이 바이어스 전류는 부하 전류(Io)에 비례하여 계속 증가한다.

(제8 실시예)

도 9는 본 발명의 제8 실시예에 따른 전압 레귤레이터의 제2 전원 회로(207) 를 나타낸 회로도이다. 본 제8 실시예의 제2 전원 회로(207)가 도 8의 제7 실시예의 제2 전원 회로(206)와 다른 점은 PMOS 트랜지스터(M22)의 드레인과 단자(IN) 간에 정전류원(23)을 개재한 점이다.

정전류원(23)의 전류값(I5)은 도 10에 나타내는 A점에서의 제2 바이어스 전류값(Ib2)과 동일하거나 보다 큰 전류값으로 설정되어 있다.

본 제8 실시예에 따른 제2 오차 증폭 회로(21)의 바이어스 전류의 변화는 다음과 같이 된다.

제2 오차 증폭 회로(21)의 바이어스 전류는 부하 전류(Io)가 0 A로부터 Io1까지는 도 10의 (b)에 따라 증가하지만, A점에 이르면 스위치 수단(SW6)이 온 하므로 전류 (I0＋I4)까지 증가한다(도 10에서는 이 전류값이 (I3+Ib1)과 일치하게 되어 있다). 또한 부하 전류(Io)가 증가하면, (a)에 따라 증가하지만, 바이어스 전류가 (I5＋I4＋Ib1)에 이르면, (c)의 점선으로 나타낸 바와 같이 전류의 증가는 정지되어 일정한 전류로 된다.

(본 발명과 종래 예의 비교)

도 11에 종래 회로와 본 발명의 부하 과도 응답의 비교 결과를 나타낸다. 본 발명은 대표예로서 제6 실시예의 경우를 나타낸다. 종래 회로의 제2 오차 증폭 회로(21)의 바이어스 전류는 0.2 μA로 고정(출력 전압：1.5V　입력 전압：2.5V　Cout：1 μF　부하 전류：100 mA ⇒ 300 μA　Tr = 50 ns)되어 있는 반면, 본 발명의 제6 실시예에서는 부하 전류가 100 mA 감소되는 기간에도, 제2 오차 증폭 회로(21)의 바이어스 전류는 충분한 전류(대략 5 μA)가 부여되어 있기 때문에, 급격 히 부하가 가벼워진 경우에도 출력 전압의 변동은 종래 파형과 비교하여 매우 작다.

이상 많은 실시예에 대하여 서술하였지만, 모두 전압 레귤레이터(100)의 동작이 제1 전원 회로(10)로 전환된 후에도, 제2 전원 회로(20, 201~207)의 제2 오차 증폭 회로(21)에는 바이어스 전류를 계속 공급함으로써, 제1 전원 회로(10)에서 제2 전원 회로(20)로 전환될 때의 출력 전압(Vo)의 변화를 작게 할 수 있다.

제1 전원 회로(10)가 동작하고 있는 기간의 제2 전원 회로(20)의 바이어스 전류의 크기는 제1 전원 회로(10)로부터 제2 전원 회로(20, 201~207)로 동작이 복귀되기 직전에 예상되는 부하 전류(Io)의 크기로 결정할 필요가 있다.

즉, 제2 전원 회로(20)로 동작이 복귀되기 직전의 부하 전류(Io)가 비교적 작다는 것이 분명한 경우에는, 제3 내지 제5 실시예로 나타낸 바와 같이 제2 오차 증폭 회로(21)의 바이어스 전류가 작아지도록 하여 두는 것이 좋다.

또, 제2 전원 회로(20)로 동작이 복귀되기 직전의 부하 전류(Io)가 항상 큰 경우에는 제6 내지 제8 실시예와 같이 제2 오차 증폭 회로(21)의 바이어스 전류가 커지도록 하여 두는 것이 좋다.

또한, 제2 전원 회로(20)로 동작이 복귀되기 직전의 부하 전류(Io)를 특정할 수 없는 경우에는, 제1, 제2 실시예와 같이 부하 전류(Io)에 비례하도록 하는 것이 좋다.

또, 바이어스 전류는 어느 정도 크기의 전류를 공급하면, 그 이상 공급하여도 그에 알맞는 효과를 얻을 수 없게 되므로, 제2, 제5, 제8의 실시예로 나타낸 바 와 같이 바이어스 전류에 상한을 마련하는 것은 전력 절약의 관점에서 매우 유효하다.

또한, 상기 실시예에서는 출력 트랜지스터로서 제1 및 제2 전원 회로에서 공통의 출력 트랜지스터(M1)를 사용하였지만, 각각 전용의 출력 트랜지스터를 제어하도록 하여도 좋다. 그 경우에는, 부하 전류(Io)의 검출은 출력 경로에 전류 검출용의 저항을 삽입하여 그 전압 강하를 이용하는 등의 방법을 고려할 수 있다.

또한 실시예에서는 오차 증폭 회로에 부여하는 바이어스 전류를 제1 바이어스 전류와 제2 바이어스 전류의 2개 계통으로 나누는 구성으로 하고 있지만, 반드시 이와 같이 할 필요는 없고, 바이어스 전류를 1 계통으로 공급하여도 좋고, 3 이상의 계통으로 분할하여도 좋다.

도 1은 본 발명의 개요를 설명하기 위한 전압 레귤레이터의 블록도.

도 2는 본 발명의 제1 실시예를 나타내는 도 1의 전압 레귤레이터(100)의 실시예를 나타내는 회로도.

도 3은 본 발명의 제2 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(201)를 나타낸 회로도.

도 4는 본 발명의 제3 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(202)를 나타낸 회로도.

도 5는 본 발명의 제4 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(203)를 나타낸 회로도.

도 6은 본 발명의 제5 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(204)를 나타낸 회로도.

도 7은 본 발명의 제6 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(205)를 나타낸 회로도.

도 8은 본 발명의 제7 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(206)를 나타낸 회로도.

도 9는 본 발명의 제8 실시예를 나타내는 전압 레귤레이터의 제2 전원 회로(207)를 나타낸 회로도.

도 10은 본 발명의 각 실시예에 따른 제2 오차 증폭 회로의 바이어스 전류와 부하 전류의 관계를 나타낸 그래프.

도 11은 본 발명의 제6 실시예 및 종래 예의 부하 변동에 따른 출력 전압의 변화를 나타낸 그래프.

<도면의 주요 부분에 대한 부호의 설명>

100： 전압 레귤레이터

10： 제1 전원 회로

11： 제1 오차 증폭 회로

12： 제1 바이어스 전류 제어 회로

20, 201~207： 제2 전원 회로

21： 제2 오차 증폭 회로

22： 제2 바이어스 전류 제어 회로

23, 24： 정전류원

30： 부하

Vin： 입력 전압

Vref： 기준 전압

Vb1, Vb2： 바이어스 전압

Sc： 전환 신호

Io： 부하 전류

SW1~SW6： 스위치 수단

M1： 출력 트랜지스터

Claims

직류 전원으로부터의 전압을 미리 정해진 전압으로 변환하여 출력 단자로부터 출력하여 부하에 전력을 공급하는 전압 레귤레이터에 있어서,

전환 신호에 따라, 부하 전류가 많은 경우에 상기 부하에 전력을 공급하는 제1 전원 회로와, 부하 전류가 적은 경우에 상기 부하에 전력을 공급하는 제2 전원 회로를 구비하고,

상기 제2 전원 회로가 상기 부하에 전력을 공급하고 있는 기간에는, 상기 제2 전원 회로를 동작시키는 바이어스 전류를 상기 부하 전류에 비례하도록 한 것을 특징으로 하는 전압 레귤레이터.
제1항에 있어서,

상기 제2 전원 회로는 상기 제1 전원 회로가 상기 부하에 전력을 공급하고 있는 기간에도 상기 바이어스 전류를 공급하도록 한 것을 특징으로 하는 전압 레귤레이터.
제2항에 있어서,

상기 제1 전원 회로가 상기 부하에 전력을 공급하고 있는 기간의 상기 제2 전원 회로의 바이어스 전류는 상기 부하 전류에 따라 변화시키도록 한 것을 특징으로 하는 전압 레귤레이터.
제3항에 있어서,

상기 제2 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제2 전원 회로의 바이어스 전류의 증가를 정지하도록 한 것을 특징으로 하는 전압 레귤레이터.
제2항에 있어서,

상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 적은 정전류로 한 것을 특징으로 하는 전압 레귤레이터.
제2항에 있어서,

상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 적게 하고, 그 후, 상기 제2 전원 회로의 바이어스 전류를 부하 전류에 따라 변화시키도록 한 것을 특징으로 하는 전압 레귤레이터.
제6항에 있어서,

상기 제2 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제2 전원 회로의 바이어스 전류의 증가를 정지하도록 한 것을 특징으로 하는 전압 레귤레이터.
제2항에 있어서,

상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 큰 정전류로 한 것을 특징으로 하는 전압 레귤레이터.
제2항에 있어서,

상기 전환 신호에 따라 상기 제1 전원 회로가 상기 부하에 대한 전력 공급을 개시하면, 상기 제2 전원 회로의 바이어스 전류를 전환 시점의 상기 제2 전원 회로의 바이어스 전류보다 크게 하고, 그 후, 상기 바이어스 전류를 부하 전류에 따라 변화시키도록 한 것을 특징으로 하는 전압 레귤레이터.
제9항에 있어서,

상기 제2 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제2 전원 회로의 바이어스 전류의 증가를 정지하도록 한 것을 특징으로 하는 전압 레귤레이터.
제1항에 있어서,

상기 제1 전원 회로의 바이어스 전류는 상기 부하 전류에 따라 증가시키도록 한 것을 특징으로 하는 전압 레귤레이터.
제11항에 있어서,

상기 제1 전원 회로의 바이어스 전류가 미리 정해진 전류값에 이르면, 상기 제1 전원 회로의 바이어스 전류의 증가를 정지하도록 한 것을 특징으로 하는 전압 레귤레이터.
제1항 내지 제12항 중 어느 한 항에 있어서,

상기 부하에 전력을 공급하는 전원 회로가 상기 전환 신호에 따라 상기 제2 전원 회로에서 상기 제1 전원 회로로 전환될 때의 부하 전류를 상기 제1 전원 회로에서 상기 제2 전원 회로로 전환될 때의 부하 전류보다 크게 한 것을 특징으로 하는 전압 레귤레이터.