JP5961374B2 - 電源装置、電源装置の制御方法及び電子機器 - Google Patents

電源装置、電源装置の制御方法及び電子機器 Download PDF

Info

Publication number
JP5961374B2
JP5961374B2 JP2011270197A JP2011270197A JP5961374B2 JP 5961374 B2 JP5961374 B2 JP 5961374B2 JP 2011270197 A JP2011270197 A JP 2011270197A JP 2011270197 A JP2011270197 A JP 2011270197A JP 5961374 B2 JP5961374 B2 JP 5961374B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
reference voltage
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011270197A
Other languages
English (en)
Other versions
JP2013122642A (ja
Inventor
哲章 四辻
哲章 四辻
安行 加集
安行 加集
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2011270197A priority Critical patent/JP5961374B2/ja
Priority to US13/691,867 priority patent/US9450418B2/en
Priority to CN201210521286.9A priority patent/CN103163931B/zh
Publication of JP2013122642A publication Critical patent/JP2013122642A/ja
Application granted granted Critical
Publication of JP5961374B2 publication Critical patent/JP5961374B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J4/00—Circuit arrangements for mains or distribution networks not specified as ac or dc
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電源装置、特に、外部供給された電圧に基づき定電圧の電源電圧を生成する電源装置、電源装置の制御方法及びこの電源装置を搭載した電子機器に関する。
携帯電話機、スマートフォン、携帯ゲーム機等の小型バッテリで駆動する電子機器に搭載されている定電圧電源として、通話動作等の通常動作状態（アクティブモードと称する）時に用いる第１の定電圧回路と、待機状態（スリープモードと称する）時に用いる第２の定電圧回路と、を備えたものが提案されている（例えば、特許文献１の図１参照）。これら第１及び第２の定電圧回路の各々には、バッテリから供給された電圧に基づいて電源電圧値のターゲットとなる基準電圧を生成する基準電圧生成部と、この基準電圧に基づいて電源電圧を生成する増幅部とが設けられている。この際、携帯電話機の如き、アクティブモードよりもスリープモードでの実働時間の方が長くなる機器に搭載されている定電圧電源では、スリープモードでの電源供給を担う上記第２の定電圧回路の消費電力を抑えることで、システム全体の電力消費を低下させることが可能となる。
しかしながら、低消費電力化を図るべく、上記した第２の定電圧回路、特に基準電圧生成部の駆動電流を低下させると、この基準電圧生成部を構成している素子能力のバラツキ、及び温度変化に伴う素子特性の変動の影響を大きく受けることになり、基準電圧の精度低下を招く。これにより、スリープモードで生成される電源電圧を所望の基準電圧に維持することが困難になるという問題が生じた。
特開２００２−３７３９４２号公報
本発明は、低消費電力であり且つ高精度な電源電圧を生成することが可能な電源装置、電源装置の制御方法及びこの電源装置を搭載した電子機器を提供することを目的とする。
本発明に係る電源装置は、第１電圧を生成する第１電源部と、第２電圧を生成し且つ前記第１電源部よりも出力電流容量が小さい第２電源部と、を有する電源装置であって、前記第１電圧の電圧値と前記第２電圧の電圧値とを大小比較して比較結果信号を生成するコンパレータと、前記比較結果信号が前記第１電圧よりも前記第２電圧の方が大であることを表す場合には前記第２電圧の電圧値を低下させる一方、前記比較結果信号が前記第２電圧よりも前記第１電圧の方が大であることを表す場合には前記第２電圧の電圧値を増加させることを示す電圧調整信号を生成する電圧調整信号生成手段を更に備え、前記第２電源部は、前記電圧調整信号に応じて前記第２電圧の電圧値を調整する。
また、本発明に係る電源装置の制御方法は、第１電圧を生成する第１電源部と、第２電圧を生成し且つ前記第１電源部よりも出力電流容量が小さい第２電源部と、を備えた電源装置の制御方法であって、電圧調整部が、前記第１電圧の電圧値と前記第２電圧の電圧値とを大小比較し、前記第２電圧が前記第１電圧よりも大である場合には前記第２電圧の電圧値を低下させる一方、前記第２電圧が前記第１電圧よりも小である場合には前記第２電圧の電圧値を増加させる調整を前記第２電源部に施す。
また、本発明に係る電子機器は、第１負荷が動作状態となるアクティブモードと、前記第１負荷が停止状態となるスリープモードと、を備え、前記アクティブモード時に活性状態を維持して第１電圧を生成して前記第１負荷に給電を行い、前記スリープモード時に前記第１電圧の生成を停止状態として前記第１負荷への給電を停止状態とする第１電源部と、第２電圧を生成して第２の負荷に給電を行う前記第１電源部よりも出力電流容量が小さい第２電源部と、を有する電子機器であって、前記第１電圧の電圧値と前記第２電圧の電圧値とを大小比較して比較結果信号を生成するコンパレータと、前記比較結果信号が前記第１電圧よりも前記第２電圧の方が大であることを表す場合には前記第２電圧の電圧値を低下させる一方、前記比較結果信号が前記第２電圧よりも前記第１電圧の方が大であることを表す場合には前記第２電圧の電圧値を増加させることを示す電圧調整信号を生成する電圧調整信号生成手段を備え、前記第２電源部は、前記電圧調整信号に応じて前記第２電圧の電圧値を調整する。
本発明による電源装置は、第１電源部で生成された第１電圧と、この第１電源部よりも駆動電流が小なる第２電源部で生成された第２電圧とを等しくさせるべき電圧調整を、この第２電圧に対して施すようにしている。よって、第２電源部の駆動電流を抑えたが故に、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第２電圧に生じてしまっても、この第２電圧の電圧値を、比較的電圧変動が生じにくい第１電源部で生成された第１電圧に近づけることができる。従って、本発明によれば、低消費電力であり且つ電圧変動が生じにくい高精度なスリープモード用の電源電圧を生成することが可能となる。
本発明に係る電源装置が搭載されている電子機器の内部構成の一例を示すブロック図である。 電子機器の電源モードシーケンスの一例を示すタイムチャートである。 定電圧電源部４の内部構成の一例を示すブロック図である。 基準電圧生成回路１１の内部構成を示す回路図である。 基準電圧生成回路２１の内部構成の一例を示す回路図である。 電圧調整ルーチンの一例を示すフローチャートである。 電圧調整ルーチンの他の一例を示すフローチャートである。 電子機器の内部構成の他の一例を示すブロック図である。 図８に示される定電圧電源部４ａの内部構成の一例を示すブロック図である。 図３に示される定電圧電源部４の変形例を示すブロック図である。 電子機器の電源モードシーケンスの他の一例を示すタイムチャートである。 図３に示される定電圧電源部４の変形例を示すブロック図である。 図３に示される定電圧電源部４の変形例を示すブロック図である。 図３に示される定電圧電源部４の他の一例を示すブロック図である。 図１４に示される定電圧電源部４の変形例を示すブロック図である。 図１４に示される定電圧電源部４の変形例を示すブロック図である。 図１４に示される定電圧電源部４の変形例を示すブロック図である。 図３に示される定電圧電源部４の他の一例を示すブロック図である。 図３に示される定電圧電源部４の他の一例を示すブロック図である。 図１８に示される定電圧電源部４の変形例を示すブロック図である。 図１８に示される定電圧電源部４の変形例を示すブロック図である。 図１８に示される定電圧電源部４の変形例を示すブロック図である。 図１８に示される定電圧電源部４の変形例を示すブロック図である。 アクティブレギュレータ１０の他の一例を示す回路図である。 図２３に示される定電圧電源部４の変形例を示すブロック図である。 基準電圧生成回路２１の内部構成の他の一例を示す回路図である。 電子機器の内部構成の他の一例を示すブロック図である。 電子機器の内部構成の他の一例を示すブロック図である。 本発明に係る電源装置が搭載されている携帯電話機又はスマートフォンの如き電子機器における内部構成を示すブロック図である。
本発明は、第１電源部（１０）と、この第１電源部よりも駆動電流が小さい第２電源部（２０）と、を有する電源装置において、第２電源部で生成された第２電圧（ＶＬＰＲＥ、ＬＰＲＥＧ）を、第１電源部で生成された第１電圧（ＶＲＥＧ、ＲＥＧ）の電圧値に近づけるべき電圧調整信号（ＴＯ、ＴＲ）を生成し、当該電圧調整信号に応じて第２電圧の電圧値を調整する。
図１は、本発明に係る電源装置が搭載されているバッテリ駆動型の電子機器の内部構成の一例を示すブロック図である。
図１において、操作部１は、使用者からの各種操作を受け付けその操作に対応した各種操作信号を電源管理制御部２及び第１負荷３に夫々供給する。尚、第１負荷３とは、この電子機器がアクティブモード時に動作する、本電子機器の主回路である。例えば、電子機器が携帯電話機又はスマートフォンの如き携帯通信機器である場合には、第１負荷３は、無線通信を司る送受信回路である。
電源管理制御部２は、図２に示す如くスリープモード、トリムモード及びアクティブモードが周期的に繰り返される電源モードシーケンスに沿って、アクティブレギュレータ活性信号ＲＥＧＯＮ、電源ライン結合信号ＰＳＷＯＮ、電圧調整実行信号ＴＲＩＭＯＮ、及びスリープレギュレータ活性信号ＬＰＲＥＧＯＮの如き各種電源制御信号を生成する。この際、図２に示す如くＲＥＧＯＮ、ＰＳＷＯＮ及びＴＲＩＭＯＮが論理レベル０、且つＬＰＲＥＧＯＮが論理レベル１である期間に亘り携帯電話機はスリープモードで動作し、ＲＥＧＯＮ及びＰＳＷＯＮが論理レベル１、且つＴＲＩＭＯＮ及びＬＰＲＥＧＯＮが論理レベル０である期間に亘り携帯電話機はアクティブモードで動作する。また、ＲＥＧＯＮ、ＰＳＷＯＮ及びＴＲＩＭＯＮが論理レベル１、且つＬＰＲＥＧＯＮが論理レベル０となる間は、定電圧電源部４の電圧調整を行うトリムモードで動作する。
また、電源管理制御部２は、操作部１から操作信号が供給された場合、又はその操作信号が示す操作内容に基づき、上記した如き電源制御信号を生成する。電源管理制御部２は、生成した各種電源制御信号（ＲＥＧＯＮ、ＰＳＷＯＮ、ＴＲＩＭＯＮ、ＬＰＲＥＧＯＮ）を定電圧電源部４に供給する。
定電圧電源部４は、第１負荷３及び第２負荷５に対して以下の如く給電を行う。すなわち、定電圧電源部４は、上記電源制御信号に応じて、バッテリ（図示せぬ）から供給されたバッテリ電圧ＶＤＤに基づき、バッテリ電圧ＶＤＤよりも低電圧の第１電源電圧ＲＥＧと、この第１電源電圧ＲＥＧと同一又は略一致した電圧値、つまり第１電源電圧ＲＥＧと同一となるような電圧値を有する第２電源電圧ＬＰＲＥＧとを生成する。定電圧電源部４は、かかる第１電源電圧ＲＥＧを第１電源ラインＬ１を介して第１負荷３に供給する。この際、第１負荷３は、第１電源電圧ＲＥＧの供給に応じて、本電子機器の主回路としての動作が可能な状態となり、操作部１から供給された操作信号に応じた各種動作を行う。尚、定電圧電源部４は、スリープモード時には、上記した如き第１負荷３に対する給電を停止する。また、定電圧電源部４は、電源ライン結合信号ＰＳＷＯＮに応じて、上記第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧの内の一方を第２電源ラインＬ２を介して第２負荷５に供給する。第２負荷５は、スリープモード時であっても給電を継続させておくべき回路であり、例えば時刻計時用のタイマ、及びメールの着信処理回路等からなる。第２負荷５は、第１電源電圧ＲＥＧ又は第２電源電圧ＬＰＲＥＧの供給に応じて動作可能な状態となる。かかる構成により、定電圧電源部４は、アクティブモードでは上記した第１電源電圧ＲＥＧを第１負荷３及び第２負荷５の双方に対して給電する一方、スリープモードでは上記した第２電源電圧ＬＰＲＥＧを第２負荷５に供給する。この際、スリープモードでは、定電圧電源部４による第１負荷３に対する給電は一切為されない。
図３は、定電圧電源部４の内部構成の一例を示すブロック図である。
図３に示す定電圧電源部４は、アクティブレギュレータ１０、スリープレギュレータ２０、スイッチ３０、コンパレータ４０、電圧調整信号生成回路５０、及び保持回路６０を含む。
第１電源部としてのアクティブレギュレータ１０は、第１負荷３及び第２負荷５を駆動する為の第１電源電圧ＲＥＧを生成するものであり、比較的大なる出力電流容量を有するものである。アクティブレギュレータ１０は、基準電圧生成回路１１及びオペアンプ１２を含む。
基準電圧生成回路１１は、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル１にある間に亘り活性状態となり、バッテリ電圧ＶＤＤに基づいて基準電圧を生成し、これを第１基準電圧ＶＲＥＧ（ＶＤＤ＞ＶＲＥＧ）としてオペアンプ１２の非反転入力端子及びコンパレータ４０に供給する。尚、基準電圧生成回路１１は、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル０にある間は非活性状態となり、上記した如き基準電圧の生成動作を停止する。
図４は、基準電圧生成回路１１の一例を示す回路図である。
図４に示すように、かかる基準電圧生成回路１１は、互いに異なるエミッタ面積を有するバイポーラ型のトランジスタＱ１及びＱ２、抵抗Ｒ１〜Ｒ３、及びオペアンプＡＰを有する。この際、トランジスタＱ１のコレクタ端子及びベース端子には接地電位ＧＮＤが印加されており、エミッタ端子はオペアンプＡＰの非反転入力端子及び抵抗Ｒ１の一端に接続されている。この抵抗Ｒ１の他端はオペアンプＡＰの出力端子に接続されている。トランジスタＱ２のコレクタ端子及びベース端子には接地電位ＧＮＤが印加されており、エミッタ端子は抵抗Ｒ３の一端に接続されている。抵抗Ｒ３の他端にはオペアンプＡＰの反転入力端子及び抵抗Ｒ２の一端が接続されており、抵抗Ｒ２の他端はオペアンプＡＰの出力端子に接続されている。このような負帰還回路により、基準電圧生成回路１１は、温度に依存しない一定の電圧値を有する第１基準電圧ＶＲＥＧを生成しこれを出力端子を介してオペアンプ１２の非反転入力端子及びコンパレータ４０に供給する。尚、オペアンプＡＰは、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル１にある間は活性状態となって上記した第１基準電圧ＶＲＥＧの生成を行うが、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル０にある間は非活性状態となり、第１基準電圧ＶＲＥＧの生成動作を停止する。
アクティブレギュレータ１０の出力アンプとしてのオペアンプ１２は、その出力端子と反転入力端子とが互いに接続されている、いわゆるボルテージフォロワ構成となっている。かかる構成により、オペアンプ１２は、その非反転入力端子に供給された第１基準電圧ＶＲＥＧと同一又は略一致した電圧値、つまり第１基準電圧ＶＲＥＧと同一電圧値となるような定電圧の第１電源電圧ＲＥＧを生成しこれを第１電源ラインＬ１上に送出する。尚、オペアンプ１２は、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル１にある間は活性状態となって上記した第１電源電圧ＲＥＧの生成を行うが、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル０にある間は非活性状態となり、第１電源電圧ＲＥＧの生成動作を停止する。
このように、アクティブレギュレータ１０では、図４に示す如き構成を有する基準電圧生成回路１１によってバッテリ電圧ＶＤＤよりも低い基準電圧値（ＶＲＥＧ）を生成し、この基準電圧値に基づき、アクティブモード時に第１負荷３に給電する第１電源電圧ＲＥＧを生成するのである。この際、基準電圧生成回路１１は、図４に示す如き負帰還を施したオペアンプＡＰによって基準電圧値（ＶＲＥＧ）を生成する構成を採用しているので、温度変化、製造上のバラツキ、又はバッテリ電圧ＶＤＤの変動に拘わらず一定の電圧値を有する第１電源電圧ＲＥＧを生成することができる。
一方、第２電源部としてのスリープレギュレータ２０は、スリープモード時に最低限動作させておく第２負荷５を駆動する為の第２電源電圧ＬＰＲＥＧを生成するものであり、低消費電力化を図るべく、上記アクティブレギュレータ１０よりも駆動電流を抑えた為に出力電流容量が小さくなる。スリープレギュレータ２０は、基準電圧生成回路２１及びオペアンプ２２を有する。
基準電圧生成回路２１は、バッテリ電圧ＶＤＤに基づいて基準電圧を生成し、これを第２基準電圧ＶＬＰＲＥ（ＶＤＤ＞ＶＬＰＲＥ）としてオペアンプ２２の非反転入力端子及びコンパレータ４０に供給する。尚、第２基準電圧ＶＬＰＲＥは、上記したアクティブレギュレータ１０の基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧと同一となるような電圧値を有する。尚、基準電圧生成回路２１は、保持回路６０（後述する）から供給された電圧調整信号ＴＲ（後述する）に応じて、上記した第２基準電圧ＶＬＰＲＥの電圧値を調整する。
図５は、基準電圧生成回路２１の一例を示す回路図である。
図５に示すように、かかる基準電圧生成回路２１は、電流源ＡＧ１〜ＡＧｎ（ｎは２以上の整数）、スイッチアレイＳＡ、ｐチャネルＭＯＳ（Metal-Oxide-Semiconductor）型のトランジスタＱＰ１〜ＱＰｋ（ｋは２以上の整数）、及びｎチャネルＭＯＳ型のトランジスタＱＮ１〜ＱＮｋを有する。電流源ＡＧ１〜ＡＧｎは、夫々がバッテリ電圧ＶＤＤに基づいて一定電流を生成してスイッチアレイＳＡに送出する。スイッチアレイＳＡは、電流源ＡＧ１〜ＡＧｎの各々と出力ラインＬＯとを個別に接続するｎ個のスイッチ素子ＳＷ１〜ＳＷｎを備えている。尚、スイッチアレイＳＡでは、電圧調整信号ＴＲに応じて、これらｎ個のスイッチ素子ＳＷ１〜ＳＷｎの内でオン状態に設定するスイッチ素子の数が変更される。これにより、オン状態に設定されたスイッチ素子の数が多いほど、出力ラインＬＯを介してトランジスタＱＰ１〜ＱＰｋ及びＱＮ１〜ＱＮｋに流れ込む電流量が大きくなり、それに伴い出力ラインＬＯ上の電圧が上昇する。つまり、スイッチアレイＳＡ内でオン状態に設定するスイッチ素子の数を電圧調整信号ＴＲに応じて変更することにより、後述するが如く出力ラインＬＯ上の電圧を調整するのである。出力ラインＬＯにはトランジスタＱＰ１のソース端子が接続されている。更に、図５に示すように、トランジスタＱＰ１のドレイン端子にはトランジスタＱＰ２のソース端子が接続されており、以下、同様な形態で直列に接続されたトランジスタＱＰ３〜ＱＰｋがトランジスタＱＰ２に接続されている。尚、トランジスタＱＰ１〜ＱＰｋ各々のゲート端子、及びＱＰｋのドレイン端子が互いに接続されている。また、このトランジスタＱＰｋのドレイン端子にはトランジスタＱＮ１のドレイン端子が接続されている。更に、トランジスタＱＮ１のソース端子にはトランジスタＱＮ２のドレイン端子が接続されており、以下、同様な形態で直列に接続されたトランジスタＱＮ３〜ＱＮｋがトランジスタＱＮ２に接続されている。尚、トランジスタＱＮ１〜ＱＮｋ各々のゲート端子及びＱＮ１のドレイン端子が互いに接続されており、トランジスタＱＮｋのドレイン端子には電位ＧＮＤが印加されている。
かかる構成により、電流源ＡＧ１〜ＡＧｎからスイッチアレイＳＡ、及び出力ラインＬＯを介してトランジスタＱＰ１〜ＱＰｋ及びＱＮ１〜ＱＮｋに流れ込む電流に対応した電圧が第２基準電圧ＶＬＰＲＥとして出力ラインＬＯ上に生成される。この際、図５に示す基準電圧生成回路２１では、電圧調整信号ＴＲに応じて上記した出力ラインＬＯに送出する電流量を変更することにより、第２基準電圧ＶＬＰＲＥの電圧値が調整可能となっている。
スリープレギュレータ２０の出力アンプとしてのオペアンプ２２は、その出力端子と反転入力端子とが互いに接続されている、いわゆるボルテージフォロワ構成となっている。かかる構成により、オペアンプ２２は、その非反転入力端子に供給された第２基準電圧ＶＬＰＲＥと同一電圧値となるような定電圧の第２電源電圧ＬＰＲＥＧを生成しこれを第２電源ラインＬ２上に送出する。尚、オペアンプ２２は、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって上記した第２電源電圧ＬＰＲＥＧの生成を行うが、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は非活性状態となり、第２電源電圧ＬＰＲＥＧの生成動作を停止する。また、オペアンプ２２は、アクティブレギュレータ１０のオペアンプ１２に比して駆動電流を抑えたが故に出力電流容量が小であるものの、その分だけ電力消費量が小である。
このように、スリープレギュレータ２０は、図５に示す如き構成を有する基準電圧生成回路２１によってバッテリ電圧ＶＤＤよりも低い基準電圧値（ＶＬＰＲＥ）を生成し、この基準電圧値に基づき、スリープモード時に第２負荷５に給電する第２電源電圧ＬＰＲＥＧを生成するのである。この際、基準電圧生成回路２１は、図５に示す如き直列に接続されたトランジスタ群（ＱＰ１〜ＱＰｋ、ＱＮ１〜ＱＮｋ）による高い抵抗によって基準電圧値（ＶＬＰＲＥ）を生成する構成を採用している。よって、図４に示す如き構成を有する基準電圧生成回路１１に比して電力消費量が極めて小となるが、温度変化、製造上のバラツキ、又はバッテリ電圧ＶＤＤの変動に伴う電圧変動が比較的大きくなる。
図３に示すスイッチ３０は、上記したアクティブレギュレータ１０によって生成された第１電源電圧ＲＥＧが送出される第１電源ラインＬ１と、スリープレギュレータ２０によって生成された第２電源電圧ＬＰＲＥＧが送出される第２電源ラインＬ２と、を上記した電源ライン結合信号ＰＳＷＯＮに応じて接続する。すなわち、図２に示すように、電源ライン結合信号ＰＳＷＯＮが論理レベル０にある間は、スイッチ３０はオフ状態となる。これにより、第１電源ラインＬ１は第１電源電圧ＲＥＧ専用の伝送ラインとなり、第２電源ラインＬ２は第２電源電圧ＬＰＲＥＧ専用の伝送ラインとなる。一方、電源ライン結合信号ＰＳＷＯＮが論理レベル１にある間は、スイッチ３０はオン状態となり、第１電源ラインＬ１及び第２電源ラインＬ２を互いに接続する。これにより、第１電源電圧ＲＥＧが第１電源ラインＬ１を介して第１負荷３に供給されると共に、この第１電源電圧ＲＥＧが第２電源ラインＬ２を介して第２負荷５にも供給される。
コンパレータ４０は、電圧調整実行信号ＴＲＩＭＯＮが電圧調整動作を実行させることを示す論理レベル１にある間にだけ以下の如き比較処理を行う。すなわち、コンパレータ４０は、アクティブレギュレータ１０の基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧと、スリープレギュレータ２０の基準電圧生成回路２１で生成された第２基準電圧ＶＬＰＲＥとの電圧値を大小比較し、その比較結果を示す比較結果信号ＣＯを電圧調整信号生成回路５０に供給する。例えば、コンパレータ４０は、第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも大なる場合にはレベル［１０］、第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも小なる場合にはレベル［０１］、第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧと等しい場合にはレベル［００］を有する比較結果信号ＣＯを電圧調整信号生成回路５０に供給する。
電圧調整信号生成回路５０は、電圧調整実行信号ＴＲＩＭＯＮが論理レベル１にある間だけ、上記比較結果信号ＣＯに基づき第２基準電圧ＶＬＰＲＥの電圧値を増加させるか、或いは低下させるのかを示す電圧調整信号ＴＯを生成し、これを保持回路６０に供給する。すなわち、電圧調整信号生成回路５０は、比較結果信号ＣＯがレベル［１０］、つまり第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも大なる場合には、電圧値を低下させることを示す電圧調整信号ＴＯを保持回路６０に供給する。また、比較結果信号ＣＯがレベル［０１］、つまり第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも小なる場合には、電圧値を増加させることを示す電圧調整信号ＴＯを保持回路６０に供給する。また、比較結果信号ＣＯがレベル［００］、つまり第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧと等しい場合には、現時点での調整設定を維持させることを示す電圧調整信号ＴＯを保持回路６０に供給する。
要するに、電圧調整信号生成回路５０は、第２基準電圧ＶＬＰＲＥの電圧値を、第１基準電圧ＶＲＥＧの電圧値に近づけるべき電圧調整信号ＴＯを生成するのである。
保持回路６０は、電圧調整信号生成回路５０から電圧調整信号ＴＯが供給される度にこの電圧調整信号ＴＯを取り込んで上書き保持しつつ、保持された電圧調整信号ＴＯを電圧調整信号ＴＲとしてスリープレギュレータ２０の基準電圧生成回路２１に供給する。尚、保持回路６０は、スリープレギュレータ２０によって生成された上記第２電源電圧ＬＰＲＥＧが給電されることにより駆動状態となる。これにより、保持回路６０には、バッテリ電圧ＶＤＤよりも電圧変動の少ない安定した低い電源電圧が供給される。また、保持回路６０は、低い電圧で動作させることにより、レイアウト面積を小さくすることが可能となる。
この際、基準電圧生成回路２１は、電圧調整信号ＴＲに応じて第２基準電圧ＶＬＰＲＥの電圧値を調整する。すなわち、基準電圧生成回路２１は、電圧値を低下させることを示す電圧調整信号ＴＲが供給された場合には、第２基準電圧ＶＬＰＲＥの電圧値を１段階、つまり所定の一定値だけ低下させる。例えば、図５に示すスイッチアレイＳＡに形成されているｎ個のスイッチ素子ＳＷ１〜ＳＷｎの内で、既にオン状態に設定されているスイッチ素子の１つをオフ状態に遷移させる。また、電圧値を増加させることを示す電圧調整信号ＴＲが供給された場合には、基準電圧生成回路２１は、第２基準電圧ＶＬＰＲＥの電圧値を１段階、つまり所定の一定値だけ増加させる。例えば、図５に示すスイッチアレイＳＡに形成されているｎ個のスイッチ素子の内で、オフ状態に設定されているスイッチ素子の１つをオン状態に遷移させる。また、現時点での調整設定を維持させることを示す電圧調整信号ＴＲが供給された場合には、基準電圧生成回路２１は、例えば図５に示すスイッチアレイＳＡのスイッチ素子ＳＷ１〜ＳＷｎ各々のオンオフ設定状態を固定することにより、現時点での電圧調整状態を維持する。
上記した如き基準電圧生成回路２１の電圧調整動作によれば、第２基準電圧ＶＬＰＲＥの電圧値が、アクティブレギュレータ１０の基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧの電圧値と等しくなるように調整される。
以下に、電源管理制御部２による定電圧電源部４の制御動作について説明する。
先ず、電源管理制御部２は、図２に示す如く夫々が論理レベル０のアクティブレギュレータ活性信号ＲＥＧＯＮ、電源ライン結合信号ＰＳＷＯＮ及び電圧調整実行信号ＴＲＩＭＯＮ、論理レベル１のスリープレギュレータ活性信号ＬＰＲＥＧＯＮを定電圧電源部４に供給する（スリープモード）。かかるスリープモードでは、アクティブレギュレータ１０が非活性状態、スイッチ３０がオフ状態、スリープレギュレータ２０が活性状態となる。これにより、第２負荷５は、スリープレギュレータ２０から供給された第２電源電圧ＬＰＲＥＧによって動作可能状態となる。一方、第１負荷３にはアクティブレギュレータ１０からの第１電源電圧ＲＥＧの供給が為されないので、第１負荷３は動作停止状態となる。
このスリープモードが終了する度に、電源管理制御部２はトリムモードに移行する。
図６は、かかるトリムモードで電源管理制御部２が実施する電圧調整ルーチンを示すフローチャートである。
図６において、先ず、電源管理制御部２は、夫々が論理レベル１を有するアクティブレギュレータ活性信号ＲＥＧＯＮ、電源ライン結合信号ＰＳＷＯＮ及び電圧調整実行信号ＴＲＩＭＯＮを定電圧電源部４に供給すると共に、論理レベル０を有するスリープレギュレータ活性信号ＬＰＲＥＧＯＮを定電圧電源部４に供給する（ステップＳ１）。かかるステップＳ１の実行により、アクティブレギュレータ１０で生成された第１電源電圧ＲＥＧが第１電源ラインＬ１を介して第１負荷３に供給されると共に、この第１電源電圧ＲＥＧが第２電源ラインＬ２を介して第２負荷５に供給される。すなわち、第１負荷３及び第２負荷５が共に第１電源電圧ＲＥＧの供給を受けることにより、動作可能状態となる。また、ステップＳ１の実行により、スリープレギュレータ２０のオペアンプ２２が非活性状態となる。この間、スリープレギュレータ２０では第２電源電圧ＬＰＲＥＧの生成は為されないが、スリープレギュレータ２０の基準電圧生成回路２１では第２基準電圧ＶＬＰＲＥの生成が継続して為されている。更に、ステップＳ１の実行により、コンパレータ４０は、電圧調整動作を実行させるべき論理レベル１の電圧調整実行信号ＴＲＩＭＯＮに応じて、アクティブレギュレータ１０の基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧと、第２基準電圧ＶＬＰＲＥとの電圧値の大小比較を行い、その比較結果を示す比較結果信号ＣＯを生成する。
上記ステップＳ１の実行後、電源管理制御部２は、比較結果信号ＣＯがレベル［００］、つまり第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧと等しいか否かの判定を、この比較結果信号ＣＯがレベル［００］を示すと判定されるまで繰り返し実行する（ステップＳ２）。この間、比較結果信号ＣＯがレベル［００］以外、つまりレベル［０１］又は［１０］を示す場合には、電圧調整信号生成回路５０及び保持回路６０が第２基準電圧ＶＬＰＲＥの電圧値を第１基準電圧ＶＲＥＧの電圧値と等しくさせるべき電圧調整信号ＴＲを生成する。そして、この電圧調整信号ＴＲに応じて、基準電圧生成回路２１が、第２基準電圧ＶＬＰＲＥの電圧値を第１基準電圧ＶＲＥＧの電圧値と等しくさせるべき調整をこの第２基準電圧ＶＬＰＲＥに対して施すのである。
上記ステップＳ２において比較結果信号ＣＯがレベル［００］を示すと判定された場合、つまり第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値と等しくなった場合、電源管理制御部２は、電圧調整動作を停止させるべき論理レベル０の電圧調整実行信号ＴＲＩＭＯＮを定電圧電源部４に供給する（ステップＳ３）。かかるステップＳ３の実行により、コンパレータ４０、電圧調整信号生成回路５０及び基準電圧生成回路２１による電圧調整動作が終了する。ステップＳ３の実行後、電源管理制御部２は、図６に示す如き電圧調整ルーチンを抜けてアクティブモードに移行する。アクティブモードでは、アクティブレギュレータ１０によって生成された第１電源電圧ＲＥＧが第１負荷３及び第２負荷５の双方に供給される。
以上の如く、定電圧電源部４では、上記したトリムモードにて、第２基準電圧ＶＬＰＲＥと第１基準電圧ＶＲＥＧとの大小比較結果に基づき、第２基準電圧ＶＬＰＲＥの電圧値を第１基準電圧ＶＲＥＧの電圧値と等しくさせるべき電圧調整を第２基準電圧ＶＬＰＲＥに施すようにしている。
これにより、基準電圧生成回路２１の駆動電流が小なるが故に、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第２基準電圧ＶＬＰＲＥに生じても、このＶＬＰＲＥの電圧値は、電圧変動が生じにくい基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧの電圧値と等しくなるような電圧値に調整される。よって、スリープレギュレータ２０は、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に拘わらず、アクティブレギュレータ１０で生成される第１電源電圧ＲＥＧと同一となるような電圧値を有する第２電源電圧ＬＰＲＥＧを生成することが可能となる。従って、本発明によれば、低消費電力であり且つ高精度なスリープモード用の電源電圧（ＬＰＲＥＧ）を生成することが可能となる。
更に、図３に示す構成では、その出力端子が電源ライン（Ｌ１、Ｌ２）に接続されているオペアンプ（１２、２２）の前段の電圧、つまり基準電圧（ＶＲＥＧ、ＶＬＰＲＥ）同士の大小比較結果に基づいて電圧調整を行うようにしている為、電源ラインに接続されている負荷（３、５）変動の影響を排除した精度の高い調整が為される。また、図３に示す構成によれば、オペアンプ（１２、２２）の出力、つまり電源電圧（ＲＥＧ、ＬＰＲＥＧ）をコンパレータ４０での大小比較の対象とする場合に比して、このオペアンプの処理時間を待つことなく大小比較結果を得ることができるので、トリムモードの実行時間を短縮させることが可能となる。
また、図２に示すように、上記した如き電圧調整を行う為のトリムモードをアクティブモードと連続して実行するようにしているので、かかる一連の処理の間にアクティブレギュレータ１０の駆動を開始させる機会は１度だけで良い。よって、トリムモードとアクティブモードとの間にスリープモードを実行する場合に比して、アクティブレギュレータ１０の駆動を開始させる機会が少なくなるので、消費電力を抑えることが可能となる。更に、アクティブモードの直前にトリムモードを実行することにより、アクティブレギュレータ１０の給電対象となる第１負荷３が実際の動作を開始する前に、電圧調整を終了させておくことが可能となる。この際、第１負荷３が動作を開始する前は動作後に比して基準電圧生成回路１１の動作が安定しているので、この電圧調整をより高精度に行うことができるようになる。
尚、上記実施例では、ステップＳ２において比較結果信号ＣＯがレベル［００］を示すか否か、つまり第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値と一致しているか否かを判定しているが、両者（ＶＬＰＲＥ、ＶＲＥＧ）の完全一致を判定する必要は無い。例えば、第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値よりも高くなり、その直後に低くなった場合、或いは第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値よりも低くなり、その直後に高くなった場合に次のステップＳ３に移行するようにしても良い。要するに、ステップＳ２において第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値と一致、又は第１基準電圧ＶＲＥＧの電圧値を含む所定範囲内にあると判定された場合に、次のステップＳ３に移行すれば良いのである。
また、図３に示す実施例では、コンパレータ４０、電圧調整信号生成回路５０及び保持回路６０によって生成された電圧調整信号ＴＲに応じて第２基準電圧ＶＬＰＲＥの電圧値を調整するようにしているが、これらコンパレータ４０、電圧調整信号生成回路５０及び保持回路６０の機能を電源管理制御部２によるソフトウェア処理で実現しても良い。
図７は、かかる点に鑑みて為された電圧調整ルーチンの他の一例を示すフローチャートである。
図７において、先ず、電源管理制御部２は、夫々が論理レベル１を有するアクティブレギュレータ活性信号ＲＥＧＯＮ及び電源ライン結合信号ＰＳＷＯＮ、並びに論理レベル０を有するスリープレギュレータ活性信号ＬＰＲＥＧＯＮを定電圧電源部４に供給する（ステップＳ１１）。かかるステップＳ１１の実行により、アクティブレギュレータ１０で生成された第１電源電圧ＲＥＧが第１電源ラインＬ１を介して第１負荷３に供給されると共に、この第１電源電圧ＲＥＧが第２電源ラインＬ２を介して第２負荷５に供給される。すなわち、第１負荷３及び第２負荷５が共に第１電源電圧ＲＥＧの供給を受けることにより動作可能状態となる。また、ステップＳ１１の実行により、スリープレギュレータ２０のオペアンプ２２が非活性状態となる。
次に、電源管理制御部２は、基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧ及び基準電圧生成回路２１で生成された第２基準電圧ＶＬＰＲＥを取り込む（ステップＳ１２）。次に、電源管理制御部２は、第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値と等しいか否かを判定する（ステップＳ１３）。ステップＳ１３において、第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値とは異なると判定された場合、電源管理制御部２は、第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも大であるか否かを判定する（ステップＳ１４）。ステップＳ１４において、第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも大であると判定された場合、電源管理制御部２は、電圧値を低下させることを示す電圧調整信号ＴＲを基準電圧生成回路２１に供給する（ステップＳ１５）。ステップＳ１５の実行により、基準電圧生成回路２１は、第２基準電圧ＶＬＰＲＥの電圧値を１段階、つまり所定の一定値だけ低下させる。また、上記ステップＳ１４において第２基準電圧ＶＬＰＲＥが第１基準電圧ＶＲＥＧよりも小であると判定された場合、電源管理制御部２は、電圧値を増加させることを示す電圧調整信号ＴＲを基準電圧生成回路２１に供給する（ステップＳ１６）。ステップＳ１６の実行により、基準電圧生成回路２１は、第２基準電圧ＶＬＰＲＥの電圧値を１段階、つまり所定の一定値だけ増加させる。上記ステップＳ１５又はＳ１６の実行後、電源管理制御部２は、上記ステップＳ１２の実行に戻って前述した如き動作を繰り返し実行する。すなわち、ステップＳ１３において第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値と等しいと判定されるまで、ステップＳ１５又はＳ１６による電圧低下又は増加調整動作を繰り返し実行するのである。ここで、ステップＳ１３において第２基準電圧ＶＬＰＲＥの電圧値が第１基準電圧ＶＲＥＧの電圧値と等しいと判定されたら、電源管理制御部２は、図７に示す電圧調整ルーチンを抜けてアクティブモードに移行する。
また、上記実施例において、電源管理制御部２は、スリープモードが終了する度に、図６又は図７に示す如き電圧調整ルーチンを実行することにより第２基準電圧ＶＬＰＲＥの電圧を調整しているが、必ずしもスリープモードが終了する度に実行する必要はない。例えば、Ｎ回（Ｎは２以上の整数）分のスリープモード毎に、１つのスリープモードの終了後に上記した如き電圧調整を行うようにしても良い。又、所定期間内に実施されたトリムモードの頻度に応じて、スリープモード終了後に電圧調整を実行する場合と実行しない場合とを区分けしても良い。つまり、トリムモードの頻度が低い場合にはスリープモード終了後に電圧調整を実行し、トリムモードの頻度が高い場合には実行しないようにする。
又、上記実施例では、電圧調整開始時における基準電圧生成回路２１の電圧調整状態（例えば、図５に示すスイッチ素子ＳＷ１〜ＳＷｎ各々のオンオフ状態）としては、前回の電圧調整時における最終的な状態をそのまま維持するようにしているが、電圧調整が開始される度に所定の初期状態にリセットするようにしても良い。例えば、電圧調整の開始毎に、図５に示す如きｎ個のスイッチ素子ＳＷ１〜ＳＷｎの内のｎ／２個がオン状態、残りのｎ／２個がオフ状態となるような初期状態に設定するのである。
又、図２に示す実施例では、アクティブモード及びトリムモード時には、電源管理制御部２が論理レベル０のスリープレギュレータ活性信号ＬＰＲＥＧＯＮを定電圧電源部４に供給することによりスリープレギュレータ２０を非活性状態にしている。しかしながら、アクティブレギュレータ１０と同時にスリープレギュレータ２０を活性状態に設定しても不具合が生じないのであれば、アクティブモード及びトリムモード時においてアクティブレギュレータ１０と共にスリープレギュレータ２０を活性状態にするようにしても良い。この際、電源管理制御部２は、論理レベル０の電源ライン結合信号ＰＳＷＯＮを定電圧電源部４に供給することにより、第１電源ラインＬ１及び第２電源ラインＬ２同士の接続を遮断するようにしても良い。また、アクティブモード時に、スリープレギュレータ２０からの給電だけで第２負荷５が正常に動作するならば、第１電源ラインＬ１及び第２電源ラインＬ２同士の接続を遮断した状態でスリープレギュレータ２０を活性状態に設定し、このスリープレギュレータ２０で生成された第２電源電圧ＬＰＲＥＧを第２負荷５に給電するようにしても良い。
又、図１に示す構成において、定電圧電源部４は、２つの独立した電源ライン（Ｌ１、Ｌ２）によって夫々個別に第１負荷３及び第２負荷５に対して給電を行っているが、単一の電源ラインによって第１負荷３及び第２負荷５各々に給電を行うようにしても良い。
図８は、かかる点に鑑みて為された、図１に示す如きシステム構成の変形例の一例を示すブロック図である。
尚、図８に示す構成では、定電圧電源部４に代えて定電圧電源部４ａを採用し、かかる定電圧電源部４ａで生成された電源電圧（ＲＥＧ、ＬＰＲＥＧ）を単一の電源ラインＬＬを介して第１負荷３及び第２負荷５の双方に給電するようにした点を除く他の構成は、図１に示されるものと同一である。
図９は、上記定電圧電源部４ａの内部構成の一例を示すブロック図である。
尚、図９に示す構成では、スイッチ３０を省くと共に、オペアンプ１２及び２２の出力端子同士を単一の電源ラインＬＬで接続するようにした点を除く他の構成は、図３に示されるものと同一である。
図８及び図９に示す構成によれば、電源ライン結合信号ＰＳＷＯＮ及びスイッチ３０が不要となる分だけシステム全体の規模が縮小化される。
また、図３に示される定電圧電源部４では、スリープレギュレータ活性信号ＬＰＲＥＧＯＮに応じてスリープレギュレータ２０のオペアンプ２２に対してのみ活性化／非活性化制御を施すようにしているが、スリープレギュレータ２０の基準電圧生成回路２１、及び保持回路６０に対しても、活性化／非活性化制御を施すようにしても良い。
図１０は、かかる点に鑑みて為された、図３に示される定電圧電源部４の変形例を示すブロック図である。
尚、図１０に示す構成では、基準電圧生成回路２１に代えて基準電圧生成回路２１ａ、保持回路６０に代えて保持回路６０ａを採用した点を除く他の構成は、図３に示されるものと同一である。
図１０において、基準電圧生成回路２１ａは、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって、基準電圧生成回路２１と同様に第２基準電圧ＶＬＰＲＥの生成を行う。一方、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は、基準電圧生成回路２１ａは非活性状態となり、第２基準電圧ＶＬＰＲＥの生成動作を停止する。保持回路６０ａは、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって、電圧調整信号生成回路５０から供給された電圧調整信号ＴＯを取り込んで上書き保持しつつ、保持された電圧調整信号ＴＯを電圧調整信号ＴＲとして基準電圧生成回路２１ａに供給する。一方、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は、保持回路６０ａは非活性状態となり、上記した電圧調整信号ＴＯの取り込み動作を停止する。
ここで、トリムモードでは基準電圧生成回路２１ａで生成された第２基準電圧ＶＬＰＲＥをコンパレータ４０に供給する必要があることから、定電圧電源部４として図１０に示す構成を採用した場合、電源管理制御部２は、図１１に示す如く、トリムモードではスリープレギュレータ活性信号ＬＰＲＥＧＯＮを論理レベル１にする。よって、トリムモードでは論理レベル１のスリープレギュレータ活性信号ＬＰＲＥＧＯＮに応じて、スリープレギュレータ２０が第２電源電圧ＬＰＲＥＧを第２電源ラインＬ２に送出することになる。そのため、スイッチ３０がＯＮ状態にあると、第１電源ラインＬ１上に第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧが重畳されることになり、ＲＥＧの電圧が変動する可能性がある。そこで、図１１に示すように、トリムモードでは、電源管理制御部２は、論理レベル０の電源ライン結合信号ＰＳＷＯＮを供給することによりスイッチ３０をオフ状態に設定する。尚、スリープレギュレータ２０の出力電流容量がアクティブレギュレータ１０の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ１０のみが給電しているのと変わらないので、スイッチ３０をオン状態に設定しても構わない。
また、定電源電圧部４として図３に示す如き構成を採用するにあたり、第２負荷５が電源変動に強い場合には、スリープレギュレータ２０を常時活性状態にしておくようにしても良い。
図１２は、かかる点に鑑みて為された、図３に示される定電圧電源部４の変形例を示すブロック図である。
尚、図１２に示す構成では、スリープレギュレータ２０のオペアンプ２２ａは、活性／非活性制御を施す為のスリープレギュレータ活性信号ＬＰＲＥＧＯＮによる制御を受けない点を除く他の構成は、図３に示されるものと同一である。
定電圧電源部４として図１２に示す如き構成を採用した場合、スリープレギュレータ２０は常時活性状態となるので、アクティブモード及びトリムモードにおいて、第１電源ラインＬ１及び第２電源ラインＬ２上に第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧが重畳されることになる。そこで、アクティブモード及びトリムモードでは、電源管理制御部２は、論理レベル０の電源ライン結合信号ＰＳＷＯＮを図１２に示す如き構成を有する定電圧電源部４に供給する。これにより、スイッチ３０がオフ状態となり、アクティブレギュレータ１０の電源供給経路（Ｌ１）とスリープレギュレータ２０の電源供給経路（Ｌ２）とが分離する。ところで、スリープレギュレータ２０の出力電流容量がアクティブレギュレータ１０の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ１０のみが給電しているのと変わらない状態になる。よって、このような場合には、スイッチ３０をオン状態に設定しても良い。また、アクティブモード時において、スリープレギュレータ２０からの給電だけで第２負荷５が正常に動作するならば、スイッチ３０をオフ状態固定にしても良く、或いは図１３に示す如くスイッチ３０を省いて、第１電源ラインＬ１及び第２電源ラインＬ２各々を常時、独立した状態にしておいても良い。
また、図３、図９、図１０、図１２、又は図１３に示す構成では、コンパレータ４０によって第１基準電圧ＶＲＥＧ及び第２基準電圧ＶＬＰＲＥの大小を比較しているが、この大小比較の対象となる電圧は、第１基準電圧ＶＲＥＧ及び第２基準電圧ＶＬＰＲＥに限定されない。
図１４は、かかる点に鑑みて為された定電圧電源部４の内部構成の他の一例を示すブロック図である。
尚、図１４に示す構成では、第１基準電圧ＶＲＥＧ及び第２基準電圧ＶＬＰＲＥに代えて、第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧ同士の大小比較をコンパレータ４０で行うようにした点を除く他の構成は、図３に示されるものと同一である。
すなわち、図１４において、コンパレータ４０は、電圧調整実行信号ＴＲＩＭＯＮが電圧調整動作を実行させることを示す論理レベル１にある間にだけ以下の如き比較処理を行う。つまり、コンパレータ４０は、アクティブレギュレータ１０から送出された第１電源電圧ＲＥＧと、スリープレギュレータ２０から送出された第２電源電圧ＬＰＲＥＧとの電圧値を大小比較し、その比較結果を示す比較結果信号ＣＯを電圧調整信号生成回路５０に供給する。例えば、コンパレータ４０は、第２電源電圧ＬＰＲＥＧが第１電源電圧ＲＥＧよりも大なる場合にはレベル［１０］、第２電源電圧ＬＰＲＥＧが第１電源電圧ＲＥＧよりも小なる場合にはレベル［０１］、第２電源電圧ＬＰＲＥＧが第１電源電圧ＲＥＧと等しい場合にはレベル［００］を有する比較結果信号ＣＯを電圧調整信号生成回路５０に供給する。
定電圧電源部４として図１４に示す構成を採用した場合、電源管理制御部２は、図１１に示す如く、スリープモードでは、夫々が論理レベル０のアクティブレギュレータ活性信号ＲＥＧＯＮ、電源ライン結合信号ＰＳＷＯＮ及び電圧調整実行信号ＴＲＩＭＯＮ、並びに論理レベル１のスリープレギュレータ活性信号ＬＰＲＥＧＯＮを定電圧電源部４に供給する。これにより、スリープモードではスリープレギュレータ２０で生成された第２電源電圧ＬＰＲＥＧが第２電源ラインＬ２を介して第２負荷５に供給される。尚、スリープモードでは、アクティブレギュレータ１０が非活性状態となるので、第１負荷３に対する給電は一切為されない。
このスリープモードが終了すると、電源管理制御部２は、以下の如きトリムモードに移行する。トリムモードにおいて、電源管理制御部２は、先ず、図１１に示す如く、論理レベル１のＲＥＧＯＮ、論理レベル０のＰＳＷＯＮ、論理レベル１のＴＲＩＭＯＮ、論理レベル１のＬＰＲＥＧＯＮを定電圧電源部４に供給する。これにより、トリムモードでは、アクティブレギュレータ１０が活性状態となり、このアクティブレギュレータ１０で生成された第１電源電圧ＲＥＧが第１電源ラインＬ１を介して第１負荷３に供給される。更に、トリムモードでは、スリープレギュレータ２０で生成された第２電源電圧ＬＰＲＥＧが第２電源ラインＬ２を介して第２負荷５に供給される。これにより、コンパレータ４０は、第２電源電圧ＬＰＲＥＧと第１電源電圧ＲＥＧとの大小比較を行い、その大小比較結果に対応した比較結果信号ＣＯを電圧調整信号生成回路５０に供給する。よって、かかる比較結果信号ＣＯに基づいて電圧を低下させるか或いは増加させるかを示す電圧調整信号（ＴＯ、ＴＲ）が、電圧調整信号生成回路５０及び保持回路６０によって生成される。そして、この電圧調整信号に応じて、基準電圧生成回路２１が第２基準電圧ＶＬＰＲＥの電圧値を調整する。
要するに、トリムモードでは、第２電源電圧ＬＰＲＥＧと第１電源電圧ＲＥＧとの大小比較結果に基づき、第２電源電圧ＬＰＲＥＧの電圧値を第１電源電圧ＲＥＧの電圧値と等しくさせるべき電圧調整を第２基準電圧ＶＬＰＲＥに対して施すのである。
ここで、上記比較結果信号ＣＯが第２電源電圧ＬＰＲＥＧと第１電源電圧ＲＥＧとの一致、或いは略一致を示す場合、電源管理制御部２は、図１１に示すように、電源ライン結合信号ＰＳＷＯＮを論理レベル０から論理レベル１に遷移させると共に、電圧調整実行信号ＴＲＩＭＯＮ及びスリープレギュレータ活性信号ＬＰＲＥＧＯＮを論理レベル１から論理レベル０に遷移させる。これにより、スイッチ３０がオン状態となって第１電源ラインＬ１及び第２電源ラインＬ２同士が接続され、オペアンプ２２、コンパレータ４０及び電圧調整信号生成回路５０が非活性状態となる。よって、電圧調整の為のトリムモードが終了し、アクティブモードに移行する。アクティブモードでは、アクティブレギュレータ１０によって生成された第１電源電圧ＲＥＧが第１負荷３及び第２負荷５の双方に供給される。
以上の如く、図１４に示す構成では、トリムモードにおいて、第２電源電圧ＬＰＲＥＧと第１電源電圧ＲＥＧとの大小比較結果に基づき、第２電源電圧ＬＰＲＥＧの電圧値を第１電源電圧ＲＥＧの電圧値と等しくさせるべき電圧調整を第２基準電圧ＶＬＰＲＥに対して施すようにしている。
これにより、基準電圧生成回路２１として駆動電流が小なるものを採用したが故に製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が第２電源電圧ＬＰＲＥＧに生じていても、ＬＰＲＥＧの電圧値は、第１電源電圧ＲＥＧの電圧値と等しくなるような電圧値に調整される。よって、スリープレギュレータ２０は、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に拘わらず、アクティブレギュレータ１０で生成される第１電源電圧ＲＥＧと同一になるような電圧値を有する第２電源電圧ＬＰＲＥＧを生成することが可能となる。
従って、定電圧電源部４として図１４に示す構成を採用した場合には、図３に示す構成を採用した場合と同様に、低消費電力であり且つ高精度なスリープモード用の電源電圧（ＬＰＲＥＧ）を生成することが可能となる。
更に、図１４に示す構成では、各レギュレータ（１０、２０）のオペアンプ（１２、２２）各々の出力、つまり電源電圧（ＲＥＧ、ＬＰＲＥＧ）同士の大小比較結果に基づいてスリープレギュレータ２０で電圧調整を行うようにしている為、オペアンプで生じるオフセット分を含めた調整が可能となる。よって、オペアンプ（１２、２２）の前段の電圧、つまり基準電圧（ＶＲＥＧ、ＶＬＰＲＥ）同士の大小比較結果に基づいてスリープレギュレータ２０の電圧調整を行う場合に比べて、各オペアンプのオフセット誤差をも考慮した精度の高い電圧調整が為されるようになる。
尚、図１４に示す構成では、アクティブモード時には電源管理制御部２が論理レベル０のスリープレギュレータ活性信号ＬＰＲＥＧＯＮを定電圧電源部４に供給することによりスリープレギュレータ２０を非活性状態にしている。しかしながら、アクティブレギュレータ１０と同時にスリープレギュレータ２０を活性状態に設定しても不具合が生じないのであれば、アクティブモード及びトリムモード時においてアクティブレギュレータ１０と共にスリープレギュレータ２０を活性状態にするようにしても良い。この際、電源管理制御部２は、論理レベル０の電源ライン結合信号ＰＳＷＯＮを定電圧電源部４に供給することにより、第１電源ラインＬ１及び第２電源ラインＬ２同士の接続を遮断するようにしても良い。また、アクティブモード時に、第１電源ラインＬ１及び第２電源ラインＬ２同士の接続を遮断した状態でスリープレギュレータ２０を活性状態に設定し、このスリープレギュレータ２０で生成された第２電源電圧ＬＰＲＥＧを第２負荷５に給電するようにしても良い。
また、図１４に示す定電圧電源部４では、スリープレギュレータ活性信号ＬＰＲＥＧＯＮに応じてスリープレギュレータ２０のオペアンプ２２に対してのみ活性化／非活性化制御を施すようにしているが、スリープレギュレータ２０の基準電圧生成回路２１及び保持回路６０に対しても、活性化／非活性化制御を施すようにしても良い。
図１５は、かかる点に鑑みて為された、図１４に示される定電圧電源部４の変形例を示すブロック図である。
尚、図１５に示す構成では、基準電圧生成回路２１に代えて基準電圧生成回路２１ａ、保持回路６０に代えて保持回路６０ａを採用した点を除く他の構成は、図１４に示されるものと同一である。
図１５において、基準電圧生成回路２１ａは、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって、基準電圧生成回路２１と同様に第２基準電圧ＶＬＰＲＥの生成を行う。一方、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は、基準電圧生成回路２１ａは非活性状態となり、第２基準電圧ＶＬＰＲＥの生成動作を停止する。保持回路６０ａは、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって、電圧調整信号生成回路５０から供給された電圧調整信号ＴＯを取り込んで上書き保持しつつ、保持された電圧調整信号ＴＯを電圧調整信号ＴＲとして基準電圧生成回路２１ａに供給する。一方、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は、保持回路６０ａは非活性状態となり、上記した電圧調整信号ＴＯの取り込み動作を停止する。
また、定電源電圧部４として図１４に示す如き構成を採用するにあたり、スリープモード時に給電対象となる第２負荷５が電源変動に強い場合には、スリープレギュレータ２０を常時活性状態にしておくようにしても良い。
図１６は、かかる点に鑑みて為された、図１４に示される定電圧電源部４の変形例を示すブロック図である。
尚、図１６に示す構成では、スリープレギュレータ２０のオペアンプ２２ａは、活性／非活性制御を施す為のスリープレギュレータ活性信号ＬＰＲＥＧＯＮによる制御を受けない点を除く他の構成は、図１４に示されるものと同一である。
定電圧電源部４として図１６に示す如き構成を採用した場合、スリープレギュレータ２０は常時活性状態となるので、図１１に示すアクティブモードにおいて、第１電源ラインＬ１及び第２電源ラインＬ２上に第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧが重畳されることになる。トリムモードでは、電源管理制御部２は、図１１に示す如く論理レベル０の電源ライン結合信号ＰＳＷＯＮを定電圧電源部４に供給するので、スイッチ３０がオフ状態となり、アクティブレギュレータ１０の電源供給経路（Ｌ１）とスリープレギュレータ２０の電源供給経路（Ｌ２）とが分離する。この際、アクティブモードでは、スイッチ３０をオン状態に設定して、電源供給経路（Ｌ１）と電源供給経路（Ｌ２）とを短絡させても良い。また、アクティブモード時において、スリープレギュレータ２０からの給電だけで第２負荷５が正常に動作するならば、スイッチ３０をオフ状態固定にしても良く、或いは図１７に示す如くスイッチ３０を省いて、第１電源ラインＬ１及び第２電源ラインＬ２各々を常時、独立した状態にしておいても良い。
又、図１４〜図１７に示す構成では、コンパレータ４０で大小比較の対象となる電圧を、第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧにしているが、第１電源電圧ＲＥＧ及び第２基準電圧ＶＬＰＲＥ、或いは第１基準電圧ＶＲＥＧ及び第２電源電圧ＬＰＲＥＧにしても良い。
図１８は、かかる点に鑑みて為された、図１４に示される定電圧電源部４の変形例を示すブロック図である。
尚、図１８に示す構成では、コンパレータ４０が大小比較の対象とするスリープレギュレータ側の電圧として、第２電源電圧ＬＰＲＥＧに代えて第２基準電圧ＶＬＰＲＥを用いた点を除く他の構成は、図１４に示されるものと同一である。
ただし、電源管理制御部２は、図１８に示す構成を有する定電圧電源部４に対しては、図２に示す電源モードシーケンスに沿って、アクティブレギュレータ活性信号ＲＥＧＯＮ、電源ライン結合信号ＰＳＷＯＮ、電圧調整実行信号ＴＲＩＭＯＮ、及びスリープレギュレータ活性信号ＬＰＲＥＧＯＮを供給する。
これにより、スリープモードでは、スリープレギュレータ２０で生成された第２電源電圧ＬＰＲＥＧが第２電源ラインＬ２を介して第２負荷５に供給される。尚、スリープモードでは、アクティブレギュレータ１０が非活性状態となるので、第１負荷３に対する給電は一切為されない。
このスリープモードが終了すると、電源管理制御部２は、以下の如きトリムモードに移行する。トリムモードにおいて、電源管理制御部２は、先ず、図２に示す如く、夫々論理レベル１のＲＥＧＯＮ、ＰＳＷＯＮ及びＴＲＩＭＯＮ、並びに論理レベル０のＬＰＲＥＧＯＮを定電圧電源部４に供給する。これにより、トリムモードでは、アクティブレギュレータ１０が活性状態となり、このアクティブレギュレータ１０で生成された第１電源電圧ＲＥＧが第１電源ラインＬ１及び第２電源ラインＬ２上に送出される。尚、トリムモードではスリープレギュレータ２０のオペアンプ２２が非活性状態になるものの、スリープレギュレータ２０の基準電圧生成回路２１は第２基準電圧ＶＬＰＲＥの生成動作を継続している。これにより、コンパレータ４０は、第２基準電圧ＶＬＰＲＥと第１電源電圧ＲＥＧとの大小比較を行い、その大小比較結果に対応した比較結果信号ＣＯを電圧調整信号生成回路５０に供給する。よって、かかる比較結果信号ＣＯに基づき、電圧を低下させるか或いは増加させるかを示す電圧調整信号（ＴＯ、ＴＲ）が、電圧調整信号生成回路５０及び保持回路６０によって生成される。そして、この電圧調整信号に応じて、基準電圧生成回路２１が第２基準電圧ＶＬＰＲＥの電圧値を調整する。
要するに、トリムモードでは、第２基準電圧ＶＬＰＲＥと第１電源電圧ＲＥＧとの大小比較結果に基づき、第２電源電圧ＬＰＲＥＧの電圧値を第１電源電圧ＲＥＧの電圧値と等しくさせるべき電圧調整を第２基準電圧ＶＬＰＲＥに対して施すのである。
ここで、上記比較結果信号ＣＯが第２基準電圧ＶＬＰＲＥと第１電源電圧ＲＥＧとの一致、或いは略一致を示す場合、電源管理制御部２は、図２に示すように、電圧調整実行信号ＴＲＩＭＯＮを論理レベル１から論理レベル０に遷移させる。これにより、電圧調整の為のトリムモードが終了し、アクティブモードに移行する。アクティブモードでは、アクティブレギュレータ１０によって生成された第１電源電圧ＲＥＧが第１負荷３及び第２負荷５の双方に供給される。
以上の如く、図１８に示す構成では、トリムモードにおいて、基準電圧生成回路２１で生成された第２基準電圧ＶＬＰＲＥと第１電源電圧ＲＥＧとの大小比較結果に基づき、第２電源電圧ＬＰＲＥＧの電圧値を第１電源電圧ＲＥＧの電圧値と等しくさせるべき電圧調整を第２基準電圧ＶＬＰＲＥに対して施すようにしている。
これにより、基準電圧生成回路２１として駆動電流が小なるものを採用したが故に製造上のバラツキ、或いは温度又はバッテリ電圧の変動に起因する電圧変動が
第２基準電圧ＶＬＰＲＥに生じても、ＶＬＰＲＥの電圧値は、第１電源電圧ＲＥＧの電圧値と等しくなるような電圧値に調整される。よって、スリープレギュレータ２０は、製造上のバラツキ、或いは温度又はバッテリ電圧の変動に拘わらず、アクティブレギュレータ１０で生成される第１電源電圧ＲＥＧと同一となるような電圧値を有する第２電源電圧ＬＰＲＥＧを生成することが可能となる。
従って、定電圧電源部４として図１８に示す構成を採用した場合には、図１４に示す構成を採用した場合と同様に、低消費電力であり且つ高精度なスリープモード用の電源電圧（ＬＰＲＥＧ）を生成することが可能となる。
更に、図１８に示す構成では、コンパレータ４０によって、アクティブレギュレータ１０で生成された電圧と、スリープレギュレータ２０で生成された電圧との大小比較を行うにあたり、スリープレギュレータ２０側で生成された電圧として、基準電圧生成回路２１で生成された第２基準電圧ＶＬＰＲＥを用いるようにしている。これにより、出力電流容量が小であるが故に調整実施時の電圧収束時間が比較的長くなってしまうオペアンプ２２を介さずに、コンパレータ４０で大小比較処理が為されるので、図１４に示す構成を採用した場合に比してトリムモードの実行時間を短縮させることが可能となる。また、図１８に示す構成では、コンパレータ４０によって各レギュレータ（１０、２０）で生成された電圧同士の大小比較を行うにあたり、アクティブレギュレータ１０側で生成された電圧として、オペアンプ１２で生成された第１電源電圧ＲＥＧを用いるようにしている。これにより、オペアンプ１２のオフセット誤差をも考慮した電圧調整が為されるようになる。
図１９は、図１８に示す定電圧電源部４の変形例を示すブロック図である。
図１９に示す構成では、コンパレータ４０で大小比較の対象となる電圧を、アクティブレギュレータ１０の基準電圧生成回路１１で生成された第１基準電圧ＶＲＥＧと、スリープレギュレータ２０のオペアンプ２２から出力された第２電源電圧ＬＰＲＥＧとした点を除く他の構成は、図１８に示すものと同一である。ここで、第１電源電圧ＲＥＧの給電対象となる第１負荷３には比較的多くのノイズが生じ、このノイズが電源ラインＬ１に重畳される場合がある。しかしながら、図１９に示す構成では、かかる電源ラインＬ１を介してコンパレータ４０にそのノイズが回り込むことが無いので、図１８に示す構成に比して耐ノイズ性能が高い。
また、図１８又は図１９に示す構成では、スイッチ３０を介して第１電源ラインＬ１及び第２電源ラインＬ２同士を接続するようにしているが、例えば図２０に示すように、このスイッチ３０を省いて第１電源ラインＬ１及び第２電源ラインＬ２同士を短絡するようにしても良い。かかる構成によれば、図１８又は図１９に示す構成に比して、スリープレギュレータ活性信号ＬＰＲＥＧＯＮ及びスイッチ３０が含まれていない分だけ構成が簡略化される。
また、図１８又は図１９に示される定電圧電源部４では、スリープレギュレータ活性信号ＬＰＲＥＧＯＮに応じてスリープレギュレータ２０のオペアンプ２２に対してのみ活性化／非活性化制御を施すようにしているが、スリープレギュレータ２０の基準電圧生成回路２１、及び保持回路６０に対しても、活性化／非活性化制御を施すようにしても良い。
図２１は、かかる点に鑑みて為された、図１８に示される定電圧電源部４の変形例を示すブロック図である。
尚、図２１に示す構成では、基準電圧生成回路２１に代えて基準電圧生成回路２１ａ、保持回路６０に代えて保持回路６０ａを採用した点を除く他の構成は、図１８に示されるものと同一である。
図２１において、基準電圧生成回路２１ａは、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって、基準電圧生成回路２１と同様に第２基準電圧ＶＬＰＲＥの生成を行う。一方、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は、基準電圧生成回路２１ａは非活性状態となり、第２基準電圧ＶＬＰＲＥの生成動作を停止する。保持回路６０ａは、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル１にある間は活性状態となって、電圧調整信号生成回路５０から供給された電圧調整信号ＴＯを取り込んで上書き保持しつつ、保持された電圧調整信号ＴＯを電圧調整信号ＴＲとして基準電圧生成回路２１ａに供給する。一方、スリープレギュレータ活性信号ＬＰＲＥＧＯＮが論理レベル０にある間は、保持回路６０ａは非活性状態となり、上記した電圧調整信号ＴＯの取り込み動作を停止する。
ここで、トリムモードでは基準電圧生成回路２１ａで生成された第２基準電圧ＶＬＰＲＥをコンパレータ４０に供給する必要があることから、定電圧電源部４として図２１に示す構成を採用した場合、電源管理制御部２は、図１１に示す如く、トリムモードではスリープレギュレータ活性信号ＬＰＲＥＧＯＮを論理レベル１にする。よって、トリムモードでは論理レベル１のスリープレギュレータ活性信号ＬＰＲＥＧＯＮに応じて、スリープレギュレータ２０が第２電源電圧ＬＰＲＥＧを第２電源ラインＬ２に送出することになる。そのため、スイッチ３０がＯＮ状態にあると、第１電源ラインＬ１上に第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧが重畳されることになり、ＲＥＧの電圧が変動する可能性がある。そこで、図１１に示すように、トリムモードでは、電源管理制御部２は、論理レベル０の電源ライン結合信号ＰＳＷＯＮを供給することによりスイッチ３０をオフ状態に設定する。尚、スリープレギュレータ２０の出力電流容量がアクティブレギュレータ１０の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ１０のみが給電しているのと変わらないので、スイッチ３０をオン状態に設定しても構わない。
また、定電源電圧部４として図１８又は図１９に示す如き構成を採用するにあたり、スリープモード時に、給電対象となる第２負荷５が電源変動に強い場合には、スリープレギュレータ２０を常時活性状態にしておくようにしても良い。
図２２は、かかる点に鑑みて為された、図１８に示される定電圧電源部４の変形例を示すブロック図である。
尚、図２２に示す構成では、スリープレギュレータ２０のオペアンプ２２ａは、活性／非活性制御を施す為のスリープレギュレータ活性信号ＬＰＲＥＧＯＮによる制御を受けない点を除く他の構成は、図１８に示されるものと同一である。
定電圧電源部４として図２２に示す如き構成を採用した場合、スリープレギュレータ２０は常時活性状態となるので、アクティブモード及びトリムモードにおいて、第１電源ラインＬ１及び第２電源ラインＬ２上に第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧが重畳されることになる。そこで、アクティブモード及びトリムモードでは、電源管理制御部２は、論理レベル０の電源ライン結合信号ＰＳＷＯＮを図２２に示す如き構成を有する定電圧電源部４に供給する。これにより、スイッチ３０がオフ状態となり、アクティブレギュレータ１０の電源供給経路（Ｌ１）とスリープレギュレータ２０の電源供給経路（Ｌ２）とが分離する。ところで、スリープレギュレータ２０の出力電流容量がアクティブレギュレータ１０の出力電流容量に比して極めて小さい場合には、実質的にアクティブレギュレータ１０のみが給電しているのと変わらない状態になる。よって、このような場合には、スイッチ３０をオン状態に設定しても良い。また、アクティブモード時において、スリープレギュレータ２０からの給電だけで第２負荷５が正常に動作するならば、スイッチ３０をオフ状態固定にしても良く、或いは図２３に示す如くスイッチ３０を省いて、第１電源ラインＬ１及び第２電源ラインＬ２各々を常時、独立した状態にしておいても良い。
また、図１８〜図２３に示される構成では、コンパレータ４０で比較対象とするアクティブレギュレータ１０側の電圧及びスリープレギュレータ２０側の電圧の内の一方を、基準電圧（ＶＲＥＧ、ＶＬＰＲＥ）としている。しかしながら、各レギュレータ（１０、２０）に搭載されている出力アンプ（１２、２２、２２ａ）で生じるオフセット分を考慮した比較処理をコンパレータ４０で行うようにすれば、コンパレータ４０に入力すべきアクティブレギュレータ１０側の電圧及びスリープレギュレータ２０側の電圧を共に基準電圧（ＶＲＥＧ、ＶＬＰＲＥ）にすることも可能である。例えば、コンパレータ４０は、第１基準電圧ＶＲＥＧの電圧値と、オペアンプ２２（２２ａ）で生じるオフセット分を第２基準電圧ＶＬＰＲＥに加算した電圧値との大小比較又は差分を求め、その結果を示す比較結果信号ＣＯを生成するのである。また、コンパレータ４０は、第２基準電圧ＶＬＰＲＥの電圧値と、オペアンプ１２で生じるオフセット分を第１基準電圧ＶＲＥＧに加算した電圧値との大小比較又は差分を求め、その結果を示す比較結果信号ＣＯを生成する。
かかる構成によっても図１８〜図２３に示される構成と同様に、レギュレータ（１０、２０）の出力アンプ（１２、２２、２２ａ）で生じるオフセット分を排除しつつも高速な調整処理が為されるようになる。
また、図１４〜図１８及び図２０〜図２３に示されるように、コンパレータ４０で比較対象となるアクティブレギュレータ１０側の電圧が第１電源電圧ＲＥＧである場合には、アクティブレギュレータ１０に代えて、図２４に示す如き内部構成を有するアクティブレギュレータ１０ａを用いるようにしても良い。
図２４に示されるアクティブレギュレータ１０ａは、基準電圧生成回路１３及び昇圧回路１４を有する。
基準電圧生成回路１３は、アクティブレギュレータ活性信号ＲＥＧＯＮが論理レベル１にある間に亘り活性状態となり、バッテリ電圧ＶＤＤに基づいて、上記第１基準電圧ＶＲＥＧよりも所定電圧値だけ小なる基準電圧を生成し、これを第１基準電圧ＶＲＥとして昇圧回路１４のオペアンプＯＰの非反転入力端子に供給する。
昇圧回路１４は、このオペアンプＯＰ、ｐチャネルＭＯＳ型のトランジスタＱ３及びＱ４、抵抗Ｒ４及びＲ５、ｎチャネルＭＯＳ型のトランジスタＱ５からなる。オペアンプＯＰの出力端子はトランジスタＱ３のドレイン端子及びトランジスタＱ４のゲート端子に接続されている。トランジスタＱ３のソース端子にはバッテリ電圧ＶＤＤが印加されており、そのゲート端子にはアクティブレギュレータ活性信号ＲＥＧＯＮが供給されている。トランジスタＱ４のソース端子にはバッテリ電圧ＶＤＤが印加されており、そのドレイン端子には第１電源ラインＬ１及び抵抗Ｒ４の一端が接続されている。抵抗Ｒ４の他端には抵抗Ｒ５の一端、及びオペアンプＯＰの反転入力端子が接続されている。抵抗Ｒ５の他端にはトランジスタＱ５のドレイン端子が接続されている。トランジスタＱ５のソース端子には接地電位ＧＮＤが印加されており、そのゲート端子にはアクティブレギュレータ活性信号ＲＥＧＯＮが供給されている。かかる構成により、論理レベル１のアクティブレギュレータ活性信号ＲＥＧＯＮが供給されると、オペアンプＯＰが活性状態になると共にトランジスタＱ５がオン状態となり、抵抗Ｒ４及びＲ５同士の接続点に生じた負帰還電圧ＶＭがオペアンプＯＰの反転入力端子に供給される。これにより昇圧回路１４は、基準電圧生成回路１３から供給された第１基準電圧ＶＲＥの電圧を所定電圧値だけ昇圧し、これを第１電源電圧ＲＥＧとして第１電源ラインＬ１上に送出する。
このように、図２４に示す如き、出力段が帰還型の昇圧回路１４となっているアクティブレギュレータ１０ａを採用することにより、出力段がボルテージフォロワとなっているアクティブレギュレータ１０に比べて安定した給電を行うことが可能となる。
尚、アクティブレギュレータとして図２４に示す如きアクティブレギュレータ１０ａを採用するにあたり、その基準電圧生成回路１３から送出された第１基準電圧ＶＲＥをコンパレータ４０で比較対象とすることも可能である。この際、第１基準電圧ＶＲＥの電圧値と、第１電源電圧ＲＥＧの電圧値とは互いに異なる為、ＶＲＥを直接、コンパレータ４０に供給することは出来ない。そこで、第１基準電圧ＶＲＥを上記昇圧回路１４と同一量だけ昇圧する昇圧回路を、基準電圧生成回路１３及びコンパレータ４０の間に設けるようにする。
図２５は、かかる点に鑑みて為された、図２３に示される定電圧電源部４の構成の変形例を示す図である。
図２５に示す定電圧電源部４においては、アクティブレギュレータ１０に代えて図２４に示すアクティブレギュレータ１０ａを採用し、更に、基準電圧生成回路１３から送出された第１基準電圧ＶＲＥを昇圧回路１５を介してコンパレータ４０に供給する点を除く他の構成は、図２３に示されるものと同一である。
図２５において、昇圧回路１５は、オペアンプＯＰ、抵抗Ｒ６及び抵抗Ｒ７からなる非反転増幅回路であり、基準電圧生成回路１３から送出された第１基準電圧ＶＲＥを昇圧回路１４と同一の増幅率で昇圧した電圧を第１基準電圧ＶＲＥＯとしてコンパレータ４０に供給する。この際、昇圧回路１４の抵抗Ｒ４及びＲ５、並びに昇圧回路１５の抵抗Ｒ６及びＲ７は、
（Ｒ４／Ｒ５）＝（Ｒ７／Ｒ６）
を満たすように設定される。
尚、上記したアクティブレギュレータ１０ａ及び昇圧回路１５を用いた構成は、図２３のみならず、図１８、図２０、図２１又は図２２に示される定電圧電源部４のいずれにも適用可能である。
また、上記実施例では、低消費電力化を図るべく駆動電流を抑えるようにした基準電圧生成回路２１として、図５に示す如き構成を有するものを採用しているが、かかる構成に限定されるものではない。
図２６は、基準電圧生成回路２１の他の一例を示す回路図である。
図２６において、電流源ＡＧは、バッテリ電圧ＶＤＤに基づいて一定電流を生成し、これを出力ラインＬＯに送出する。出力ラインＬＯ及びスイッチアレイＳＡＡ間には、図５に示す如き形態でｎチャネルＭＯＳ型のトランジスタ及びｐチャネルＭＯＳ型のトランジスタが直列に接続されてなる電流路Ｃ１〜ＣＰ（Ｐは２以上の整数）が並列に設けられている。電流路Ｃ１〜ＣＰは、夫々直列に接続されているトランジスタの段数が異なり、各電流路における電気抵抗が異なっている。スイッチアレイＳＡＡは、接地ラインと電流路Ｃ１〜ＣＰ各々とを個別に接続するスイッチ素子ＳＷ１〜ＳＷＰを備えている。スイッチアレイＳＡは、スイッチ素子ＳＷ１〜ＳＷＰの内で電圧調整信号ＴＲに応じた１のスイッチ素子ＳＷをオン状態、他のスイッチ素子ＳＷを全てオフ状態に設定する。すなわち、スイッチアレイＳＡは、電圧調整信号ＴＲに応じて電流路Ｃ１〜ＣＰの内から実際に電流を流す電流路を選択する。この際、電流路Ｃ１〜ＣＰは、夫々電気抵抗が異なっているので、選択された電流路によって出力ラインＬＯに生じる電圧値が変化する。この出力ラインＬＯに生じた電圧が第２基準電圧ＶＬＰＲＥとして送出される。
また、上記実施例では、図２又は図１１に示すように、スリープモードからアクティブモードに切り替わる際に、トリミングモードでスリープレギュレータ２０の電圧を調整するようにしているが、ユーザによる操作部１の操作に応じて任意のタイミングでトリミングモードを実行させるようにしても良い。また、図２７に示すように、周囲温度を検出する温度センサ６を設け、電源管理制御部２によってその温度が所定の温度変化幅よりも大きく変化したと判定された場合、つまりスリープレギュレータ２０において温度変動が生じ易い環境下では、トリミングモードを強制的に実行させるようにしても良い。また、温度センサ６に代えて図２８に示す如きバッテリモニタ６ａを設けるような構成を採用しても良い。バッテリモニタ６ａは、バッテリ電圧が所定の変化幅よりも大きく変化した場合にバッテリ異常検知信号を電源管理制御部２に供給する。この際、電源管理制御部２は、かかるバッテリ異常検知信号に応じてトリミングモードの実行に切り替える。
尚、上記実施例では、アクティブレギュレータ１０で生成された電圧（ＶＲＥＧ、ＲＥＧ）と、スリープレギュレータ２０で生成された電圧（ＶＬＰＲＥ、ＬＰＲＥＧ）との大小比較結果（ＣＯ）に基づいて、電圧値を増加又は低下させることを示す電圧調整信号（ＴＯ、ＴＲ）を生成するようにしているが、かかる構成に限定されない。
例えば、トリムモード時に、アクティブレギュレータ１０で生成された電圧（ＶＲＥＧ、ＲＥＧ）と、スリープレギュレータ２０で生成された電圧（ＶＬＰＲＥ、ＬＰＲＥＧ）との電圧値の差を求め、この電圧値の差に対応した電圧調整値の分だけ第２基準電圧ＶＬＰＲＥを低下又は増加させることを示す電圧調整信号（ＴＯ、ＴＲ）を生成する。この際、基準電圧生成回路２１は、この電圧調整信号にて示される値が負極性である場合には第２基準電圧ＶＬＰＲＥをその電圧調整値の分だけ増加させる一方、かかる電圧調整値が正極性である場合には第２基準電圧ＶＬＰＲＥをその電圧調整値の分だけ低下させるべき調整を行う。尚、かかる電圧調整信号を保持回路６０で保持しておくことにより、基準電圧生成回路２１は、スリープモード時に、その保持された電圧調整値に基づいて調整された第２基準電圧ＶＬＰＲＥを生成する。
図２９は、本発明に係る電源装置が搭載されている電子機器が、携帯電話機又はスマートフォンの如き通信装置である場合の内部構成を示すブロック図である。
尚、図２９においては、前述した如き第１負荷３が送受信部３ａとなり、第２負荷５がシステム維持管理部５ａとなる点を除く他の構成は図１に示すものと同一である。この際、定電圧電源部４は、図３、図１０、図１２〜図１９、図２１〜図２３又は図２５に示す如き内部構成を有し、アクティブモード時において、前述した如く生成した第１電源電圧ＲＥＧを第１電源ラインＬ１を介して送受信部３ａに供給する。この際、送受信部３ａは、第１電源電圧ＲＥＧの供給に応じて電波信号に対する送受信動作及びこの送受信動作に係わる各種設定動作が可能な状態となり、操作部１から供給された操作信号に応じた各種無線送受信動作を行う。尚、定電圧電源部４は、送受信部３が送受信動作を停止するスリープモード時には、上記した如き送受信部３に対する給電を停止する。
また、定電圧電源部４は、電源ライン結合信号ＰＳＷＯＮに応じて、上記第１電源電圧ＲＥＧ及び第２電源電圧ＬＰＲＥＧの内の一方を第２電源ラインＬ２を介してシステム維持管理部５に供給する。システム維持管理部５は、スリープモード時においてもその動作を維持させておくべき、例えば時刻計時用のタイマ、及びメールの着信処理回路等からなる。システム維持管理部５は、第１電源電圧ＲＥＧ又は第２電源電圧ＬＰＲＥＧの供給に応じて動作可能な状態となる。かかる構成により、定電圧電源部４は、アクティブモードでは上記した第１電源電圧ＲＥＧを送受信部３及びシステム維持管理部５の双方に対して給電する一方、スリープモードでは上記した第２電源電圧ＬＰＲＥＧをシステム維持管理部５に供給する。この際、スリープモードでは、定電圧電源部４による送受信部３に対する給電は一切為されない。
１ 操作部
２ 電源管理制御部
３ 第１負荷
４ 定電圧電源部
５ 第２負荷
１０ アクティブレギュレータ
１１、２１ 基準電圧生成回路
２０ スリープレギュレータ
４０ コンパレータ
５０ 電圧調整信号生成回路
６０ 保持回路

Claims (18)

  1. 第１電圧を生成する第１電源部と、第２電圧を生成し且つ前記第１電源部よりも出力電流容量が小さい第２電源部と、を有する電源装置であって、
    前記第１電圧の電圧値と前記第２電圧の電圧値とを大小比較して比較結果信号を生成するコンパレータと、
    前記比較結果信号が前記第１電圧よりも前記第２電圧の方が大であることを表す場合には前記第２電圧の電圧値を低下させる一方、前記比較結果信号が前記第２電圧よりも前記第１電圧の方が大であることを表す場合には前記第２電圧の電圧値を増加させることを示す電圧調整信号を生成する電圧調整信号生成手段を更に備え、
    前記第２電源部は、前記電圧調整信号に応じて前記第２電圧の電圧値を調整することを特徴とする電源装置。
  2. 前記コンパレータは、前記第１電圧と前記第２電圧との電圧値の差を示す信号を前記比較結果信号として生成することを特徴とする請求項１記載の電源装置。
  3. 前記第１電源部は、第１基準電圧を生成する第１基準電圧生成回路と、前記第１基準電圧と同一電圧値になるような電圧を第１電源電圧として生成して第１電源ライン上に送出する第１出力アンプと、を含み、
    前記第２電源部は、第２基準電圧を生成する第２基準電圧生成回路と、前記第２基準電圧と同一電圧値になるような電圧を第２電源電圧として生成して第２電源ライン上に送出する第２出力アンプと、を含み、
    前記第１電圧は前記第１基準電圧又は前記第１電源電圧であり、前記第２電圧は前記第２基準電圧又は前記第２電源電圧であり、
    前記第２基準電圧生成回路は、前記電圧調整信号に応じて前記第２基準電圧の電圧値を調整することを特徴とする請求項１又は２記載の電源装置。
  4. 前記第１基準電圧生成回路は負帰還増幅回路を含み、当該負帰還増幅回路の出力電圧を前記第１基準電圧として前記第１出力アンプに供給し、
    前記第２基準電圧生成回路は、出力ライン及び接地ライン間に直列に接続された複数のトランジスタと、前記出力ラインを介して前記複数のトランジスタに電流を送出する電流源とを含み、前記出力ライン上の電圧を前記第２基準電圧として前記第２出力アンプに供給することを特徴とする請求項３記載の電源装置。
  5. 前記第１電源ライン及び前記第２電源ライン同士を接続又は遮断するスイッチを更に備え、
    前記第１電源部は、活性信号に応じて前記第１電源電圧の生成を行う活性状態及び前記第１電源電圧の生成を停止する非活性状態の内のいずれか一方の状態に切り替え可能であることを特徴とする請求項３又は４に記載の電源装置。
  6. 前記電圧調整信号を保持する保持回路を更に備え、
    前記第２基準電圧生成回路は、前記保持回路によって保持された電圧調整信号に応じて前記第２電圧の電圧値を調整することを特徴とする請求項３〜５のいずれか１に記載の電源装置。
  7. 前記保持回路は、前記第２電源電圧の給電を受けることにより駆動状態となることを特徴とする請求項６に記載の電源装置。
  8. 前記第１電圧は前記第１電源電圧であり、前記第２電圧は前記第２基準電圧であることを特徴とする請求項３〜７のいずれか１に記載の電源装置。
  9. 前記第１電圧は前記第１基準電圧であり、前記第２電圧は前記第２電源電圧であることを特徴とする請求項３〜７のいずれか１に記載の電源装置。
  10. 前記コンパレータは、前記第１基準電圧と、前記第２出力アンプで生じるオフセット分を前記第２基準電圧に加算したオフセット加算電圧との差、又は前記第１基準電圧と前記オフセット加算電圧との大小比較結果を示す信号を前記比較結果信号として生成することを特徴とする請求項３〜７のいずれか１に記載の電源装置。
  11. 前記コンパレータは、前記第２基準電圧と、前記第１出力アンプで生じるオフセット分を前記第１基準電圧に加算したオフセット加算電圧との差、又は前記第２基準電圧と前記オフセット加算電圧との大小比較結果を示す信号を前記比較結果信号として生成することを特徴とする請求項３〜７のいずれか１に記載の電源装置。
  12. 第１電圧を生成する第１電源部と、第２電圧を生成し且つ前記第１電源部よりも出力電流容量が小さい第２電源部と、を備えた電源装置の制御方法であって、
    電圧調整部が、前記第１電圧の電圧値と前記第２電圧の電圧値とを大小比較し、前記第２電圧が前記第１電圧よりも大である場合には前記第２電圧の電圧値を低下させる一方、前記第２電圧が前記第１電圧よりも小である場合には前記第２電圧の電圧値を増加させる調整を前記第２電源部に施すことを特徴とする電源装置の制御方法。
  13. 前記第１電源部は、第１負荷に給電可能であり、当該第１負荷が動作状態となるアクティブモード時に活性状態を維持して前記第１電圧を生成し、第１負荷が停止状態とするスリープモード時に前記第１電圧生成の停止状態を維持する機能を備えていることを特徴とする請求項１２に記載の電源装置の制御方法。
  14. 前記第２電圧の電圧値は、前記アクティブモード時に調整されることを特徴とする請求項１３に記載の電源装置の制御方法。
  15. 前記第２電圧の電圧値の調整は、前記第１電源部が活性状態となった後であって前記アクティブモードの直前に行うことを特徴とする請求項１３記載の電源装置の制御方法。
  16. 前記アクティブモードは電波信号の送受信動作、及び当該送受信動作に係わる設定動作を行うモードであり、
    前記スリープモードは前記送受信動作を停止するモードであり、
    前記第２電圧の電圧値の調整は、前記第１電源部が活性状態である場合であって、前記送受信動作が行われている期間を避けて行うことを特徴とする請求項１３に記載の電源装置の制御方法。
  17. 第１負荷が動作状態となるアクティブモードと、前記第１負荷が停止状態となるスリープモードと、を備え、前記アクティブモード時に活性状態を維持して第１電圧を生成して前記第１負荷に給電を行い、前記スリープモード時に前記第１電圧の生成を停止状態として前記第１負荷への給電を停止状態とする第１電源部と、第２電圧を生成して第２の負荷に給電を行う前記第１電源部よりも出力電流容量が小さい第２電源部と、を有する電子機器であって、
    前記第１電圧の電圧値と前記第２電圧の電圧値とを大小比較して比較結果信号を生成するコンパレータと、
    前記比較結果信号が前記第１電圧よりも前記第２電圧の方が大であることを表す場合には前記第２電圧の電圧値を低下させる一方、前記比較結果信号が前記第２電圧よりも前記第１電圧の方が大であることを表す場合には前記第２電圧の電圧値を増加させることを示す電圧調整信号を生成する電圧調整信号生成手段を備え、
    前記第２電源部は、前記電圧調整信号に応じて前記第２電圧の電圧値を調整することを特徴とする電子機器。
  18. 前記アクティブモード時に電波信号の送受信制御を行う送受信部を備え、
    前記第１電源部は、第１基準電圧を生成する第１基準電圧生成回路と、前記第１基準電圧と同一電圧値になるような第１電源電圧として生成して第１電源ラインを介して前記送受信部に供給する第１出力アンプと、を含み、
    前記第２電源部は、第２基準電圧を生成する第２基準電圧生成回路と、前記第２基準電圧と同一電圧値になるような第２電源電圧を生成して第２電源ラインを介して前記第２負荷に供給する第２出力アンプと、を含み、
    前記第１電圧は前記第１基準電圧又は前記第１電源電圧であり、前記第２電圧は前記第２基準電圧であることを特徴とする請求項１７に記載の電子機器。
JP2011270197A 2011-12-09 2011-12-09 電源装置、電源装置の制御方法及び電子機器 Active JP5961374B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011270197A JP5961374B2 (ja) 2011-12-09 2011-12-09 電源装置、電源装置の制御方法及び電子機器
US13/691,867 US9450418B2 (en) 2011-12-09 2012-12-03 Power supply device, method for controlling the power supply device, and electronic apparatus
CN201210521286.9A CN103163931B (zh) 2011-12-09 2012-12-07 电源装置、电源装置的控制方法及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011270197A JP5961374B2 (ja) 2011-12-09 2011-12-09 電源装置、電源装置の制御方法及び電子機器

Publications (2)

Publication Number Publication Date
JP2013122642A JP2013122642A (ja) 2013-06-20
JP5961374B2 true JP5961374B2 (ja) 2016-08-02

Family

ID=48571306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011270197A Active JP5961374B2 (ja) 2011-12-09 2011-12-09 電源装置、電源装置の制御方法及び電子機器

Country Status (3)

Country Link
US (1) US9450418B2 (ja)
JP (1) JP5961374B2 (ja)
CN (1) CN103163931B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8970188B2 (en) * 2013-04-05 2015-03-03 Synaptics Incorporated Adaptive frequency compensation for high speed linear voltage regulator
US10060955B2 (en) * 2014-06-25 2018-08-28 Advanced Micro Devices, Inc. Calibrating power supply voltages using reference measurements from code loop executions
US9804615B2 (en) * 2014-10-13 2017-10-31 Sk Hynix Memory Solutions Inc. Low power bias scheme for mobile storage SOC
CN106033237B (zh) * 2015-03-11 2019-08-30 鸿富锦精密电子(天津)有限公司 电子设备、配电板及其电源工作模式切换电路
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up
US20180041046A1 (en) * 2016-08-04 2018-02-08 National Chung Shan Institute Of Science And Technology Multi-power supply device
US9933800B1 (en) 2016-09-30 2018-04-03 Synaptics Incorporated Frequency compensation for linear regulators
US10401942B2 (en) * 2017-02-22 2019-09-03 Ambiq Micro Inc. Reference voltage sub-system allowing fast power up from extended periods of ultra-low power standby mode
US10386875B2 (en) * 2017-04-27 2019-08-20 Pixart Imaging Inc. Bandgap reference circuit and sensor chip using the same
US10915122B2 (en) * 2017-04-27 2021-02-09 Pixart Imaging Inc. Sensor chip using having low power consumption
US10663994B2 (en) * 2018-03-08 2020-05-26 Macronix International Co., Ltd. Auto-calibrated bandgap reference
US11644853B2 (en) * 2019-12-20 2023-05-09 Advanced Micro Devices, Inc. Power delivery system having low- and high-power power supplies

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
JP2803410B2 (ja) * 1991-10-18 1998-09-24 日本電気株式会社 半導体集積回路
JPH0645983A (ja) * 1992-07-24 1994-02-18 Nec Kansai Ltd コードレスホン回路
JPH08305453A (ja) * 1995-05-11 1996-11-22 Toshiba Microelectron Corp 基準電圧発生回路
JP3394509B2 (ja) * 1999-08-06 2003-04-07 株式会社リコー 定電圧電源
JP2002091589A (ja) * 2000-09-18 2002-03-29 Fuji Electric Co Ltd 基準電圧回路およびそのトリミング方法
US6661279B2 (en) 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
JP2002373942A (ja) 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
JP2004133800A (ja) * 2002-10-11 2004-04-30 Renesas Technology Corp 半導体集積回路装置
JP2005234739A (ja) * 2004-02-18 2005-09-02 Sharp Corp シリーズレギュレータ及びそれを用いた電子機器
EP1610384A3 (en) * 2004-06-14 2008-11-19 Denso Corporation Electronic unit with a substrate where an electronic circuit is fabricated
AU2006325783B2 (en) * 2005-12-14 2011-09-08 Welch Allyn, Inc. Medical device wireless adapter
US20080136396A1 (en) 2006-12-06 2008-06-12 Benjamin Heilmann Voltage Regulator
JP2008225952A (ja) * 2007-03-14 2008-09-25 Ricoh Co Ltd ボルテージレギュレータ
JP5169415B2 (ja) 2008-04-11 2013-03-27 株式会社リコー 電源装置および電源装置の出力電圧変更方法
JP5482221B2 (ja) 2010-01-22 2014-05-07 株式会社リコー アナログ回路

Also Published As

Publication number Publication date
US20130147271A1 (en) 2013-06-13
US9450418B2 (en) 2016-09-20
CN103163931A (zh) 2013-06-19
JP2013122642A (ja) 2013-06-20
CN103163931B (zh) 2017-04-12

Similar Documents

Publication Publication Date Title
JP5961374B2 (ja) 電源装置、電源装置の制御方法及び電子機器
KR101004851B1 (ko) 출력 제어 기능을 갖는 전력증폭기 시스템
US10547307B2 (en) Bias circuit and power amplifier having the same
JP2012244251A (ja) 増幅器、送信装置および増幅器制御方法
US7688035B2 (en) Apparatus and method for conserving battery charge
JP2001237722A (ja) 送信電力の調整回路装置
US7453245B1 (en) Method and system for providing precise current regulation and limitation for a power supply
WO2015135254A1 (zh) 一种电源控制装置及方法
JP6275478B2 (ja) 電源装置、電源装置の制御方法、及び電源装置を含む通信装置
KR20120105197A (ko) 휴대 단말기의 리셋 회로 및 리셋 방법
US10605836B2 (en) Voltage detection device
KR20200020587A (ko) 선형성 개선을 위한 바이어스 회로 및 파워 증폭 장치
JPH11177444A (ja) 送信電力制御装置及び方法
JP2004153931A (ja) 多出力電源装置
US20100041446A1 (en) Electronic apparatus with power saving function and method thereof
JPH1124764A (ja) 直流安定化電源装置
CN109525223B (zh) 一种获取晶体振荡器工作电流的系统、方法、芯片
JP6446570B2 (ja) 電源装置、電源装置の制御方法、及び電源装置を含む通信装置
US20170265143A1 (en) Integrated circuit system and integrated circuit
KR101288216B1 (ko) 전력 증폭기
JPH0869330A (ja) 電子装置の消費電力を制御するための電圧調整装置及び電圧調整方法
US8130982B2 (en) Signal amplifying apparatus, amplification system, and signal amplification method
KR100657104B1 (ko) 이동 통신 단말기의 전력증폭기 제어 회로
US20090021075A1 (en) Semiconductor device
WO2010103598A1 (ja) バイアス回路及びそれを備えた信号処理回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160627

R150 Certificate of patent or registration of utility model

Ref document number: 5961374

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150