WO2010103598A1 - バイアス回路及びそれを備えた信号処理回路 - Google Patents

バイアス回路及びそれを備えた信号処理回路 Download PDF

Info

Publication number
WO2010103598A1
WO2010103598A1 PCT/JP2009/006983 JP2009006983W WO2010103598A1 WO 2010103598 A1 WO2010103598 A1 WO 2010103598A1 JP 2009006983 W JP2009006983 W JP 2009006983W WO 2010103598 A1 WO2010103598 A1 WO 2010103598A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
bias
signal
circuit
output
Prior art date
Application number
PCT/JP2009/006983
Other languages
English (en)
French (fr)
Inventor
中山和也
政井茂雄
山崎秀哉
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010103598A1 publication Critical patent/WO2010103598A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45728—Indexing scheme relating to differential amplifiers the LC comprising one switch

Definitions

  • the present invention relates to a bias circuit for supplying a constant bias voltage to a circuit that processes an input signal, and a signal processing circuit including the bias circuit.
  • a bias voltage having a predetermined constant value is supplied together with the input signal to the input circuit to which the signal to be processed is input.
  • a bias circuit is well known (see, for example, Patent Document 1).
  • FIG. 8 is a block diagram showing a configuration of a signal processing circuit including a conventional bias circuit.
  • a signal source 105 is connected to the input terminal 102 of the amplifier circuit 101 via a capacitor 104.
  • the amplifier circuit 101 processes the input signal supplied from the signal source 105 and outputs it from the output terminal 103.
  • An output terminal 108 of a bias circuit 107 is further connected to the input terminal 102 of the amplifier circuit 101 via a resistor 106.
  • the control signal supplied to the control signal terminal 109 is input to the amplifier circuit 101 and the bias circuit 107, and their operations are controlled.
  • the control signal is a predetermined constant value voltage V1
  • the amplifier circuit 101 and the bias circuit 107 are controlled in a standby state and both are turned off.
  • the control signal is a predetermined constant value voltage V2
  • the amplifier circuit 101 and the bias circuit 107 are controlled to be in an operating state and both are turned on.
  • FIG. 9 shows the operation of each element constituting the signal processing circuit.
  • A is the waveform of the control signal supplied to the control signal terminal 109
  • (b) is the waveform of the bias voltage applied to the input terminal 102 of the amplifier circuit 101
  • (c) is the waveform of the output signal appearing at the output terminal 103. It is.
  • Each figure shows a waveform when the operation state is shifted to the operation state after the standby state.
  • the control signal (a) is the voltage V1 in the standby state, and switches to V2 when the operation state is entered.
  • the control signal (a) is the voltage V1
  • the bias voltage (b) is not output as the predetermined voltage V
  • the amplifier circuit 101 is also in the standby state, and the output signal (c) is not output.
  • the control signal (a) is in the operating state of the voltage V2
  • the bias voltage (b) rises to the predetermined voltage V and is supplied to the amplifier circuit 101.
  • the output signal (c) appears as a waveform as shown by a solid line when the input signal from the signal source 105 is applied.
  • the bias voltage (b) of the input terminal 102 of the amplifier circuit 101 cannot immediately reach a predetermined constant value. This is because the voltage at the input terminal 102 gradually increases according to the time constant of the input by the resistor 106 and the capacitor 104, and it takes time for the bias voltage (b) to settle to the desired voltage V. Therefore, it takes time to stabilize the output waveform of the amplifier circuit 101 to which the signal from the signal source 105 is input while being superimposed on the bias voltage (b) as shown in FIG. 9C.
  • the bias circuit 107 is configured to always output a bias voltage in an operating state.
  • a constant bias voltage V is always applied to the input terminal 102 of the amplifier circuit 101, and when the standby state is switched to the operating state, a stable normal output waveform is immediately output from the amplifier circuit 101. .
  • the bias circuit 107 when the bias circuit 107 is always in the operating state in order to shorten the time until normal operation when switching from the standby state to the operating state, the bias circuit 107 is also in the standby state. Is operating, the current consumption increases.
  • the bias circuit in the standby state, the bias circuit must also be in a standby state to suppress power consumption.
  • the present invention can reduce the time until the bias voltage reaches the normal state when switching from the standby state to the operating state, and can respond to the reduction in power consumption in the standby state.
  • An object is to provide a bias circuit.
  • Another object of the present invention is to provide a signal processing circuit having such a bias circuit.
  • a bias circuit includes a first voltage generator having a characteristic of generating a bias voltage having a predetermined constant value with high power consumption with high accuracy, and the first voltage generator.
  • a second voltage generation unit that generates the bias voltage having a predetermined constant value with lower power consumption than the first voltage generation unit.
  • the first voltage generator and the second voltage generator are connected in parallel to each other and output the bias voltage to a common bias voltage output terminal. In an operating state, the first voltage generator generates the bias voltage. In the standby state, the first voltage generator is controlled to stop outputting and the second voltage generator is controlled to output the bias voltage.
  • a constant bias voltage with high accuracy means that a voltage having a constant value is substantially always generated, for example, with very little fluctuation in the voltage value due to power supply voltage fluctuation or temperature change.
  • the first voltage generation unit outputs the bias voltage with high accuracy in the operation state, and in the standby state, the first voltage generation unit stops the output and the second voltage generation unit is low. Control is performed to output a bias voltage with power consumption. Therefore, when the standby state is switched to the operating state, the bias voltage has already been supplied by the second voltage generation unit, so that the time until normal operation can be shortened. In addition, in the standby state, the high-accuracy first voltage generation unit is stopped, and only the second voltage generation unit with low power consumption is operating, so that power consumption can be reduced.
  • the bias voltage supplied to the amplifier circuit 1 by the highly accurate first voltage generator can maintain good power supply voltage fluctuations and temperature characteristics.
  • FIG. 1 is a block diagram showing a configuration of a signal processing circuit having a bias circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a waveform diagram showing the operation of each element of the signal processing circuit.
  • FIG. 3 is a circuit diagram showing a bias circuit according to the second embodiment of the present invention.
  • FIG. 4 is a circuit diagram illustrating an example of a bandgap circuit that generates the bandgap voltage VBR in the first voltage generator included in the bias circuit of FIG. 3.
  • FIG. 5 is a circuit diagram showing a bias circuit according to Embodiment 3 of the present invention.
  • FIG. 6 is a circuit diagram showing a bias circuit according to Embodiment 4 of the present invention.
  • FIG. 1 is a block diagram showing a configuration of a signal processing circuit having a bias circuit according to Embodiment 1 of the present invention.
  • FIG. 2 is a waveform diagram showing the operation of each element of the signal processing circuit.
  • FIG. 3 is a circuit diagram
  • FIG. 7 is a circuit diagram showing a bias circuit according to the fifth embodiment of the present invention.
  • FIG. 8 is a block diagram showing a configuration of a signal processing circuit including a conventional bias circuit.
  • FIG. 9 is a waveform diagram showing the operation of each element of the signal processing circuit.
  • FIG. 10 is a block diagram showing a configuration of a signal processing circuit including another conventional bias circuit.
  • the bias circuit of the present invention can take the following modes based on the above configuration.
  • the first voltage generator can include an element for switching between the operation state mode and the standby state mode.
  • the second voltage generator can include an element for switching between the operation state mode and the standby state mode.
  • the signal processing circuit of the present invention can be configured as follows using the bias circuit of the present invention having the above configuration.
  • the signal processing circuit of the present invention includes a signal processing unit that receives a signal to be processed as input to an input terminal, outputs a signal obtained by performing a predetermined process on the input signal from a signal output terminal, and the signal processing unit.
  • a bias circuit having any one of the above configurations in which the bias voltage output terminal is connected to the input terminal; a control path for supplying a control signal to the first voltage generating unit, the second voltage generating unit, and the signal processing unit;
  • the first voltage generation unit outputs the bias voltage
  • the signal processing unit is controlled to perform a predetermined process on the input signal and output the control signal.
  • the signal standby mode the first voltage generator stops output, the second voltage generator outputs the bias voltage, and the signal processor stops processing the input signal and outputting the signal. It is controlled to so that.
  • a signal may be input to the input terminal from a signal generator such as a microphone such as a mobile phone, and an amplification circuit may be used for the signal processing unit.
  • the signal processing unit is not limited to the amplifier circuit, and may be replaced with a circuit having another function.
  • one terminal is connected to the input terminal of the signal processing unit, and the capacitor to which the input signal is supplied to the other terminal is inserted between the input terminal of the signal processing unit and the bias voltage output terminal.
  • a resistance element connected to each other.
  • the capacitance represents an element equivalent to a microphone, for example.
  • FIG. 1 is a block diagram showing a configuration of a signal processing circuit having a bias circuit 13 according to Embodiment 1 of the present invention.
  • a capacitor microphone or the like is connected to the input terminal 2 of the amplifier circuit 1 constituting the signal processing unit.
  • the microphone can be expressed by an equivalent circuit 14 including a series connection of the signal source 5 and the capacitor 4, and the capacitor 4 is connected to the input terminal 2.
  • the amplifier circuit 1 processes the input signal supplied from the signal source 5 and outputs it from the output terminal 3.
  • the output terminal 12 of the bias circuit 13 is further connected to the input terminal 2 of the amplifier circuit 1 via the resistor 6.
  • the bias circuit 13 includes a first voltage generator 7 and a second voltage generator 9, and the output terminals 8 and 10 are connected to the output terminal 12.
  • the first voltage generator 7 is configured to be able to generate a desired bias voltage with high accuracy. Therefore, the circuit configuration is complicated and the power consumption is large.
  • the second voltage generation unit 9 has a simpler circuit configuration in which the accuracy of the bias voltage is lower than that of the first voltage generation unit 7. Therefore, the power consumption is very low compared to the first voltage generator 7.
  • the control signal supplied to the control signal terminal 11 is input to the amplifier circuit 1, the first voltage generator 7 and the second voltage generator 9 to control their operation.
  • the control signal is a predetermined constant value voltage V1
  • the bias circuit 13 enters a standby state. At that time, the amplifier circuit 1 and the first voltage generator 7 are turned off, and the second voltage generator 9 is turned on.
  • the control signal is a predetermined constant voltage V2
  • the bias circuit 13 is in an operating state, the amplifier circuit 1 and the first voltage generator 7 are turned on, and the second voltage generator 9 is turned off.
  • the on / off control of the second voltage generation unit 9 is not necessary (see, for example, Embodiment 5 described later).
  • FIG. 2 shows the operation of each element of the signal processing circuit configured as described above.
  • (A) is a waveform of a control signal supplied to the control signal terminal 11
  • (b) is a waveform of a bias voltage applied to the input terminal 2 of the amplifier circuit 1
  • (c) is an output waveform of the amplifier circuit 1.
  • Each figure shows a waveform when the operation state is shifted to the operation state after the standby state.
  • the control signal (a) is the voltage V1 in the standby state, and switches to V2 when the operation state is entered. Therefore, this figure shows the time change of the bias voltage (b) and the output waveform (c) when the control signal (a) is switched from the voltage V1 to V2.
  • the control signal (a) is the voltage V1
  • the low-accuracy voltage V (indicated by the solid line B1) output from the second voltage generator 9 is supplied as the bias voltage (b).
  • the output waveform (c) is zero, but the input terminal 2 of the amplifier circuit 1 is maintained at a predetermined constant bias voltage V (accuracy is low).
  • a solid line waveform B1 indicates a waveform after the countermeasure according to the present embodiment
  • a broken line waveform B0 indicates a waveform before the countermeasure.
  • the amplifier circuit 1 and the first voltage generator 7 are turned on from the off state. That is, the first voltage generator 7 supplies a high-precision bias voltage V (b) having a predetermined constant value to the amplifier circuit 1.
  • the amplifier circuit 1 outputs an output signal waveform C (c) based on the bias voltage. At this time, since the second voltage generator 9 is off, there is no power consumption.
  • the bias voltage is supplied from the second voltage generation unit 9, and the input terminal 2 of the amplifier circuit 1 is maintained at a predetermined constant bias voltage V with low accuracy. Is done.
  • the second voltage generation unit 9 is switched to the first voltage generation unit 7 to supply a highly accurate bias voltage V. Accordingly, a substantially constant bias voltage V is always applied to the input terminal 2 of the amplifier circuit 1 regardless of the state of the control signal (a). For this reason, when the standby state is switched to the operating state, the time until the output of the amplifier circuit 1 operates normally is shortened.
  • the present embodiment is characterized in that the first voltage generator 7 that outputs a highly accurate bias voltage but with high power consumption and the second voltage generator 9 that has low accuracy but very low power consumption. Is an integrated bias circuit 13. Then, by operating the first voltage generator 7 in the operating state and operating only the second voltage generator 9 in the standby state, it is possible to achieve both highly accurate bias voltage supply and low power consumption.
  • FIG. 3 shows a bias circuit according to the second embodiment of the present invention.
  • This bias circuit corresponds to the bias circuit 13 included in the signal processing circuit according to the first embodiment shown in FIG.
  • an example of a specific circuit configuration suitable for the present invention is shown as the first voltage generator 7a.
  • the bias circuit shown in FIG. 3 includes a first voltage generator 7a using a bandgap voltage source 20 that supplies a bandgap voltage VBR, and a low-accuracy second voltage generator 9.
  • the band gap power supply 20 has good power supply voltage fluctuation characteristics and temperature characteristics, and is configured by a band gap circuit as illustrated in FIG.
  • a power supply using a band gap circuit as shown in FIG. 4 always generates a constant voltage with respect to power supply voltage fluctuation and temperature change, and has good power supply voltage fluctuation and temperature characteristics.
  • the first voltage generator 7a can be used to supply a highly accurate bias voltage.
  • the band gap circuit a circuit having any known configuration can be used, and a specific description of an example suitable for the first voltage generator 7a will be given later.
  • the first voltage generator 7a includes a bandgap voltage source 20, an operational amplifier 21, a resistor 22, PMOS transistors 23 and 24 constituting a mirror circuit, a switch 26, and a power supply voltage 27.
  • the first voltage generator 7a uses an operational amplifier 21 based on the bandgap voltage VBR.
  • the current determined by the operational amplifier 21 and the resistor 22 is output from the terminal 8 by a mirror circuit composed of PMOS transistors 23 and 24, and the bias voltage generated at the resistor 25 is output to the output terminal 12.
  • This bias voltage is a bias voltage having good temperature dependency and power supply voltage characteristics.
  • the band gap circuit of FIG. 4 is suitable for outputting the band gap voltage VBR shown in FIG. 3, and includes NPN transistors 28, 29, 30, resistors 31, 32, 33, 34, PMOS transistors 35, 36. , 37 and a capacity 38.
  • the temperature characteristics of Vbe of the NPN transistors 28 and 29 are corrected based on the temperature characteristics of the Vbe of the NPN transistor 30 and the resistors 31, 32, and 33. Thereby, the temperature dependence of the output band gap voltage VBR can be suppressed.
  • the power supply voltage characteristics of the NPN transistors 28 and 29 are corrected by the Vbe of the NPN transistor 30 and the power supply voltage characteristics of the resistors 31, 32, and 33. Thereby, the power supply voltage dependence of the output band gap voltage VBR can be suppressed.
  • the switch 26 when the operation state is switched to the standby state, the switch 26 is turned on by the control signal (a) input from the control input terminal 11, thereby applying the power supply voltage 27 and the current of the current mirror circuit. And the supply of the bias voltage from the first voltage generator 7a is stopped. At this time, the control of the operational amplifier 21 is also turned off by the control signal (a), so that the power consumption in the standby state can be reduced.
  • a bias voltage is output from the second voltage generation unit 9 to the output terminal 12 through the output terminal 10 to reduce power consumption. Can do.
  • FIG. 5 shows a bias circuit according to Embodiment 3 of the present invention.
  • This bias circuit corresponds to the bias circuit 13 included in the signal processing circuit according to the first embodiment shown in FIG.
  • an example of a specific circuit configuration suitable for the present invention is shown as the second voltage generator 9a.
  • the bias circuit shown in FIG. 5 includes, for example, a first voltage generation unit 7a shown in FIG. 3 and a second voltage generation unit 9a shown in FIG.
  • the second voltage generation unit 9 a includes a resistor 40, a switch 41, a power supply voltage 42, and a resistor 25.
  • the switch 41 is controlled by a control signal (a) input from the control input terminal 11.
  • the output of the first voltage generator 7a is turned on by the control signal (a) input from the control input terminal 11. Will be off. Further, by switching the switch 41, the second voltage generator 9a configured by resistance division of the resistor 40 and the resistor 25 is switched from the off state to the on state.
  • the standby bias voltage is determined by the dividing ratio of the resistor 40 and the resistor 25.
  • this resistance ratio is determined by the dividing ratio of the resistor 40 and the resistor 25.
  • FIG. 6 shows a bias circuit according to Embodiment 4 of the present invention.
  • This bias circuit corresponds to the bias circuit 13 included in the signal processing circuit according to the first embodiment shown in FIG.
  • the second voltage generator 9b shows another example of a specific circuit configuration suitable for the present invention.
  • the bias circuit shown in FIG. 6 includes, for example, a first voltage generator 7a shown in FIG. 3 and a second voltage generator 9b shown in FIG.
  • the second voltage generator 9b has a configuration using a current mirror circuit composed of a PMOS transistor 43 and a PMOS transistor 44, a resistor 45, a switch 46, and a power supply voltage 47.
  • the control signal (a) input from the control input terminal 11 turns on the switch 46 in the operating state and turns it off in the standby state.
  • the power supply voltage 47 is applied to cut off the current of the current mirror circuit, and the supply of the bias voltage from the second voltage generator 9b is stopped.
  • FIG. 7 shows a bias circuit according to the fifth embodiment of the present invention.
  • This bias circuit corresponds to the bias circuit 13 included in the signal processing circuit according to the first embodiment shown in FIG.
  • an example of a specific circuit configuration suitable for the present invention is shown as the first voltage generator 7b and the second voltage generator 9c.
  • the first voltage generator 7 b includes a band gap voltage source 48, an operational amplifier 49, a resistor 50, and a resistor 51.
  • the second voltage generator 9 c includes a resistor 50, a resistor 51, a resistor 52, and a power supply voltage 53.
  • the operational amplifier 49 is turned on by the control signal (a) input from the control input terminal 11.
  • the band gap voltage source 48 that supplies the band gap voltage VBR With a high accuracy band gap circuit, it is possible to generate a high accuracy bias voltage.
  • the output impedance of the operational amplifier 49 can be designed to be sufficiently smaller than that of the resistor 52, the voltage V8 can output a highly accurate bias voltage to the terminal 12 without being affected by the value of the resistor 52.
  • the voltage V10 can be set to a voltage substantially equal to the voltage in the operating state, and an appropriate bias voltage can be output to the output terminal 12. At this time, the operational amplifier 49 is not operating, and power consumption can be reduced.
  • the signal processing circuit of the present invention reduces the power consumption of the bias circuit in the standby state without increasing the time until the bias voltage becomes a normal state when switching from the standby state to the operation state. Useful for equipment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

　大きな消費電力を伴って所定の一定値のバイアス電圧を高精度で生成する特性を有する第１電圧発生部７と、第１電圧発生部よりも低い消費電力を伴って所定の一定値のバイアス電圧を第１電圧発生部に比べて低い精度で生成する第２電圧発生部９とを備える。第１電圧発生部と第２電圧発生部は互いに並列に接続されて、共通のバイアス電圧出力端子に一定のバイアス電圧を出力する。動作状態では、第１電圧発生部がバイアス電圧を出力し、待機状態では、第１電圧発生部が出力を停止して第２電圧発生部がバイアス電圧を出力するように制御される。待機状態から動作状態に切り替えたときに、バイアス電圧が正常状態に達するまでの時間を増大させることなく、待機状態時の低消費電力化に応え得る。

Description

バイアス回路及びそれを備えた信号処理回路
　本発明は、入力信号に対する処理を行う回路に対して一定のバイアス電圧を供給するためのバイアス回路、およびそのバイアス回路を備えた信号処理回路に関する。
　近年、携帯電話等のマイクモジュール等で使用されるデジタルアンプについては、携帯機器のバッテリーを長時間維持するために低消費電力の機能が要求される。これらのモジュール等に求められる低消費電力の特性は、携帯電話の通常使用時と待機時での電力消費を抑えるバイアス回路に依存し、様々なバイアス回路が提案されている。
　例えば、入力信号に対して増幅等の信号処理を施すための信号処理回路において、処理対象の信号が入力される入力回路に対して、入力信号とともに所定の一定値を有するバイアス電圧を供給するためのバイアス回路は、よく知られている（例えば特許文献１を参照）。
　図８は、従来例のバイアス回路を備えた信号処理回路の構成を示すブロック図である。図８において、増幅回路１０１の入力端子１０２には、容量１０４を介して信号源１０５が接続されている。増幅回路１０１は、信号源１０５から供給される入力信号を処理して、出力端子１０３から出力する。増幅回路１０１の入力端子１０２にはさらに、抵抗器１０６を介してバイアス回路１０７の出力端子１０８が接続されている。
　増幅回路１０１及びバイアス回路１０７には、制御信号端子１０９に供給される制御信号が入力され、それらの動作を制御する。制御信号が所定の一定値の電圧Ｖ１の場合、増幅回路１０１およびバイアス回路１０７は待機状態に制御され、共にオフになる。制御信号が所定の一定値の電圧Ｖ２の場合、増幅回路１０１およびバイアス回路１０７は動作状態に制御され、共にオンとなる。
　図９に、上記信号処理回路を構成する各要素の動作を示す。（ａ）は制御信号端子１０９に供給される制御信号の波形、（ｂ）は増幅回路１０１の入力端子１０２に印加されるバイアス電圧の波形、（ｃ）は出力端子１０３に現れる出力信号の波形である。各図には、先ず待機状態があった後に、動作状態に移行した時の波形が示される。
　制御信号（ａ）は、待機状態では電圧Ｖ１であり、動作状態になるとＶ２に切り替わる。制御信号（ａ）が電圧Ｖ１の待機状態では、バイアス電圧（ｂ）は所定の電圧Ｖとして出力されず、増幅回路１０１も待機状態であり出力信号（ｃ）も出力がない。制御信号（ａ）が電圧Ｖ２の動作状態になると、バイアス電圧（ｂ）が所定の電圧Ｖに立上り、増幅回路１０１に供給される。それにより、出力信号（ｃ）は、信号源１０５からの入力信号が印加されている時には実線で示すような波形として現れる。
　しかし、図９に示すように、制御信号（ａ）が電圧Ｖ１からＶ２に切り替わっても、増幅回路１０１の入力端子１０２のバイアス電圧（ｂ）が、直ちに所定の一定値に達することができない。何故なら、抵抗器１０６と容量１０４による入力の時定数に従って、入力端子１０２の電圧は徐々に上昇し、バイアス電圧（ｂ）が所望の電圧Ｖに落ち着くまでに時間を要するためである。そのため、信号源１０５の信号がバイアス電圧（ｂ）に重ね合わせて入力される増幅回路１０１の出力波形は、図９（ｃ）のように、安定するまでに時間を要する。
　そこで、制御信号（ａ）の切り替りに応じて直ちに所定の一定値のバイアス電圧（ｂ）が印加されるように、図１０に示す回路構成を用いることが考えられる。この回路では、制御信号端子１０９からの制御信号は、増幅回路１０１にのみ入力され、バイアス回路１０７は制御信号による制御を受けない。すなわち、バイアス回路１０７は、常時、動作状態でバイアス電圧を出力するように構成される。
　従って、増幅回路１０１の入力端子１０２には常に一定のバイアス電圧Ｖが印加され、待機状態から動作状態に切り替えたときに、増幅回路１０１からは、即座に安定した正常な出力波形が出力される。
特表２００７－５０８７５５号公報
　しかし、上述のように、待機状態から動作状態に切り替えたときに正常動作するまでの時間を短縮させるために、バイアス回路１０７が常に動作状態にあるように構成した場合、待機状態でもバイアス回路１０７が動作している為、消費電流が大きくなる。
　一般的に、増幅回路１０１の入力端子１０２には高精度の電圧を印加することが求められている。従って、高精度の電圧を生成するためにバイアス回路１０７の回路規模は大きくなり、消費電流も大きい。そのため、バイアス回路１０７を常に動作状態にしておくことは、低消費電力の観点からは極めて不都合である。
　例えば、携帯機器に用いられている集積回路では、待機状態における消費電力を低減させる要求は特に強いため、待機状態では、バイアス回路も待機状態にして電力の消費を抑制せざるを得ない。
　上記従来の問題を考慮して、本発明は、待機状態から動作状態に切り替えたときに、バイアス電圧が正常状態に達するまでの時間を低減させて、待機状態時の低消費電力化に応え得るバイアス回路を提供することを目的とする。
　また、本発明は、そのようなバイアス回路を備えた信号処理回路を提供することを目的とする。
　上記課題を解決するために、本発明のバイアス回路は、大きな消費電力を伴って所定の一定値のバイアス電圧を高精度で生成する特性を有する第１電圧発生部と、前記第１電圧発生部よりも低い消費電力を伴って前記所定の一定値のバイアス電圧を前記第１電圧発生部に比べて低い精度で生成する第２電圧発生部とを備える。前記第１電圧発生部と前記第２電圧発生部は互いに並列に接続されて、共通のバイアス電圧出力端子に前記バイアス電圧を出力し、動作状態では、前記第１電圧発生部が前記バイアス電圧を出力し、待機状態では、前記第１電圧発生部が出力を停止して前記第２電圧発生部が前記バイアス電圧を出力するように制御されることを特徴とする。
　なお、一定値のバイアス電圧を高精度で生成するとは、例えば電源電圧変動や温度変化に起因する電圧値の変動が極めて少ない、実質的に常に一定値の電圧を生成することを意味する。
　上記構成のバイアス回路によれば、動作状態では、第１電圧発生部が高精度でバイアス電圧を出力し、待機状態では、第１電圧発生部が出力を停止して第２電圧発生部が低消費電力でバイアス電圧を出力するように制御される。従って、待機状態から動作状態に切り替えたときに、第２電圧発生部により既にバイアス電圧が供給されている状態であるため、正常動作するまでの時間を短縮することができる。しかも、待機状態では高精度の第１電圧発生部を停止し、消費電力の少ない第２電圧発生部のみが動作しているので、消費電力を低減することができる。
　また、動作時は、高精度の第１電圧発生部により増幅回路１に供給するバイアス電圧は、良好な電源電圧変動や温度特性を維持することができる。
図１は、本発明の実施の形態１におけるバイアス回路を有する信号処理回路の構成を示すブロック図である。 図２は、同信号処理回路の各要素の動作を示す波形図である。 図３は、本発明の実施の形態２におけるバイアス回路を示す回路図である。 図４は、図３のバイアス回路が備えた第１電圧発生部におけるバンドギャップ電圧ＶＢＲを発生するバンドギャップ回路の例を示す回路図である。 図５は、本発明の実施の形態３におけるバイアス回路を示す回路図である。 図６は、本発明の実施の形態４におけるバイアス回路を示す回路図である。 図７は、本発明の実施の形態５におけるバイアス回路を示す回路図である。 図８は、従来例のバイアス回路を備えた信号処理回路の構成を示すブロック図である。 図９は、同信号処理回路の各要素の動作を示す波形図である。 図１０は、他の従来例のバイアス回路を備えた信号処理回路の構成を示すブロック図である。
　本発明のバイアス回路は、上記構成を基本として、以下のような態様を採ることができる。
　すなわち、前記第１電圧発生部に、動作状態モードと待機状態モードを切り替える要素を備えることができる。あるいは、前記第２電圧発生部に、動作状態モードと待機状態モードを切り替える要素を備えることができる。
　上記構成の本発明のバイアス回路を用いて、本発明の信号処理回路を以下のように構成することができる。
　すなわち、本発明の信号処理回路は、入力端子に処理対象の入力信号が入力され、前記入力信号に所定の処理を施した信号を信号出力端子から出力する信号処理部と、前記信号処理部の前記入力端子に前記バイアス電圧出力端子が接続された上記いずれかの構成のバイアス回路と、前記第１電圧発生部、前記第２電圧発生部及び前記信号処理部に制御信号を供給する制御経路とを備え、前記制御信号の動作状態モードでは、前記第１電圧発生部が前記バイアス電圧を出力し、前記信号処理部は前記入力信号に所定の処理を施して出力するように制御され、前記制御信号の待機状態モードでは、第１電圧発生部が出力を停止して第２電圧発生部が前記バイアス電圧を出力し、前記信号処理部は前記入力信号に対する処理及び信号の出力を停止するように制御される。
　この構成において、入力端子には、例えば、携帯電話等のマイク等の信号発生装置から信号が入力され、信号処理部には増幅回路を用いた構成とすることができる。信号処理部は増幅回路に限られず、他の機能を持つ回路に置き換えてもよい。
　また、前記信号処理部の前記入力端子に一方の端子が接続され、他方の端子に前記入力信号が供給される容量と、前記信号処理部の前記入力端子と前記バイアス電圧出力端子の間に挿入して接続された抵抗素子とを備えた構成とすることができる。この構成において、容量は、例えばマイクと等価な素子を表す。
　以下、本発明の実施の形態におけるバイアス回路、及びそれを備えた信号処理回路について、図面を参照して説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるバイアス回路１３を有する信号処理回路の構成を示すブロック図である。
　図１において、信号処理部を構成する増幅回路１の入力端子２には、コンデンサマイク等が接続される。マイクは、信号源５と容量４の直列接続からなる等価回路１４により表現でき、容量４が入力端子２に接続される。増幅回路１は、信号源５から供給される入力信号を処理して、出力端子３から出力する。増幅回路１の入力端子２にはさらに、抵抗器６を介して、バイアス回路１３の出力端子１２が接続される。バイアス回路１３は第１電圧発生部７および第２電圧発生部９からなり、それぞれの出力端子８及び１０は、出力端子１２に接続されている。
　第１電圧発生部７は、高精度で所望のバイアス電圧を生成することが可能なように構成される。そのため、回路構成が複雑で消費電力は大きい。一方、第２電圧発生部９は、第１電圧発生部７に比べてバイアス電圧の精度が低い、より簡素な回路構成を有する。そのため、第１電圧発生部７に比べて非常に低消費電力である。
　増幅回路１、第１電圧発生部７及び第２電圧発生部９には、制御信号端子１１に供給される制御信号が入力され、それらの動作を制御する。制御信号が所定の一定値の電圧Ｖ１の場合、バイアス回路１３は待機状態となる。そのとき、増幅回路１および第１電圧発生部７はオフ、第２電圧発生部９はオンとなる。制御信号が所定の一定値の電圧Ｖ２の場合、バイアス回路１３は動作状態になり、増幅回路１および第１電圧発生部７はオン、第２電圧発生部９はオフとなる。なお第１電圧発生部７及び第２電圧発生部９の回路構成によっては、第２電圧発生部９のオン／オフ制御は必要ではない（例えば、後述の実施の形態５を参照）。
　図２に、上記構成の信号処理回路の各要素の動作を示す。（ａ）は制御信号端子１１に供給される制御信号の波形、（ｂ）は増幅回路１の入力端子２に印加されるバイアス電圧の波形、（ｃ）は増幅回路１の出力波形である。各図には、先ず待機状態があった後に、動作状態に移行した時の波形が示される。制御信号（ａ）は、待機状態では電圧Ｖ１であり、動作状態になるとＶ２に切り替わる。従ってこの図は、制御信号（ａ）を電圧Ｖ１からＶ２に切り替えたときのバイアス電圧（ｂ）及び出力波形（ｃ）の時間変化を示す。
　制御信号（ａ）が電圧Ｖ１の待機状態では、バイアス電圧（ｂ）として、第２電圧発生部９が出力する精度の低い電圧Ｖ（実線Ｂ１で示される）が供給される。このとき、増幅回路１はオフであるため、出力波形（ｃ）はゼロであるが、増幅回路１の入力端子２は、所定の一定値のバイアス電圧Ｖに維持されている（精度は低い）。なお、バイアス電圧（ｂ）における、実線部分の波形Ｂ１は本実施の形態による対策後の波形、破線部分の波形Ｂ０は対策前の波形を示す。
　一方、制御信号（ａ）が電圧Ｖ１からＶ２に切り替わったとき、増幅回路１および第１電圧発生部７はオフ状態からオン状態になる。すなわち、第１電圧発生部７は所定の一定値の高精度のバイアス電圧Ｖ（ｂ）を増幅回路１に供給する。増幅回路１は、そのバイアス電圧に基づき出力信号波形Ｃ（ｃ）を出力する。このとき、第２電圧発生部９はオフであるため、電力の消費はない。
　以上のように、信号処理回路の待機状態では、第２電圧発生部９からバイアス電圧が供給されて、増幅回路１の入力端子２は、精度は低いが所定の一定値のバイアス電圧Ｖに維持される。一方、動作状態に遷移したときは、第２電圧発生部９から第１電圧発生部７に切替わって、高精度のバイアス電圧Ｖが供給される状態になる。従って、制御信号（ａ）の状態によらず、増幅回路１の入力端子２には常に、ほぼ一定のバイアス電圧Ｖが印加されている。そのため、待機状態から動作状態に切り替わったときに、増幅回路１の出力が正常に動作するまでの時間が短縮される。
　以上のとおり、本実施の形態の特徴は、高精度のバイアス電圧を出力するが高消費電力の第１電圧発生部７と、精度は低いが非常に低消費電力である第２電圧発生部９を組合わせて一体のバイアス回路１３とすることである。そして、動作状態では第１電圧発生部７を動作させ、待機状態では第２電圧発生部９のみを動作させることにより、高精度のバイアス電圧供給と、低消費電力を両立させることができる。
　なお、上述の説明では、信号処理回路としての構成、待機状態及び動作状態の動作について説明したが、バイアス回路としては、図１の構成から、増幅回路１、容量４、信号源５及び抵抗器６を除いた構成となる。動作も、増幅回路１の動作を除いたものと同様である。
　（実施の形態２）
　図３は、本発明の実施の形態２におけるバイアス回路を示す。このバイアス回路は、図１に示した実施の形態１の信号処理回路が備えるバイアス回路１３に相当する。本実施の形態では、第１電圧発生部７ａとして、本発明に適した具体的な回路構成の一例を示す。
　図３に示したバイアス回路は、バンドギャップ電圧ＶＢＲを供給するバンドギャップ電圧源２０を用いた第１電圧発生部７ａと、低精度の第２電圧発生部９から構成される。バンドギャップ電源２０は、良好な電源電圧変動特性および温度特性を持ち、図４に例示するようなバンドギャップ回路により構成される。
　一般に、図４に示すようなバンドギャップ回路を用いた電源は、電源電圧変動や温度変化に対して、常に一定の電圧を生成し良好な電源電圧変動及び温度特性を持つ。通常動作状態では、第１電圧発生部７ａを用いれば、高精度のバイアス電圧を供給することができる。このバンドギャップ回路としては、周知のどのような構成の回路を用いることもできるが、第１電圧発生部７ａに好適な一例について、具体的な説明を後述する。
　第１電圧発生部７ａは、バンドギャップ電圧源２０、オペアンプ２１、抵抗２２、ミラー回路を構成するＰＭＯＳトランジスタ２３、２４、スイッチ２６及び電源電圧２７により構成される。
　図３において、動作状態では第１電圧発生部７ａは、バンドギャップ電圧ＶＢＲを基準とするオペアンプ２１を用いる。オペアンプ２１と抵抗２２で決定される電流を、ＰＭＯＳトランジスタ２３、２４で構成されるミラー回路により端子８から電流出力し、抵抗２５に発生したバイアス電圧を出力端子１２に出力する。このバイアス電圧は、良好な温度依存性と電源電圧特性をもつバイアス電圧となる。
　図４のバンドギャップ回路は、図３に示したバンドギャップ電圧ＶＢＲを出力するのに適したものであり、ＮＰＮトランジスタ２８、２９、３０、抵抗３１、３２、３３、３４、ＰＭＯＳトランジスタ３５、３６、３７、及び容量３８からなる。
　このバンドギャップ回路では、ＮＰＮトランジスタ２８、２９のＶｂｅの温度特性は、ＮＰＮトランジスタ３０のＶｂｅ、抵抗３１、３２、３３の温度特性に基づいて補正がかけられる。それにより、出力されるバンドギャップ電圧ＶＢＲの温度依存性を抑制することができる。
　また、電源電圧特性についても同様に、ＮＰＮトランジスタ２８、２９の電源電圧特性が、ＮＰＮトランジスタ３０のＶｂｅ、抵抗３１、３２、３３の電源電圧特性で補正がかけられる。それにより、出力されるバンドギャップ電圧ＶＢＲの電源電圧依存性を抑制することができる。
　図３のバイアス回路において、動作状態から待機状態に切り替わる場合、制御入力端子１１から入力される制御信号（ａ）によりスイッチ２６をオンすることで、電源電圧２７を印加してカレントミラー回路の電流を遮断し、第１電圧発生部７ａからのバイアス電圧の供給を止める。このときオペアンプ２１の制御も制御信号（ａ）によりオフすることで、待機状態の低消費電力化を図ることができる。
　また、制御信号（ａ）により待機状態では第２電圧発生部９に切り替えることにより、第２電圧発生部９から出力端子１０を通じて出力端子１２にバイアス電圧を出力し、低消費電力化を図ることができる。
　なお図３において、抵抗２５を第１電圧発生部７の外側に設けた構成を示したが、抵抗２５を第１電圧発生部７ａの一部として内部に設けてもよい。
　（実施の形態３）
　図５は、本発明の実施の形態３におけるバイアス回路を示す。このバイアス回路は、図１に示した実施の形態１の信号処理回路が備えるバイアス回路１３に相当する。本実施の形態では、第２電圧発生部９ａとして、本発明に適した具体的な回路構成の一例を示す。
　図５に示したバイアス回路は、例えば図３に示した第１電圧発生部７ａと、図５に示した第２電圧発生部９ａとで構成される。第２電圧発生部９ａは、抵抗４０、スイッチ４１、電源電圧４２及び抵抗２５により構成される。スイッチ４１は、制御入力端子１１から入力される制御信号（ａ）により制御される。
　第１電圧発生部７ａから供給されるバイアス電圧が用いられる動作状態から、待機状態に切り替わる場合、制御入力端子１１から入力される制御信号（ａ）により第１電圧発生部７ａの出力はオン状態からオフ状態になる。また、スイッチ４１の切換えにより、抵抗４０と抵抗２５の抵抗分割で構成される第２電圧発生部９ａがオフ状態からオン状態に切り替わる。
　この場合、待機状態のバイアス電圧は抵抗４０と抵抗２５の分割比で決まる。この抵抗比を待機状態として最適な比率にすることで、出力端子１０を通じて出力端子１２にバイアス電圧を出力し、消費電力を充分に低くすることができる。
　なお図５では、図３との対比のために抵抗２５を第２電圧発生部９ａの外側に設けた例で説明したが、抵抗２５を第２電圧発生部９の内部に含めてもよい。
　（実施の形態４）
　図６は、本発明の実施の形態４におけるバイアス回路を示す。このバイアス回路は、図１に示した実施の形態１の信号処理回路が備えるバイアス回路１３に相当する。本実施の形態では、第２電圧発生部９ｂとして、本発明に適した具体的な回路構成の他の例を示す。
　図６に示したバイアス回路は、例えば図３に示した第１電圧発生部７ａと、図６に示した第２電圧発生部９ｂにより構成される。第２電圧発生部９ｂは、ＰＭＯＳトランジスタ４３とＰＭＯＳトランジスタ４４で構成されるカレントミラー回路、抵抗４５、スイッチ４６及び電源電圧４７を用いた構成を有する。制御入力端子１１から入力される制御信号（ａ）により、動作状態ではスイッチ４６をオンにし、待機状態ではオフにする。
　従って、待機状態においては、ミラー比に応じた電流がＰＭＯＳトランジスタ４３を通じて端子１０に流れ、抵抗２５の両端に発生する電圧を出力端子１２からバイアス電圧として出力する。このＰＭＯＳトランジスタ４３、４４、抵抗４５、抵抗２５の関係を調整することで、待機状態では低消費電力化が図れる。
　動作状態ではスイッチ４６をオンすることで、電源電圧４７を印加してカレントミラー回路の電流を遮断し、第２電圧発生部９ｂからのバイアス電圧の供給を止める。
　（実施の形態５）
　図７は、本発明の実施の形態５におけるバイアス回路を示す。このバイアス回路は、図１に示した実施の形態１の信号処理回路が備えるバイアス回路１３に相当する。本実施の形態では、第１電圧発生部７ｂ及び第２電圧発生部９ｃとして、本発明に適した具体的な回路構成の一例を示す。
　図７に示したバイアス回路では、第１電圧発生部７ｂが、バンドギャップ電圧源４８、オペアンプ４９、抵抗５０及び抵抗５１で構成される。第２電圧発生部９ｃは、抵抗５０、抵抗５１、抵抗５２及び電源電圧５３で構成される。
　動作状態では、制御入力端子１１から入力される制御信号（ａ）により、オペアンプ４９はオンする。抵抗５１及び抵抗５０の抵抗値をそれぞれＲ５１、Ｒ５０とすると、端子８の電圧Ｖ８は、
　　Ｖ８＝ＶＢＲ×（Ｒ５０＋Ｒ５１）／Ｒ５１
であらわされる。バンドギャップ電圧ＶＢＲを供給するバンドギャップ電圧源４８を高精度のバンドギャップ回路で構成することにより、高精度のバイアス電圧を生成することができる。またオペアンプ４９の出力インピーダンスは、抵抗５２に比べて十分小さく設計できるため、電圧Ｖ８は抵抗５２の値に影響されることなく、端子１２に高精度のバイアス電圧を出力できる。
　一方、待機状態では、制御信号（ａ）によりオペアンプ４９をオフすることにより、端子１０には、抵抗５０、抵抗５１、及び抵抗５２によって構成される第２電圧発生部９ｃによって定まるバイアス電圧が生成される。抵抗５２の値をＲ５２，端子５３、端子１０の電圧をそれぞれＶ５３、Ｖ１０とすると、待機状態での電圧Ｖ１０は、
　　Ｖ１０＝Ｖ５３×（Ｒ５０＋Ｒ５１）／（Ｒ５２＋Ｒ５０＋Ｒ５１）
となる。抵抗値を適切に選定することにより、電圧Ｖ１０を動作状態の電圧とほぼ等しい電圧に設定し、出力端子１２に適切なバイアス電圧を出力できる。このときオペアンプ４９は動作しておらず、低消費電力化を図ることができる。
　本実施の形態では、制御信号（ａ）によって第２電圧発生部９ｃのオン／オフ制御することは不要である。
　本発明の信号処理回路は、待機状態から動作状態に切り替えたときに、バイアス電圧が正常な状態になるまでの時間を増大させることなく、待機状態時のバイアス回路が低消費電力化され、携帯機器等に有用である。
１、１０１　増幅回路
２、１０２　入力端子
３、１０３　出力端子
４、１０４　容量
５、１０５　信号源
６、１０６　抵抗器
７、７ａ、７ｂ　第１電圧発生部
８、１０、１２、１０８　出力端子
９、９ａ、９ｂ、９ｃ　第２電圧発生部
１１、１０９　制御信号端子
１３、１０７　バイアス回路
１４　等価回路
２０、４８　バンドギャップ電圧源
２１、４９　オペアンプ
２２、２５、３１～３４、４０、４５、５０～５２　抵抗
２３、２４、３５～３７、４３、４４　ＰＭＯＳトランジスタ
２６、４１、４６　切換スイッチ
２７、４２、４７、５３　電源電圧
２８～３０　ＮＰＮトランジスタ
３８　容量

Claims (5)

  1. 　大きな消費電力を伴って所定の一定値のバイアス電圧を高精度で生成する特性を有する第１電圧発生部と、
    　前記第１電圧発生部よりも低い消費電力を伴って前記所定の一定値のバイアス電圧を前記第１電圧発生部に比べて低い精度で生成する第２電圧発生部とを備え、
    　前記第１電圧発生部と前記第２電圧発生部は互いに並列に接続されて、共通のバイアス電圧出力端子に前記バイアス電圧を出力し、
    　動作状態では、前記第１電圧発生部が前記バイアス電圧を出力し、待機状態では、前記第１電圧発生部が出力を停止して前記第２電圧発生部が前記バイアス電圧を出力するように制御されることを特徴とするバイアス回路。
  2. 　前記第１電圧発生部に、動作状態モードと待機状態モードを切り替える要素を備えた請求項１に記載のバイアス回路。
  3. 　前記第２電圧発生部に、動作状態モードと待機状態モードを切り替える要素を備えた請求項１に記載のバイアス回路。
  4. 　入力端子に処理対象の入力信号が入力され、前記入力信号に所定の処理を施した信号を信号出力端子から出力する信号処理部と、
    　前記信号処理部の前記入力端子に前記バイアス電圧出力端子が接続された請求項１に記載のバイアス回路と、
    　前記第１電圧発生部、前記第２電圧発生部及び前記信号処理部に制御信号を供給する制御経路とを備え、
    　前記制御信号の動作状態モードでは、前記第１電圧発生部が前記バイアス電圧を出力し、前記信号処理部は前記入力信号に所定の処理を施して出力するように制御され、
    　前記制御信号の待機状態モードでは、第１電圧発生部が出力を停止して第２電圧発生部が前記バイアス電圧を出力し、前記信号処理部は前記入力信号に対する処理及び信号の出力を停止するように制御されることを特徴とする信号処理回路。
  5. 　前記信号処理部の前記入力端子に一方の端子が接続され、他方の端子に前記入力信号が供給される容量と、
    　前記信号処理部の前記入力端子と前記バイアス電圧出力端子の間に挿入して接続された抵抗素子とを備えた請求項４に記載の信号処理回路。
PCT/JP2009/006983 2009-03-11 2009-12-17 バイアス回路及びそれを備えた信号処理回路 WO2010103598A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009058267 2009-03-11
JP2009-058267 2009-03-11

Publications (1)

Publication Number Publication Date
WO2010103598A1 true WO2010103598A1 (ja) 2010-09-16

Family

ID=42727906

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/006983 WO2010103598A1 (ja) 2009-03-11 2009-12-17 バイアス回路及びそれを備えた信号処理回路

Country Status (1)

Country Link
WO (1) WO2010103598A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168038A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd 電源供給装置
JPH10224158A (ja) * 1997-02-10 1998-08-21 Sony Corp 高周波回路
JP2000013331A (ja) * 1998-06-19 2000-01-14 Sanyo Electric Co Ltd 受光回路のパワーセーブ回路
JP2001117650A (ja) * 1999-08-06 2001-04-27 Ricoh Co Ltd 定電圧電源
JP2003054324A (ja) * 2001-08-09 2003-02-26 Fujitsu Ten Ltd 車載用マイク装置
JP2007036486A (ja) * 2005-07-25 2007-02-08 Fujitsu Ltd 入力増幅回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168038A (ja) * 1992-12-01 1994-06-14 Fujitsu Ltd 電源供給装置
JPH10224158A (ja) * 1997-02-10 1998-08-21 Sony Corp 高周波回路
JP2000013331A (ja) * 1998-06-19 2000-01-14 Sanyo Electric Co Ltd 受光回路のパワーセーブ回路
JP2001117650A (ja) * 1999-08-06 2001-04-27 Ricoh Co Ltd 定電圧電源
JP2003054324A (ja) * 2001-08-09 2003-02-26 Fujitsu Ten Ltd 車載用マイク装置
JP2007036486A (ja) * 2005-07-25 2007-02-08 Fujitsu Ltd 入力増幅回路

Similar Documents

Publication Publication Date Title
US8866341B2 (en) Voltage regulator
JP4653046B2 (ja) 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
US9639101B2 (en) Voltage regulator
JP5961374B2 (ja) 電源装置、電源装置の制御方法及び電子機器
US20020180544A1 (en) Temperature compensated oscillator
US10061334B2 (en) Voltage regulator
JP2007026337A (ja) 電圧レギュレータ
US9651958B2 (en) Circuit for regulating startup and operation voltage of an electronic device
JP2011096210A (ja) ボルテージレギュレータ
CN104914909A (zh) 一种电源控制装置及方法
CN110888484A (zh) 一种低待机功耗高电源抑制比的线性稳压器
US7956588B2 (en) Voltage regulator
JP4619866B2 (ja) 定電圧電源回路及び定電圧電源回路の動作制御方法
JP4823586B2 (ja) レギュレータ回路
JP2004146548A (ja) 電圧設定回路及びその設定方法、並びに電圧検出回路及び定電圧発生回路
US7352245B2 (en) Auto-range current mirror circuit
JP2008083850A (ja) レギュレータ回路
JP4688581B2 (ja) 定電圧回路
JP5068631B2 (ja) 定電圧回路
JP2015191345A (ja) ボルテージレギュレータ及びその製造方法
WO2010103598A1 (ja) バイアス回路及びそれを備えた信号処理回路
JP2014171158A (ja) 温度補償型水晶発振器
JP2008027141A (ja) 定電圧回路
WO2012120570A1 (ja) 電流源制御回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09841429

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09841429

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP