JPH10224158A - 高周波回路 - Google Patents

Abstract

(57)【要約】 【課題】 パワーマネージメント性と電流安定性の両立
が、ＩＣ製造プロセスのコストの増大を招くことなく実
現できることが望まれている。 【解決手段】 Ｎ型ＦＥＴ１４のソースと負側電源であ
るグランドとの間に、電流安定化素子である抵抗２３と
スイッチ素子であるＮ型エンハンスメントモードＦＥＴ
２６とを直列に接続して設け、ＭＭＩＣの電気特性を損
なうことなく電流遮断が可能な回路構成を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高周波回路に関
し、特に電流安定化の作用をなす所謂セルフバイアス回
路を有するＭＭＩＣ(Monolithic Microwave Integrated
Circuit) などの高周波回路に関する。

【０００２】

【従来の技術】シリコンやガリウムヒ素などの半導体か
らなる電界効果トランジスタ（以下、ＦＥＴと称する）
あるいはバイポーラトランジスタを用いたＭＭＩＣは、
高周波特性に優れ且つ低雑音であることから、移動体通
信に代表される高周波システムに広く利用されている。
このようなシステムでは、携帯時における通信可能時間
の確保がシステムの代表特性の一つとなることから、各
内蔵デバイスの低消費電力化のみならず、システムとし
ていかに必要なときに必要なデバイスのみに電流を供給
するかといった所謂パワーマネージメントが重要とな
る。

【０００３】これらシステムにおいて、高周波部分を受
け持つＭＭＩＣについて行われるパワーマネージメント
としては、これまで幾つかの方法が提案されている。そ
れら方策の中から代表的なものを採り上げて以下に説明
する。ここでは、ＭＭＩＣとして、図３に示すように、
最も代表的且つ簡単なＮ型ＦＥＴを用いた１段増幅器を
例に採って説明するものとする。通常、正側電源電圧と
して正極電源電圧（接地電位以上の電圧で、通常数Ｖ）
が、負側電源電圧として接地電位が用いられるのが一般
的である。

【０００４】図３において、例えばマイクロ波帯のＲＦ
信号が入力される入力端子１０１にはコンデンサ１０２
の一端が接続され、その他端はコイル１０３の一端と共
にＮ型ＦＥＴ１０４のゲートに接続されている。このコ
ンデンサ１０２およびコイル１０３により、入力側のイ
ンピーダンス整合回路１０５が構成されている。コイル
１０３の他端は、バイパスコンデンサ１０６を介して接
地されている。

【０００５】ＦＥＴ１０４のゲートにはさらに、抵抗１
０７の一端が接続されている。この抵抗１０７の他端
は、抵抗分割回路などからなるバイアス発生回路（図示
せず）に接続されている。すなわち、このバイアス発生
回路から発生されるバイアス電圧がＤＣゲートバイアス
電圧Ｖｇｇとして抵抗１０７を介してＦＥＴ１０４のゲ
ートに印加される。ＦＥＴ１０４のソースは接地されて
いる。

【０００６】ＦＥＴ１０４のドレインにはコンデンサ１
０８の一端が接続され、その他端は出力端子１０９に接
続されている。ＦＥＴ１０４のドレインにはさらに、コ
イル１１０の一端が接続されている。このコンデンサ１
０８およびコイル１１０により、出力側のインピーダン
ス整合回路１１１が構成されている。コイル１１０の他
端は正側電源に接続されるとともに、バイパスコンデン
サ１１２を介して接地されている。

【０００７】

【発明が解決しようとする課題】上記構成のＭＭＩＣに
ついてのパワーマネージメントとしての第１の方策は、
図４に示すように、ＭＭＩＣ１００の電源供給元が電圧
制御回路１２０である場合において、その電圧制御回路
１２０で発生する電源電圧Ｖｄｄｒｅｇを切る（この場
合、０Ｖとする）、あるいは電圧制御回路１２０内で電
流経路を遮断する方策である。ここで、電圧制御回路１
２０を挿入することにより、電源電圧Ｖｄｄｒｅｇは元
電源の電圧（通常は、内蔵する電池の電圧）から数百ｍ
Ｖ程度低下する。

【０００８】しかし、移動体通信に代表される高周波シ
ステムの特に送信側増幅器では、内蔵する電池の電圧を
なるべく損なうことなく増幅器に供給することにより、
増幅器の付加電力効率や高周波特性を稼ぐ（これはひい
ては通話時間の確保に繋がる）目的から、電圧制御回路
１２０を増幅器の電源段に挿入しない場合がある。した
がって、電圧制御回路１２０を電源段に挿入することに
よるパワーマネージメントの方策は、適用範囲が限定さ
れることになる。

【０００９】第２の方策は、図４の電圧制御回路１２０
の代わりに、増幅器の電源段にＰ型ＦＥＴ（もしくは、
ＰＮＰ型バイポーラトランジスタ）をスイッチ素子とし
て設ける方策であり、送信側の増幅器に対して適用され
る最も一般的なものである。この場合の回路構成を図５
に示す。

【００１０】この方策の場合、スイッチＯＮ時（このと
き、ＭＭＩＣ１００′に電流が流れる）には、Ｐ型ＦＥ
Ｔ１２１としてオン抵抗が十分に小さくなるものを選択
すれば、ＭＭＩＣ１００′に印加される電圧の降下を十
分に小さくすることができる。但し、スイッチ素子とし
てＰＮＰ型バイポーラトランジスタ１２２を用いた場合
には、エミッタ‐コレクタ間のターンオン電圧分の電圧
の降下（通常、数百ｍＶ）が生じる。

【００１１】また、スイッチＯＦＦ時は両素子共に電流
を遮断できる。但し、ここで、Ｐ型ＦＥＴ１２１はエン
ハンスメントモードであることを要する点に注意が必要
である。これは、もしＰ型ＦＥＴ１２１がディプリーシ
ョンモードである場合は、スイッチＯＦＦ時の電流遮断
のためには、正側電源電圧よりも高い電圧をＰ型ＦＥＴ
１２１のゲートに与える必要があるからである。

【００１２】このように、Ｐ型ＦＥＴを用いたものは電
気特性的には優れたものであるが、その反面一般にＭＭ
ＩＣに用いる能動素子は高周波特性に優れたＮ型ＦＥＴ
（もしくは、ＮＰＮ型バイポーラトランジスタ）である
ことから、スイッチ素子として用いるＰ型ＦＥＴ（もし
くは、ＰＮＰ型バイポーラトランジスタ）を同一ＩＣ内
に組み込むことは、ＩＣ製造プロセスの複雑化を招き、
製造コストが増加する要因となる。

【００１３】特に、ガリウムヒ素を用いたものでは、ホ
ール移動度が電子移動度に比べて１桁以上小さいことか
ら、上記ＩＣ製造プロセス上の問題のみならず、オン抵
抗を十分小さくするのに必要なデバイスサイズが大きく
なり、チップサイズおよびコストのさらなる増加を招く
ことから実用的ではない。したがって、本方策はほとん
どの場合、スイッチ素子としてシリコンのＰ型ＭＯＳＦ
ＥＴを別ＩＣとして基板上、もしくはＭＭＩＣも含めた
モジュール内に設けるのであるが、移動体通信に代表さ
れる高周波システムのもう一つの重要な要求項目である
小型化の観点からは実装面積の増大を招くという欠点が
ある。

【００１４】さて、このような電源ＯＮ／ＯＦＦととも
に、幾つかのＭＭＩＣに対する要請の一つとして、消費
電流の安定化がある。この電流安定化にもやはり幾つか
の方策が提案され、実用化されているが、そのうち最も
一般的で且つ回路構成が簡単なものとして、図６に示す
ように、Ｎ型ＦＥＴ１０４のソースとグランドとの間に
並列に接続された抵抗１２３およびコンデンサ１２４か
らなるセルフバイアス回路１２５が用いられている。

【００１５】このセルフバイアス回路１２５は、ＤＣゲ
ートバイアス電圧Ｖｇｇを仮に固定した場合、ＦＥＴ１
０４のソース‐ゲート間電圧Ｖｇｓが、ＦＥＴしきい値
電圧Ｖｔｈのバラツキによる電流Ｉｄｄの変化に対して
抵抗（通常は抵抗だが、それに準じた特性を持つ半導体
素子も当てはまる）１２３を介して負帰還がかかるた
め、Ｖｔｈバラツキによる電流Ｉｄｄの変化を減少さ
せ、消費電流を安定化させることができる。

【００１６】しかし、このセルフバイアス回路１２５を
用いるに当たっては、抵抗１２３での電圧降下によるＭ
ＭＩＣ能動素子、即ちＮ型ＦＥＴ１０４にかかる電源電
圧が低下するという問題がある。また、抵抗１２１のイ
ンピーダンスの影響をなくすために、十分な容量（通
常、移動体通信などのマイクロ波では数ｐＦから数十ｐ
Ｆ）を持つコンデンサ１２４を電流安定化素子１２１と
並列にＩＣ内に設ける必要がある。

【００１７】この場合、コンデンサ１２４の増設によっ
てチップサイズの増大を招くことになる。それでも、Ｍ
ＭＩＣの電流安定化による使い勝手の向上、ひいてはシ
ステムのコスト低減の強い要請から、このセルフバイア
ス方式は広く使用されているのが現状である。

【００１８】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、ＩＣ製造プロセスの
コストの増大を招くことなく、電源ＯＮ／ＯＦＦを実現
できるとともに、セルフバイアス回路による電流安定性
と非動作時の電流遮断を兼ね備えたパワーマネージメン
ト性に優れた高周波回路を提供することにある。

【００１９】

【課題を解決するための手段】本発明による高周波回路
は、Ｎ型もしくはＮＰＮ型の能動素子と、この能動素子
の入力側および出力側の少なくとも一方側に設けられた
インピーダンス整合回路と、能動素子の負側電極側に設
けられた電流安定化素子と、能動素子の負側電極と負側
電源との間に電流安定化素子と直列に接続されたＮ型エ
ンハンスメントモードＦＥＴもしくはＮＰＮ型バイポー
ラトランジスタとを備えた構成となっている。

【００２０】上記構成の高周波回路において、能動素子
として例えばＮ型ＦＥＴを用いた場合、そのＤＣゲート
バイアス電圧を仮に固定すると、ＦＥＴのソース‐ゲー
ト間電圧Ｖｇｓがしきい値電圧Ｖｔｈのバラツキによる
電流Ｉｄｄの変化に対して電流安定化素子を介して負帰
還がかかる。これにより、Ｖｔｈバラツキによる電流Ｉ
ｄｄの変化が減少する。一方、Ｎ型エンハンスメントモ
ードＦＥＴもしくはＮＰＮ型バイポーラトランジスタ
は、電流をＯＮ／ＯＦＦするスイッチ素子として機能す
る。このスイッチ素子がＮ型もしくはＮＰＮ型の素子で
あることから、従来のＩＣ作成プロセスをそのまま踏襲
できる。

【００２１】

【発明の実施の形態】以下、本発明の実施型態について
図面を参照しつつ詳細に説明する。図１は、本発明の一
実施型態を示す回路図である。

【００２２】図１において、例えばマイクロ波帯のＲＦ
信号が入力される入力端子１１にはコンデンサ１２の一
端が接続されている。コンデンサ１２の他端はコイル１
３の一端と共にＮ型ＦＥＴ１４のゲートに接続されてい
る。このコンデンサ１２およびコイル１３により、入力
側のインピーダンス整合回路１５が構成されている。コ
イル１３の他端は、バイパスコンデンサ１６を介して接
地されている。

【００２３】ＦＥＴ１４のゲートにはさらに、抵抗１７
の一端が接続されている。この抵抗１７の他端は、抵抗
分割回路などからなるバイアス発生回路（図示せず）に
接続されている。すなわち、このバイアス発生回路から
発生されるバイアス電圧がＤＣゲートバイアス電圧Ｖｇ
ｇとして抵抗１７を介してＦＥＴ１４のゲートに印加さ
れる。

【００２４】ＦＥＴ１４のドレインにはコンデンサ１８
の一端が接続され、その他端は出力端子１９に接続され
ている。ＦＥＴ１４のドレインにはさらに、コイル２０
の一端が接続されている。このコンデンサ１８およびコ
イル２０により、出力側のインピーダンス整合回路２１
が構成されている。コイル２０の他端は、正側電源に接
続されるとともに、バイパスコンデンサ２２を介して接
地されている。

【００２５】ＦＥＴ１４のソースには電流安定化素子と
しての抵抗２３の一端が接続されている。電流安定化素
子としては通常は抵抗が用いられるが、それに準じた特
性を持つ半導体素子であっても良い。また、ＦＥＴ１４
のソースとグランド（接地）との間には、抵抗２３のイ
ンピーダンスの影響を無くすために、十分な容量（通
常、移動通信体などのマイクロ波では数ｐＦから数十ｐ
Ｆ）を持つコンデンサ２４が接続されている。この抵抗
２３およびコンデンサ２４により、電流安定化の作用を
なすセルフバイアス回路２５が構成されている。

【００２６】また、抵抗２３の他端と負側電源であるグ
ランドとの間には、電流をＯＮ／ＯＦＦ制御するスイッ
チ素子としてＮ型エンハンスメントモードＦＥＴ２６が
接続されている。すなわち、このＮ型エンハンスメント
モードＦＥＴ２６のドレインが抵抗２３の他端に、その
ソースがグランドにそれぞれ接続されている。また、Ｆ
ＥＴ２６のゲートは抵抗２７を介してＯＮ／ＯＦＦ制御
端子２８に接続されている。このＮ型エンハンスメント
モードＦＥＴ２６および抵抗２７により、電流遮断回路
２９が構成されている。

【００２７】上記構成のＭＭＩＣ１０においては、ＤＣ
ゲートバイアス電圧Ｖｇｇを仮に固定した場合、ＦＥＴ
１４のソース‐ゲート間電圧Ｖｇｓが、しきい値電圧Ｖ
ｔｈのバラツキによる電流Ｉｄｄの変化に対して抵抗２
３を介して負帰還がかかるため、Ｖｔｈバラツキによる
電流Ｉｄｄの変化が減少し、消費電流が安定化する。す
なわち、抵抗２３の作用によって電流の安定化が図られ
る。

【００２８】また、抵抗２３に付随して設けられたコン
デンサ２４は、電流をＯＮ／ＯＦＦ制御するスイッチ素
子として設けられたＮ型エンハンスメントモードＦＥＴ
２６のインピーダンスを見えなくする作用も兼ね備えて
いる。したがって、セルフバイアス回路２５を搭載した
ＭＭＩＣに、単に電流ＯＮ／ＯＦＦ制御用のスイッチ素
子を設けるだけの構成で、電流遮断と電流安定化を実現
でき、チップ面積を小さく抑えることができる。

【００２９】また、この電流遮断回路２９をＭＭＩＣへ
搭載することで、ＭＭＩＣの能動素子がＮ型エンハンス
メントモードＦＥＴ（もしくは、ＮＰＮ型バイポーラト
ランジスタ）の場合は、従来のＩＣ作成プロセスをその
まま踏襲でき、またＭＭＩＣの能動素子がＮ型ディプリ
ーションモードＦＥＴの場合でも、従来のＩＣ作成プロ
セスにＮ型エンハンスメントモードＦＥＴの作成工程を
追加するだけで実現できる。

【００３０】なお、本実施形態では、ＦＥＴ１４のソー
スに抵抗２３の一端が接続され、この抵抗２３の他端と
グランドとの間にＮ型エンハンスメントモードＦＥＴ２
６を接続した構成としたが、抵抗２３およびＮ型エンハ
ンスメントモードＦＥＴ２６の接続関係が逆であって、
同様の作用効果を得ることができる。

【００３１】また、本実施型態においては、電流をＯＮ
／ＯＦＦ制御するスイッチ素子として、Ｎ型エンハンス
メントモードＦＥＴを用いた場合について説明したが、
ＮＰＮ型バイポーラトランジスタを用いても良く、この
場合にもＮ型エンハンスメントモードＦＥＴの場合と同
等の作用効果を得ることができる。

【００３２】ところで、本実施型態に係るＭＭＩＣ１０
では、電流安定化素子として設けられた抵抗２３での電
圧降下によるＮ型エンハンスメントモードＦＥＴ１４に
かかる電源電圧が低下し、また電流ＯＮ／ＯＦＦ制御用
スイッチ素子としてＮＰＮ型バイポーラトランジスタを
用いた場合は、そのエミッタ‐コレクタ間のターンオン
電圧に相当する電源電圧降下分がさらに追加される。

【００３３】したがって、本ＭＭＩＣ１０は、送信部最
終段増幅器のように電源電圧をいっぱいに能動素子にか
ける構成のＭＭＩＣには不向きであるが、受信段増幅
器、周波数変換器、送信段ドライバーアンプなどのこれ
までセルフバイアス回路を使用してきた多種のＭＭＩＣ
には有用なものとなる。

【００３４】図２に、ＭＭＩＣの一般的な適用例とし
て、電源電圧Ｖｄｄが３Ｖで、能動素子としてガリウム
ヒ素Ｎ型エンハンスメントモードＦＥＴ（ゲート幅Ｗｇ
はいずれも例えば２００μｍ）を２個カスコード接続し
た構成の動作電流が約４ｍＡの受信段ローノイズアンプ
の回路構成を示す。

【００３５】図２において、入力端子３１にはコイル３
２の一端が接続され、その他端にはコイル３３およびコ
ンデンサ３４の各一端が接続されている。コイル３３の
他端は接地されている。コンデンサ３４の他端には、ガ
リウムヒ素Ｎ型エンハンスメントモードＦＥＴ３５のゲ
ートが接続されている。このガリウムヒ素Ｎ型エンハン
スメントモードＦＥＴ３５には、ガリウムヒ素Ｎ型エン
ハンスメントモードＦＥＴ３６がカスコード接続されて
いる。

【００３６】ガリウムヒ素Ｎ型エンハンスメントモード
ＦＥＴ３６のドレインには、コイル３７の一端が接続さ
れている。コイル３７の他端には、コンデンサ３８およ
びコイル３９の各一端が接続されている。コンデンサ３
８の他端は、出力端子４０に接続されている。コイル３
９の他端は正側電源に接続されている。コイル３９の他
端とグランドとの間には、コンデンサ４１が接続されて
いる。

【００３７】また、正側電源とグランドとの間には、抵
抗４２、抵抗４３および抵抗４４が直列に接続されて抵
抗分割回路を構成している。そして、抵抗４２と抵抗４
３の共通接続点、即ち分圧点Ａに得られる電圧はＮ型エ
ンハンスメントモードＦＥＴ３６のゲートに印加され
る。また、抵抗４３と抵抗４４の共通接続点、即ち分圧
点Ｂに得られる電圧はＮ型エンハンスメントモードＦＥ
Ｔ３５のゲートに印加される。

【００３８】Ｎ型エンハンスメントモードＦＥＴ３５の
ソースには、電流安定化素子としての抵抗（抵抗値が例
えば２５０Ω）４５の一端が接続されている。また、当
該ＦＥＴ３５のソースとグランドとの間には、コンデン
サ４６が接続されている。抵抗４５の他端とグランドと
の間には、電流をＯＮ／ＯＦＦ制御するスイッチ素子と
して、例えばゲート幅Ｗｇが４００μｍ、しきい値電圧
Ｖｔｈが０．３Ｖのガリウムヒ素Ｎ型エンハンスメント
モードＦＥＴ４７が接続されている。このＦＥＴ４７の
ゲートは、抵抗４８を介してＯＮ／ＯＦＦ制御端子（図
示せず）に接続される。

【００３９】このように、スイッチ素子として、能動素
子と同時形成可能なガリウムヒ素Ｎ型エンハンスメント
モードＦＥＴ４７を用いた受信段ローノイズアンプで
は、スイッチＯＮ時は抵抗４５での電圧降下は１Ｖであ
り、Ｎ型エンハンスメントモードＦＥＴ４７のゲートに
約１Ｖの電圧を印加した際の当該ＦＥＴ４７のオン抵抗
は約５Ωで、そこでの電圧降下は約２０ｍＶと計算され
るので、このスイッチ素子を挿入したことによるＭＭＩ
Ｃの電気特性の変化はほとんどない。また、スイッチＯ
ＦＦ時には、Ｎ型エンハンスメントモードＦＥＴ４７の
ゲートに０．３Ｖ以下の正電源を印加すれば電流を遮断
できることになる。

【００４０】

【発明の効果】以上説明したように、本発明によれば、
Ｎ型もしくはＮＰＮ型の能動素子の負側電極と負側電源
との間に電流安定化素子とＮ型エンハンスメントモード
ＦＥＴもしくはＮＰＮ型バイポーラトランジスタとを直
列接続して設けたことにより、ＩＣ製造プロセスのコス
トの増大を招くことなく、しかも本回路の電気特性を損
なうことなく電源ＯＮ／ＯＦＦを実現できるとともに、
セルフバイアス回路による電流安定性と非動作時の電流
遮断を兼ね備えたパワーマネージメント性に優れた高周
波回路を提供できる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す回路図である。

【図２】本発明の適用例を示す回路図である。

【図３】ＭＭＩＣ１段増幅器の代表的な回路構成を示す
回路図である。

【図４】一従来例を示す回路図である。

【図５】他の従来例を示す回路図である。

【図６】さらに他の従来例を示す回路図である。

【符号の説明】

１０ ＭＭＩＣ １１ 入力端子 １４ Ｎ型ＦＥ
Ｔ（能動素子） １５ 入力側インピーダンス整合回路 １９ 出力端
子 ２１ 出力側インピーダンス整合回路 ２３ 抵抗
（電流安定化素子） ２５ セルフバイアス回路 ２６ Ｎ型エンハンスメ
ントモードＦＥＴ ２９ 電流遮断回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 Ｎ型もしくはＮＰＮ型の能動素子と、 前記能動素子の入力側および出力側の少なくとも一方側
   に設けられたインピーダンス整合回路と、 前記能動素子の負側電極側に設けられた電流安定化素子
   と、 前記能動素子の負側電極と負側電源との間に前記電流安
   定化素子と直列に接続されたＮ型エンハンスメントモー
   ド電界効果トランジスタもしくはＮＰＮ型バイポーラト
   ランジスタとを備えたことを特徴とする高周波回路。