JP2803410B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP2803410B2
JP2803410B2 JP3269823A JP26982391A JP2803410B2 JP 2803410 B2 JP2803410 B2 JP 2803410B2 JP 3269823 A JP3269823 A JP 3269823A JP 26982391 A JP26982391 A JP 26982391A JP 2803410 B2 JP2803410 B2 JP 2803410B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
circuit
output
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3269823A
Other languages
English (en)
Other versions
JPH05109288A (ja
Inventor
龍司 山村
直彦 杉林
高弘 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3269823A priority Critical patent/JP2803410B2/ja
Priority to US07/955,287 priority patent/US5352935A/en
Publication of JPH05109288A publication Critical patent/JPH05109288A/ja
Application granted granted Critical
Publication of JP2803410B2 publication Critical patent/JP2803410B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Static Random-Access Memory (AREA)
  • Control Of Electrical Variables (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に外部供給電圧の降圧用の内部電圧調整回路を有する
大規模記憶装置等の半導体集積回路に関する。
【０００２】
【従来の技術】近年、半導体集積回路の高集積度化が進
み、これにともなって能動素子であるトランジスタも微
細化構造となってきている。このため、回路の高密度化
にともなう内部電界の上昇によるホットキャリアの発生
や絶縁酸化膜の信頼性等の問題を解決するために、電源
電圧を低減することが一般的である。一方、外部供給電
圧は一般的には５Ｖであるので、半導体集積回路の内部
に電圧調整回路を設け、所要の電圧、たとえば、３Ｖに
降圧する内部電源降圧方式が採用されている。
【０００３】従来のこの種の半導体集積回路は、図２
（Ａ）に示すように、基準電圧ＶＲと内部電圧ＶＩとの
差を検出するトランジスタＴ２１〜Ｔ２４からなる差動
回路２と、出力用のＰチャンネル型のトランジスタＴ１
と、差動回路２の電流源用のトランジスタＴ２とを有し
て構成される電圧調整回路３０を備えていた。
【０００４】差動回路２は、Ｎチャンネル型のトランジ
スタＴ２１，Ｔ２２が差動回路を構成し、Ｐチャンネル
型のトランジスタＴ２３，Ｔ２４は負荷としてカレント
ミラー回路を構成している周知のものである。
【０００５】次に、従来の半導体集積回路の動作につい
て説明する。
【０００６】電圧調整回路３０において、差動回路２の
トランジスタＴ２１のゲートに印加されている内部電源
電圧ＶＩが、トランジスタＴ２２のゲートに印加されて
いる基準電圧ＶＲより高くなると、トランジスタＴ２１
のコレクタ電流は増加し、トランジスタＴ２２のコレク
タ電流は減少する。一方、負荷であるトランジスタＴ２
３，Ｔ２４はカレントミラー回路を構成しているから、
トランジスタＴ２３のコレクタ電流は電流入力側である
トランジスタＴ２３の電流値に保持しようと動作し、そ
の結果コレクタ側の出力電圧が上昇する。すると、トラ
ンジスタＴ１のベース電位も上昇し、すなわち、Ｔ１の
エミッタ側からみると低下するので出力電流を低下させ
るようエミッタ側からみたコレクタ電位を上昇させる。
すなわち、接地側からみると出力電圧が低下する。
【０００７】反対に、内部電源電圧ＶＩが基準電圧ＶＲ
より低い場合には上述と逆の動作により、出力電圧が上
昇する。
【０００８】また、従来の半導体集積回路の第二の例
は、図２（Ｂ）に示すように、差動回路２の出力側に、
外部電源ＶＣに接続されたＰチャンネル型のトランジス
タＴ３を設けこのＴ３のゲートと、差動回路２の電流源
用のトランジスタＴ２のゲートに活性化信号ＣＡを印加
するよう構成されている電圧調整回路２０を備えてい
た。
【０００９】この従来の半導体集積回路の第二の例の電
圧調整回路２０は、待機時のように電流能力が小さくて
もよいような場合には、トランジスタＴ３のみ活性化す
る。トランジスタＴ３は、消費電力が小さい電圧降下回
路として動作する。通常動作時では大きな電流供給能力
が得られるように、トランジスタＴ２を活性化すること
により、全体の回路が活性化される。
【００１０】図３は、従来の半導体集積回路の外部電源
電圧ＶＣに対する内部電源電圧ＶＩの出力電圧特性を示
す出力電圧特性図である。図に示すように、外部電源電
圧ＶＣが基準電圧ＶＲよりも大きくなると、内部電源電
圧ＶＩは基準電圧ＶＲと等しい一定電圧となるというも
のであった。
【００１１】
【発明が解決しようとする課題】上述した従来の半導体
集積回路は、外部電源電圧が内部電源電圧付近まで低下
すると、電圧調整回路の出力トランジスタのドレインソ
ース間電圧が小さくなり、その結果電流供給能力が低下
してしまうため、内部電源電圧の低下が顕著になり、性
能が劣化するという欠点があった。
【００１２】
【課題を解決するための手段】本発明の半導体集積回路
は、外部電源から供給される外部電源電圧を降圧して内
部電源回路の予め定めた内部電源電圧を生成する電圧調
整回路を備えた半導体集積回路において、前記電圧調整
回路は前記内部電源電圧が予め定めたしきい値より低下
したことを検出するしきい値検出回路と、前記しきい値
検出回路の出力により前記外部電源を前記内部電源回路
に直接接続するよう導通させるスイッチ回路とを備えて
構成されている。
【００１３】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１４】図１は本発明の半導体集積回路の一実施例
を示す回路図である。
【００１５】本実施例の半導体集積回路は、図１に示す
ように、第二の従来例と同様の待機機能付の電圧調整回
路２０と、基準電圧ＶＲを分圧してしきい値電圧ＶＴを
生成する抵抗Ｒ１１，Ｒ１２と、しきい値電圧ＶＴと内
部電圧ＶＩとの差を検出するトランジスタＴ１１〜Ｔ１
４からなる差動回路１と、差動回路１の出力電圧を増幅
する２段のインバータＩ１，Ｉ２と、スイッチ回路用の
Ｐチャンネル型のトランジスタＴ４と、差動回路１の電
流源用のトランジスタＴ５とを有して構成される外部電
源電圧低下時用の電圧調整回路１０を備えている。
【００１６】差動回路１は、Ｎチャンネル型のトランジ
スタＴ１１，Ｔ１２が差動回路を構成し、Ｐチャンネル
型のトランジスタＴ１３，Ｔ１４は負荷としてカレント
ミラー回路を構成している周知のものである。
【００１７】次に、本実施例の動作について説明する。
【００１８】まず、通常動作時、すなわち、外部電源電
圧ＶＣが内部電源電圧より十分高い、たとえば５Ｖのと
きの場合は、従来例で説明したように電圧調整回路２０
が動作し、所定の内部電源電圧ＶＩ、たとえば、３Ｖを
出力する。
【００１９】次に、外部電源電圧ＶＣが低下して、その
結果、内部電源電圧ＶＩも低下すると、外部電源電圧低
下時用の電圧調整回路１０が以下のように動作を開始す
る。内部電源電圧ＶＩが、基準電圧ＶＲを抵抗Ｒ１，Ｒ
２の直列回路により分圧したしきい値電圧ＶＴ以下にな
ると、電圧調整回路２０の差動回路２の動作と同様に、
差動回路１の出力電圧が上昇する。この出力電圧の上昇
分である電圧の変化値はインバータＩ１，Ｉ２により増
幅され、ほぼ、外部電源電圧ＶＣの振幅のスイッチ電圧
ＶＳとなる。スイッチ電圧ＶＳは、スイッチ回路用のト
ランジスタＴ４を導通させ、外部電源電圧ＶＣが直接内
部電源に流れるようにする。
【００２０】しきい値ＶＴは、外部電源電圧ＶＣが正常
である場合にはスイッチ電圧ＶＳを生成せず、したがっ
て、トランジスタＴ４はオフ状態であり、外部電源電圧
ＶＣが低下し、内部電源電圧ＶＩの低下が顕著となる場
合にオンするレベルたとえば０．２５Ｖに設定する。
【００２１】
【発明の効果】以上説明したように、本発明の半導体集
積回路は、内部電源電圧が設定しきい値より低下したこ
とを検出するしきい値検出回路と、しきい値検出回路の
出力により外部電源を内部電源回路に直接接続するスイ
ッチ回路とを備えることにより、外部電源電圧が内部電
源電圧付近まで低下しても、内部電源電圧の低下が軽減
されため、性能が劣化することを防止できるという効果
がある。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の一実施例を示す回路
図である。
【図２】従来の半導体集積回路の第一および第二の例を
示す回路図である。
【図３】従来の半導体集積回路における動作の一例を示
す出力特性図である。
【符号の説明】
１，２ 差動回路 １０〜３０ 電圧調整回路 Ｉ１，Ｉ２ インバータ Ｒ１１，Ｒ１２ 抵抗 Ｔ１〜Ｔ５，Ｔ１１〜Ｔ１４，Ｔ２１〜Ｔ２４ トラ
ンジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−246860（ＪＰ，Ａ) 特開 平３−209695（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 11/413 G05F 1/56 310 G05F 3/24

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 内部電源電圧出力端の電圧と基準電圧を
    比較しその比較結果に応じた電圧の出力信号を発生する
    電圧検出回路と、外部電源電圧端と前記内部電源電圧出
    力端間に設けられ前記出力信号に応答した電流を前記内
    部電源電圧出力端に出力する出力トランジスタと、前記
    内部電源電圧出力端の電圧と前記基準電圧を分圧したし
    きい値電圧を比較し前記内部電源電圧出力端の電圧が前
    記しきい値電圧よりも低い場合に検出信号を発生する検
    知回路と、前記外部電源電圧端と前記内部電源電圧出力
    端間に設けられ前記検出信号が供給されると前記外部電
    源電圧端と前記内部電源電圧出力端を電気的に直接接続
    するスイッチ回路とを有することを特徴とする半導体集
    積回路。
  2. 【請求項２】 前記検知回路は前記内部電源出力端の電
    圧と前記閾値電圧を入力とし前記内部電源電圧出力端の
    電圧が前記しきい値電圧より低下すると出力電圧が変化
    する差動回路と、前記出力電圧の変化を増幅し前記検出
    信号を生成するインバータ回路とを有することを特徴と
    する請求項１記載の半導体集積回路。
  3. 【請求項３】 前記スイッチ回路はゲートに前記検出信
    号が供給され導通が制御されるトランジスタを含むこと
    を特徴とする請求項１記載の半導体集積回路。
JP3269823A 1991-10-18 1991-10-18 半導体集積回路 Expired - Fee Related JP2803410B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3269823A JP2803410B2 (ja) 1991-10-18 1991-10-18 半導体集積回路
US07/955,287 US5352935A (en) 1991-10-18 1992-10-01 Semiconductor integrated circuit device with internal voltage controlling circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3269823A JP2803410B2 (ja) 1991-10-18 1991-10-18 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH05109288A JPH05109288A (ja) 1993-04-30
JP2803410B2 true JP2803410B2 (ja) 1998-09-24

Family

ID=17477673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3269823A Expired - Fee Related JP2803410B2 (ja) 1991-10-18 1991-10-18 半導体集積回路

Country Status (2)

Country Link
US (1) US5352935A (ja)
JP (1) JP2803410B2 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970010284B1 (en) * 1993-12-18 1997-06-23 Samsung Electronics Co Ltd Internal voltage generator of semiconductor integrated circuit
JP3705842B2 (ja) * 1994-08-04 2005-10-12 株式会社ルネサステクノロジ 半導体装置
US5625305A (en) * 1994-10-20 1997-04-29 Acer Incorporated Load detection apparatus
JP3523718B2 (ja) * 1995-02-06 2004-04-26 株式会社ルネサステクノロジ 半導体装置
US5852540A (en) * 1997-09-24 1998-12-22 Intel Corporation Circuit for protecting the input/output stage of a low voltage integrated circuit device from a failure of the internal voltage supply or a difference in the power-up sequencing of supply voltage levels
JP3561158B2 (ja) * 1998-09-21 2004-09-02 松下電器産業株式会社 内部降圧電源回路
KR100283906B1 (ko) * 1998-10-31 2001-03-02 김영환 반도체 메모리의 초기 안정화 신호 발생 회로
JP3120795B2 (ja) * 1998-11-06 2000-12-25 日本電気株式会社 内部電圧発生回路
JP4697997B2 (ja) * 2000-04-13 2011-06-08 エルピーダメモリ株式会社 内部電圧発生回路
EP1335384A4 (en) * 2000-07-25 2007-04-04 Nec Electronics Corp INTERNAL VOLTAGE LEVEL CONTROL CIRCUIT, SEMICONDUCTOR MEMORY AND METHOD OF CONTROLLING SAID CIRCUIT AND MEMORY THEREOF
US6661279B2 (en) * 2001-04-11 2003-12-09 Kabushiki Kaisha Toshiba Semiconductor integrated circuit which outputs first internal power supply voltage and second internal power supply voltage lower than first internal supply power voltage
JP2002353792A (ja) * 2001-05-24 2002-12-06 Sanyo Electric Co Ltd 駆動回路および表示装置
JP3892692B2 (ja) * 2001-09-21 2007-03-14 株式会社東芝 半導体集積回路
JP2003168290A (ja) * 2001-11-29 2003-06-13 Fujitsu Ltd 電源回路及び半導体装置
US6909320B2 (en) * 2003-06-19 2005-06-21 Freescale Semiconductor, Inc. Method and apparatus for dual output voltage regulation
JP2005107948A (ja) * 2003-09-30 2005-04-21 Seiko Instruments Inc ボルテージ・レギュレータ
JP3967722B2 (ja) * 2004-01-15 2007-08-29 株式会社東芝 半導体装置
JP2005242570A (ja) * 2004-02-25 2005-09-08 Matsushita Electric Ind Co Ltd 半導体集積回路
US7401241B2 (en) * 2004-06-22 2008-07-15 Intel Corporation Controlling standby power of low power devices
KR100732765B1 (ko) * 2005-12-28 2007-06-27 주식회사 하이닉스반도체 반도체 장치
US7432758B2 (en) * 2006-11-08 2008-10-07 Elite Semiconductor Memory Technology Inc. Voltage regulator for semiconductor memory
KR20090022136A (ko) * 2007-08-29 2009-03-04 주식회사 하이닉스반도체 코아전압 드라이버
KR101212736B1 (ko) * 2007-09-07 2012-12-14 에스케이하이닉스 주식회사 코어전압 발생회로
JP5747445B2 (ja) * 2009-05-13 2015-07-15 富士電機株式会社 ゲート駆動装置
KR20120098169A (ko) * 2011-02-28 2012-09-05 에스케이하이닉스 주식회사 반도체 장치의 내부전압 생성회로
JP5961374B2 (ja) * 2011-12-09 2016-08-02 ラピスセミコンダクタ株式会社 電源装置、電源装置の制御方法及び電子機器
US9728231B1 (en) 2016-05-03 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method for data-writing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2536514B2 (ja) * 1987-04-01 1996-09-18 日本電気株式会社 集積回路
JPH03209695A (ja) * 1990-01-12 1991-09-12 Nec Corp 集積回路装置
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control

Also Published As

Publication number Publication date
JPH05109288A (ja) 1993-04-30
US5352935A (en) 1994-10-04

Similar Documents

Publication Publication Date Title
JP2803410B2 (ja) 半導体集積回路
US6963230B2 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
JP2550480Y2 (ja) 半導体メモリ装置の内部電源電圧発生回路
JP2925422B2 (ja) 半導体集積回路
US6768370B2 (en) Internal voltage step-down circuit
JPH07101374B2 (ja) 電源電圧調整回路
JP3879892B2 (ja) 半導体メモリ装置
JPH08221980A (ja) バイアス電圧発生回路
JPH05300726A (ja) 電力トランジスタをターン・オン及びターン・オフさせる回路
JPH10312683A (ja) 半導体メモリ素子の電圧調整回路
JP3193439B2 (ja) 基板バイアス電圧発生器に対する調節回路
JP3133673B2 (ja) 基板電圧発生回路
JPH041992A (ja) 半導体記憶装置
JPH09204798A (ja) 信号発生回路
JPH0935484A (ja) 半導体メモリ装置の電圧検出回路
JP3641345B2 (ja) 基板バイアス効果を利用した遅延回路
JP3677322B2 (ja) 内部電源回路
JP3779403B2 (ja) 半導体メモリ装置の電圧昇圧回路
JPH08153390A (ja) 半導体集積回路
JP2874459B2 (ja) 半導体記憶装置
JP2993534B2 (ja) 終端機能付半導体装置
JPH11214617A (ja) 半導体集積回路装置
JP3369771B2 (ja) 半導体集積回路
JP2891208B2 (ja) 突入電流制限機能付きスイッチ回路
JP2707825B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980616

LAPS Cancellation because of no payment of annual fees