JP2536514B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2536514B2 JP2536514B2 JP62081526A JP8152687A JP2536514B2 JP 2536514 B2 JP2536514 B2 JP 2536514B2 JP 62081526 A JP62081526 A JP 62081526A JP 8152687 A JP8152687 A JP 8152687A JP 2536514 B2 JP2536514 B2 JP 2536514B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- power supply
- supply voltage
- constant voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路に関し、特にチップ上に定電圧回路
を内蔵しその定電圧回路出力をチップ上の他の機能回路
の電源とした集積回路に関する。
を内蔵しその定電圧回路出力をチップ上の他の機能回路
の電源とした集積回路に関する。
従来、この種の集積回路としては第２図に示す回路が
知られている。第２図は相補型金属酸化物半導体電界効
果トランジスタ（以下CMOSFETと略記する。）用いた定
電圧回路である。第２図において20はリファレンス電圧
発生回路、21は差電圧検出増幅回路、22は外部電源端
子、23は内部電圧出力端子、24はリファレンス電圧出力
節点、25は制御信号出力節点、Q1は制御MOSFETである。
次に第２図の回路の動作を説明する。第２図の回路は、
差電圧検出増幅回路21が、リファレンス電圧発生回路か
ら出力されるリファレンス電圧と内部電圧とを比較し、
増幅して制御信号を出力し、その信号により制御MOSFET
の内部抵抗を変化させることにより、内部電圧を一定に
保つ。例えば内部電圧がリファレンス電圧より低いとMO
SFET Q3の内部抵抗がMOSFET Q4の内部抵抗より高くなる
ため制御信号電圧は下がる。従って制御MOSFET Q1の内
部抵抗が低下し内部電圧は上昇する。逆に内部電圧がリ
ファレンス電圧より高いと制御信号電圧が上がり制御MO
SFET Q1の内部抵抗が増加し内部電圧は下降する。
知られている。第２図は相補型金属酸化物半導体電界効
果トランジスタ（以下CMOSFETと略記する。）用いた定
電圧回路である。第２図において20はリファレンス電圧
発生回路、21は差電圧検出増幅回路、22は外部電源端
子、23は内部電圧出力端子、24はリファレンス電圧出力
節点、25は制御信号出力節点、Q1は制御MOSFETである。
次に第２図の回路の動作を説明する。第２図の回路は、
差電圧検出増幅回路21が、リファレンス電圧発生回路か
ら出力されるリファレンス電圧と内部電圧とを比較し、
増幅して制御信号を出力し、その信号により制御MOSFET
の内部抵抗を変化させることにより、内部電圧を一定に
保つ。例えば内部電圧がリファレンス電圧より低いとMO
SFET Q3の内部抵抗がMOSFET Q4の内部抵抗より高くなる
ため制御信号電圧は下がる。従って制御MOSFET Q1の内
部抵抗が低下し内部電圧は上昇する。逆に内部電圧がリ
ファレンス電圧より高いと制御信号電圧が上がり制御MO
SFET Q1の内部抵抗が増加し内部電圧は下降する。
第２図の回路で外部電源電圧を０〜8Vの間で変化させ
た時に内部電圧がどうなるかを第４図に示す。この図か
らわかる様に、内部電圧は外部電源電圧が3V程度迄は外
部電源電圧とほぼ同じ電圧であるが3V以上では外部電源
電圧が上昇しても３〜3.5Vの間の電圧を維持している。
た時に内部電圧がどうなるかを第４図に示す。この図か
らわかる様に、内部電圧は外部電源電圧が3V程度迄は外
部電源電圧とほぼ同じ電圧であるが3V以上では外部電源
電圧が上昇しても３〜3.5Vの間の電圧を維持している。
この様なオンチップ定電圧回路はLSIの高密度化に伴
ってLSI内部に用いられるMOSFETのチャンネル長、ゲー
ト酸化膜厚がより短く、薄くなるにつれてMOSFETの信頼
性が、従来の様に外部電源電圧をそのまま印加すると、
保てなくなるということを克服するために考案されたも
のである。
ってLSI内部に用いられるMOSFETのチャンネル長、ゲー
ト酸化膜厚がより短く、薄くなるにつれてMOSFETの信頼
性が、従来の様に外部電源電圧をそのまま印加すると、
保てなくなるということを克服するために考案されたも
のである。
しかしながら上述した従来のオンチップの定電圧回路
を用いた集積回路は、外部から印加する電源電圧を変え
ても内部電圧はほとんど変わらないため次のような欠点
を有する。
を用いた集積回路は、外部から印加する電源電圧を変え
ても内部電圧はほとんど変わらないため次のような欠点
を有する。
通常集積回路は製造時、初期不良を除去するために、
通常の使用電圧・温度よりも厳しい条件で一定時間動作
させた後に走査を行なっている。例えば使用条件が電源
電圧4.5〜5.5V、温度０〜70℃であれば電源電圧7V、温
度125℃で48時間の動作をさせた後に検査をしている。
通常の使用電圧・温度よりも厳しい条件で一定時間動作
させた後に走査を行なっている。例えば使用条件が電源
電圧4.5〜5.5V、温度０〜70℃であれば電源電圧7V、温
度125℃で48時間の動作をさせた後に検査をしている。
ところがオンチップの定電圧回路を用いた集積回路で
は、内部回路に加わる電圧は、外部電源電圧を高くして
も、ほとんど高くならないために、電源電圧での加速試
験ができず従って、初期不良の除去が十分にできないと
いう問題点がある。
は、内部回路に加わる電圧は、外部電源電圧を高くして
も、ほとんど高くならないために、電源電圧での加速試
験ができず従って、初期不良の除去が十分にできないと
いう問題点がある。
本発明の集積回路は、機能回路および外部からの電源
電圧を一定の電圧に制御して前記機能回路に供給する定
電圧回路が同一チップ上に形成され、前記定電圧回路
は、比較基準電圧を発生する基準電圧発生手段と、前記
機能回路の内部電圧と前記比較基準電圧とを比較して前
記機能回路へ供給する電圧を前記電源電圧より低い所定
電圧に制御する比較制御手段とを備えた集積回路におい
て、外部より入力される制御信号と前記電源電圧とを比
較し前記制御信号が前記電源電圧より高い場合には前記
定電圧回路の定電圧制御動作を停止させて、前記電源電
圧を前記機能回路に供給する制御回路を備えたことを特
徴とする。
電圧を一定の電圧に制御して前記機能回路に供給する定
電圧回路が同一チップ上に形成され、前記定電圧回路
は、比較基準電圧を発生する基準電圧発生手段と、前記
機能回路の内部電圧と前記比較基準電圧とを比較して前
記機能回路へ供給する電圧を前記電源電圧より低い所定
電圧に制御する比較制御手段とを備えた集積回路におい
て、外部より入力される制御信号と前記電源電圧とを比
較し前記制御信号が前記電源電圧より高い場合には前記
定電圧回路の定電圧制御動作を停止させて、前記電源電
圧を前記機能回路に供給する制御回路を備えたことを特
徴とする。
次に本発明の実施例につき図面を参照して説明する。
第１図は本発明の第一の実施例の回路図である。第１
図の回路は第２図に示した従来の定電圧回路に、モード
切換信号検出回路12とモード切換回路13が付加されたも
のである。ここで外部より印加される電源電圧をVCC、
定電圧回路出力電圧をVCCIを略記することにする。モー
ド切換信号検出回路12はQ12〜Q16から成るミラー型差動
増幅器とQ17,Q18及びQ19,Q20から成る２段のバッファ回
路で構成されている。Q12〜Q16から成るミラー型差動増
幅器は入力の一方にVCCが印加され他方にVINが印加され
ている。いまVINがVCCより低いと節点112は高レベルと
なり、モード切換信号出力19は低レベル、110は高レベ
ルとなる。逆にVINがVCCより高いと節点112は低レベル
となり、モード切換信号出力19は高レベル、110は低レ
ベルとなる。
図の回路は第２図に示した従来の定電圧回路に、モード
切換信号検出回路12とモード切換回路13が付加されたも
のである。ここで外部より印加される電源電圧をVCC、
定電圧回路出力電圧をVCCIを略記することにする。モー
ド切換信号検出回路12はQ12〜Q16から成るミラー型差動
増幅器とQ17,Q18及びQ19,Q20から成る２段のバッファ回
路で構成されている。Q12〜Q16から成るミラー型差動増
幅器は入力の一方にVCCが印加され他方にVINが印加され
ている。いまVINがVCCより低いと節点112は高レベルと
なり、モード切換信号出力19は低レベル、110は高レベ
ルとなる。逆にVINがVCCより高いと節点112は低レベル
となり、モード切換信号出力19は高レベル、110は低レ
ベルとなる。
従ってモード切換回路はVINがVCCより低いと、Q21,Q
22がオンし、Q23がオフしてレファレンス電圧発生回路
出力が差電圧検出増幅回路11に入力され、従来の定電圧
回路として動作する。しかしVINがVCCより高いと、Q21,
Q22がオフしQ23がオンするため差電圧検出増幅回路11の
Q3のゲートはVCCレベルとなる。従ってQ3はオフして差
電圧検出増幅回路出力18は接地レベルになりQ1の内部抵
抗は最低になり、定電圧出力端子にはVCCレベルがほぼ
そのまま出力される。この様子を示したのが第５図であ
る。すなわちVINがVCCより低い時は曲線52で示されるよ
うに外部電源電圧が上昇しても内部電源電圧はほぼ３〜
3.5Vの間にあるがVINがVCCより高い時は曲線51で示され
るように内部電源電圧は外部電源電圧とほぼ同じレベル
となる。
22がオンし、Q23がオフしてレファレンス電圧発生回路
出力が差電圧検出増幅回路11に入力され、従来の定電圧
回路として動作する。しかしVINがVCCより高いと、Q21,
Q22がオフしQ23がオンするため差電圧検出増幅回路11の
Q3のゲートはVCCレベルとなる。従ってQ3はオフして差
電圧検出増幅回路出力18は接地レベルになりQ1の内部抵
抗は最低になり、定電圧出力端子にはVCCレベルがほぼ
そのまま出力される。この様子を示したのが第５図であ
る。すなわちVINがVCCより低い時は曲線52で示されるよ
うに外部電源電圧が上昇しても内部電源電圧はほぼ３〜
3.5Vの間にあるがVINがVCCより高い時は曲線51で示され
るように内部電源電圧は外部電源電圧とほぼ同じレベル
となる。
〔実施例２〕 次に本発明の他の実施例について第３図を参照して説
明する。
明する。
第３図も、第１図で説明した実施例と同様に、従来の
定電圧回路にモード切換信号検出回路32とモード切換回
路33が付加されたものであるが、第１図の回路が、差電
圧検出増幅回路の入力をリファレンス電圧発生回路出力
に接続するか、又はVCCレベルに接続するかを切換えて
いたのに対して、第３図の回路は制御MOSFET Q1のゲー
トを差電圧検出増幅回路出力に接続するか、又はGNDレ
ベルに接続するかを切換えている。いまVINがVCCより低
いとモード切換信号出力310が低レベル、311が高レベル
となるためQ21,Q22がオンしQ23がオフする。従って制御
MOSFET Q1のゲートには差電圧検出増幅回路出力が接続
され内部電源電圧は定電圧となる。一方、VINがVCCより
高いとモード切換信号310が高レベル、311が低レベルと
なって、Q21,Q22がオフしQ23がオンして制御MOSFET Q1
のゲートは接地レベルになり、Q1の内部抵抗は最低とな
って低電圧出力が端子35にはVCCレベルがほぼそのまま
出力される。
定電圧回路にモード切換信号検出回路32とモード切換回
路33が付加されたものであるが、第１図の回路が、差電
圧検出増幅回路の入力をリファレンス電圧発生回路出力
に接続するか、又はVCCレベルに接続するかを切換えて
いたのに対して、第３図の回路は制御MOSFET Q1のゲー
トを差電圧検出増幅回路出力に接続するか、又はGNDレ
ベルに接続するかを切換えている。いまVINがVCCより低
いとモード切換信号出力310が低レベル、311が高レベル
となるためQ21,Q22がオンしQ23がオフする。従って制御
MOSFET Q1のゲートには差電圧検出増幅回路出力が接続
され内部電源電圧は定電圧となる。一方、VINがVCCより
高いとモード切換信号310が高レベル、311が低レベルと
なって、Q21,Q22がオフしQ23がオンして制御MOSFET Q1
のゲートは接地レベルになり、Q1の内部抵抗は最低とな
って低電圧出力が端子35にはVCCレベルがほぼそのまま
出力される。
以上説明したように本発明は機能回路入力端子に印加
される入力電圧をVCCレベル以上にすることによりオン
チップ定電圧回路の動作を切換えて内部電源電圧をVCC
レベルとほぼ同じにすることができるため、検査時に電
源電圧での加速試験が可能となり初期不良を十分に取り
除くことができる上、通常使用状態では内部電源電圧を
ある一定値に設定できるため信頼性の高い集積回路を提
供できるという効果がある。
される入力電圧をVCCレベル以上にすることによりオン
チップ定電圧回路の動作を切換えて内部電源電圧をVCC
レベルとほぼ同じにすることができるため、検査時に電
源電圧での加速試験が可能となり初期不良を十分に取り
除くことができる上、通常使用状態では内部電源電圧を
ある一定値に設定できるため信頼性の高い集積回路を提
供できるという効果がある。
昨今、集積回路の高密度化は著しく進展しており、こ
れに伴って内部に使用されるMOSFETのチャンネル長はま
すます短くなりゲート酸化膜はますます薄くなりつつあ
る。このために集積回路内部での定電圧化の必要性が増
大しつつある。従って、本発明で示した動作モード切換
可能な定電圧回路は、信頼性が高く高密度な集積回路を
提供できるという点で今後、ますます重要になると考え
られる。
れに伴って内部に使用されるMOSFETのチャンネル長はま
すます短くなりゲート酸化膜はますます薄くなりつつあ
る。このために集積回路内部での定電圧化の必要性が増
大しつつある。従って、本発明で示した動作モード切換
可能な定電圧回路は、信頼性が高く高密度な集積回路を
提供できるという点で今後、ますます重要になると考え
られる。
第１図は本発明の第１の実施例の定電圧回路図、第２図
は従来の定電圧回路図、第３図は本発明の第２の実施例
の定電圧回路図、第４図は従来の定電圧回路の外部電源
電圧と内部電源電圧の関係を表わすグラフ、第５図は本
発明の実施例での外部電源電圧と内部電源電圧の関係を
表わすグラフである。 第１図の10、第２図の20、第３図の30はリファレンス電
圧発生回路、第１図の11、第２図の21、第３図の31は差
電圧検出増幅回路、第１図の12、第３図の32はモード切
換信号検出回路、第１図の13、第３図の33はモード切換
回路、Q1は制御MOSFET、第１図の14、第２図の22、第３
図の34は外部電源端子、第１図の15、第２図の23、第３
図の35は、内部電源出力端子、第１図の16、第３図の36
は機能回路入力端子、Q24は機能回路入力MOSFETであ
る。またQ1〜Q4,Q7〜Q13,Q17,Q19,Q22及び第１図のQ23
はＰチャンネルMOSFET、Q5,Q6,Q14〜Q16,Q20,Q21及び第
３図のQ23はＮチャンネルMOSFETである。
は従来の定電圧回路図、第３図は本発明の第２の実施例
の定電圧回路図、第４図は従来の定電圧回路の外部電源
電圧と内部電源電圧の関係を表わすグラフ、第５図は本
発明の実施例での外部電源電圧と内部電源電圧の関係を
表わすグラフである。 第１図の10、第２図の20、第３図の30はリファレンス電
圧発生回路、第１図の11、第２図の21、第３図の31は差
電圧検出増幅回路、第１図の12、第３図の32はモード切
換信号検出回路、第１図の13、第３図の33はモード切換
回路、Q1は制御MOSFET、第１図の14、第２図の22、第３
図の34は外部電源端子、第１図の15、第２図の23、第３
図の35は、内部電源出力端子、第１図の16、第３図の36
は機能回路入力端子、Q24は機能回路入力MOSFETであ
る。またQ1〜Q4,Q7〜Q13,Q17,Q19,Q22及び第１図のQ23
はＰチャンネルMOSFET、Q5,Q6,Q14〜Q16,Q20,Q21及び第
３図のQ23はＮチャンネルMOSFETである。
Claims (1)
- 【請求項１】機能回路および外部からの電源電圧を一定
の電圧に制御して前記機能回路に供給する定電圧回路が
同一チップ上に形成され、 前記定電圧回路は、 比較基準電圧を発生する基準電圧発生手段と、 前記機能回路の内部電圧と前記比較基準電圧とを比較し
て前記機能回路へ供給する電圧を前記電源電圧より低い
所定電圧に制御する比較制御手段とを 備えた集積回路において、 外部より入力される制御信号と前記電源電圧とを比較し
前記制御信号が前記電源電圧より高い場合には前記定電
圧回路の定電圧制御動作を停止させて、前記電源電圧を
前記機能回路に供給する制御回路を備えた ことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081526A JP2536514B2 (ja) | 1987-04-01 | 1987-04-01 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081526A JP2536514B2 (ja) | 1987-04-01 | 1987-04-01 | 集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63246860A JPS63246860A (ja) | 1988-10-13 |
| JP2536514B2 true JP2536514B2 (ja) | 1996-09-18 |
Family
ID=13748771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081526A Expired - Fee Related JP2536514B2 (ja) | 1987-04-01 | 1987-04-01 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536514B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803410B2 (ja) * | 1991-10-18 | 1998-09-24 | 日本電気株式会社 | 半導体集積回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122692A (ja) * | 1982-01-14 | 1983-07-21 | Toshiba Corp | 能動昇圧回路 |
-
1987
- 1987-04-01 JP JP62081526A patent/JP2536514B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63246860A (ja) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3031313B2 (ja) | 半導体回路 | |
| US6570367B2 (en) | Voltage generator with standby operating mode | |
| JP2004297462A (ja) | 差動増幅器 | |
| JPH0690655B2 (ja) | 中間電位発生回路 | |
| JPH04291608A (ja) | 電源回路 | |
| JP2785732B2 (ja) | 電源降圧回路 | |
| JPH02260915A (ja) | トランジスタ回路 | |
| JPH02271711A (ja) | 半導体集積回路用入力回路 | |
| JPH0865135A (ja) | 出力バッファ回路 | |
| JP4848959B2 (ja) | 電源回路 | |
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| US5680068A (en) | Semiconductor integrated circuit for suppressing overshooting and ringing | |
| US6400207B1 (en) | Quick turn-on disable/enable bias control circuit for high speed CMOS opamp | |
| JP2536514B2 (ja) | 集積回路 | |
| US6163219A (en) | Amplification circuit and integrated circuit having such and controlling method of the amplification circuit | |
| US6586986B2 (en) | Circuit for generating internal power voltage in a semiconductor device | |
| JPH0554673A (ja) | 基準電位発生回路 | |
| US6614266B2 (en) | Semiconductor integrated circuit | |
| JP2937592B2 (ja) | 基板バイアス発生回路 | |
| JP2002015599A (ja) | 半導体記憶装置 | |
| JP3677322B2 (ja) | 内部電源回路 | |
| JP2005528837A (ja) | 高電圧振幅に対する出力段の耐性 | |
| JP3369771B2 (ja) | 半導体集積回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JP2845436B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |