KR100732765B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100732765B1
KR100732765B1 KR1020050132469A KR20050132469A KR100732765B1 KR 100732765 B1 KR100732765 B1 KR 100732765B1 KR 1020050132469 A KR1020050132469 A KR 1020050132469A KR 20050132469 A KR20050132469 A KR 20050132469A KR 100732765 B1 KR100732765 B1 KR 100732765B1
Authority
KR
South Korea
Prior art keywords
internal voltage
signal
pull
unit
enable signal
Prior art date
Application number
KR1020050132469A
Other languages
English (en)
Inventor
정호돈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050132469A priority Critical patent/KR100732765B1/ko
Priority to TW095128471A priority patent/TWI350540B/zh
Priority to US11/463,650 priority patent/US7545204B2/en
Application granted granted Critical
Publication of KR100732765B1 publication Critical patent/KR100732765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers

Abstract

본 발명은 소정 기준전압에 대응한 내부전압을 생성하여 내부전압공급단으로 출력하는 내부전압 생성부와; 라이트 동작시 인에이블되는 소정 제어신호의 인에이블에 응답하여 소정 구간동안 상기 내부전압공급단을 오버드라이빙하는 오버드라이빙부와; 상기 제어신호에 응답하여 인에이블되고, 글로벌 데이터버스 라인을 통하여 전송된 데이터를 상기 내부전압공급단으로부터 공급된 전압의 레벨로 구동하여 로컬 데이터 버스 라인으로 출력하는 라이트 드라이버를 포함하여 구성되는 반도체 장치에 관한 것이다.
내부전압 오버드라이브

Description

반도체 장치{Semiconductor Device}
도 1은 종래 기술에 의한 반도체 장치의 구성을 도시한 것이다.
도 2는 종래 반도체 장치에서 라이트 동작시 내부전압의 변화를 도시한 것이다.
도 3은 본 발명에 의한 일 실시예에 따른 반도체 장치의 구성을 도시한 것이다.
도 4는 본 실시예에 따른 반도체 장치에 사용되는 내부전압 생성부의 구성을 도시한 것이다.
도 5는 본 실시예에 따른 반도체 장치에 사용되는 오버드라이빙부의 구성을 도시한 것이다.
도 6은 본 실시예에 따른 반도체 장치에 사용되는 라이트 드라이버의 구성을 도시한 것이다.
도 7은 본 실시예에 따른 반도체 장치에서 라이트 동작시 내부전압의 변화를 도시한 것이다.
본 발명은 반도체 장치에 관한 것으로, 더욱 구체적으로는 라이트 드라이버의 구동 전압으로 사용되는 내부전압의 공급단을 오버드라이빙함으로써, 연속된 라이트 동작 수행에도 불구하고 상기 내부전압이 일정 범위 내로 유지될 수 있도록 하여 안정된 데이터 입력동작이 수행될 수 있는 반도체 장치에 관한 것이다.
반도체 장치, 특히 DRAM은 라이트 드라이버 등의 동작 전원을 생성하기 위하여 별도의 내부전압 생성부를 포함하고 있다. 즉, 라이트 드라이버는 글로벌 데이터버스라인을 통하여 입력되는 데이터를 드라이빙하여 로컬 데이터 버스라인으로 출력함에 있어, 그 구동전원으로서 상기 내부전압 생성부에서 생성되어 공급되는 내부전압을 이용한다.
도 1은 이러한 종래의 내부전압 공급부 및 라이트 드라이버를 포함한 반도체 장치의 구성을 도시한 것이다. 도 1에 도시된 반도체 장치의 동작을 구체적으로 살펴 보면, 우선 반도체 장치가 액티브 상태가 된 후 소정의 시간이 경과하면 내부전압을 발생시키기 위하여 내부전압 인에이블신호(VINT_ACT)가 인에이블된다. 그러면, 내부전압 생성부(110)는 내부전압 인에이블신호(VINT_ACT)에 응답하여 내부전압(VCORE)를 생성한다. 여기서, 내부전압 생성부(110)는 기준전압(VRC)와 내부전압(VCORE)를 서로 비교하여, 상기 내부전압(VCORE)이 기준전압(VRC)에 대비하여 소정 범위 내로 유지될 수 있도록 한다.
그리고, 이후 라이트 명령이 입력되면 라이트 인에이블 신호(BWEN)가 인에이블된다. 그러면, 라이트 드라이버(120)는 라이트 인에이블 신호(BWEN)에 응답하여 글로벌 입력 데이터(GIO)를 내부전압(VCORE) 레벨로 구동하여 로컬 입력 데이터(LIO)를 출력한다.
그런데, 반도체 장치가 점점 더 고속화되어 감에 따라, 종래에는 상기 내부전압(VCORE) 레벨이 점점 더 하강하여 로컬 입력 데이터(LIO)를 안정된 전압 레벨로 생성하지 못하는 문제점이 있었다. 즉, 반도체 장치가 점점 더 고속화되어 감에 따라 연속적으로 수행되는 라이트 동작시 필요한 전류량은 점점 더 증가하게 되었다. 이에 따라, 기존에 내부전압 생성부(110)에서 생성되어 라이트 드라이버(120)에 공급되는 내부전압(VCORE)만으로는 연속적으로 수행되는 라이트 동작시 필요한 상기 전류량을 감당하지 못하게 되었다. 그리고, 이에 영향을 받아 상기 내부전압(VCORE)의 레벨은 도 2에 도시된 바와 같이 점점 하강하게 됨으로써, 종래 반도체 장치는 로컬 입력 데이터(LIO)를 안정된 전압 레벨로 생성하지 못하는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 라이트 드라이버의 구동 전압으로 사용되는 내부전압의 공급단을 오버드라이빙함으로써, 연속된 라이트 동작 수행에도 불구하고 상기 내부전압이 일정 범위 내로 유지될 수 있도록 하여 안정된 데이터 입력동작이 수행될 수 있는 반도체 장치를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 소정 기준전압에 대응한 내부전압을 생성하여 내부전압공급단으로 출력하는 내부전압 생성부와; 라이트 동작시 인에이블되는 소정 제어신호의 인에이블에 응답하여 소정 구간동안 상기 내부전압공급단을 오버드라이빙하는 오버드라이빙부와; 상기 제어신호에 응답하여 인에이블되고, 글로벌 데이터버스 라인을 통하여 전송된 데이터를 상기 내부전압공급단으로부터 공급된 전압에 의하여 구동하여 로컬 데이터 버스 라인으로 출력하는 라이트 드라이버를 포함하여 구성되는 반도체 장치를 제공한다.
본 발명에서, 상기 오버드라이빙부는 상기 제어신호의 인에이블에 응답하여 소정 구간동안 인에이블되는 오버드라이브 인에이블신호를 생성하는 신호생성부와; 상기 오버드라이브 인에이블신호에 응답하여, 외부전압을 이용하여 상기 내부전압공급단을 풀업 구동하는 풀-업구동부를 포함하는 것이 바람직하다.
본 발명에서, 상기 신호생성부는 상기 제어신호를 소정 지연구간만큼 지연시키는 지연부와; 상기 제어신호와 상기 지연부의 출력신호를 논리연산하여 그 결과를 출력하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 신호생성부는 상기 제어신호를 버퍼링하는 버퍼와; 상기 버퍼의 출력신호를 소정 지연구간만큼 지연시키는 지연부와; 상기 버퍼의 출력신호와 상기 지연부의 출력신호를 논리연산하여 그 결과를 출력하는 논리부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 논리부는 부정 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 논리부는 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 지연부는 복수의 지연소자와 복수의 제어스위치를 포함하고 상기 제어스위치의 동작에 의하여 상기 지연구간을 조절하는 것을 특징으로 한다.
본 발명에서, 상기 지연부는 제 1 노드와 제 2 노드 간에 설치되는 제 1 지연기와, 상기 제 1 노드와 제 2 노드 간에 상기 제 1 지연기와 병렬로 설치되는 제 1 스위치와, 상기 제 2 노드로부터의 신호를 지연시키는 제 2 지연기를 포함하는 것이 바람직하다.
본 발명에서, 상기 풀-업구동부는 외부전압단과 상기 내부전압공급단 간에 서로 병렬로 연결된 복수의 풀-업소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 풀-업구동부는 복수의 제어스위치를 더 포함하되, 상기 복수의 풀-업소자 중 일부는 상기 복수의 제어스위치에 의하여 온/오프 제어되는 것을 특징으로 한다.
본 발명에서, 상기 내부전압 생성부는 내부전압 인에이블 신호에 응답하되, 상기 내부전압을 상기 기준전압과 비교하여 제 1 인에이블 신호를 출력하는 비교부와; 상기 제 1 인에이블 신호에 응답하여 상기 내부전압을 외부전압 레벨로 풀-업구동하는 내부전압 구동부를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 비교부는 외부전압 인가단과 제 1 노드 사이에 접속된 제 1 풀-업 소자와; 상기 외부전압 인가단과 제 2 노드 사이에 접속된 제 2 풀-업 소 자와; 상기 제 1 노드와 접지단 간에 접속되며 게이트로 상기 기준전압에 의한 구동전압을 인가받는 제 1 풀-다운 소자와; 상기 제 2 노드와 접지단 간에 접속되며 게이트로 상기 내부전압에 의한 구동전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 것이 바람직하다.
본 발명에서, 상기 내부전압 인에이블 신호를 입력받아 상기 비교부를 인에이블시키는 비교부 인에이블 신호를 생성하는 비교부 인에이블부를 더 포함하는 것이 바람직하다.
본 발명에서, 상기 비교부 인에이블부는 상기 내부전압 인에이블 신호가 인에이블될 때 상기 비교부 인에이블 신호를 출력하는 풀-업소자와, 상기 내부전압 인에이블 신호가 디스에이블될 때 상기 비교부를 디스에이블시키는 디스에이블 신호를 출력하는 풀-다운 소자를 포함하는 것이 바람직하다.
본 발명에서, 상기 라이트 드라이버는 글로벌 데이터버스 라인을 통하여 전송된 데이터를 상기 내부전압공급단으로부터 공급된 전압의 레벨로 구동하여 로컬 데이터 버스 라인으로 출력하는 데이터 전달부와; 라이트 동작시 인에이블되는 상기 제어신호와 소정의 프리차지 신호를 논리연산하는 논리부와; 상기 논리부의 출력신호에 응답하여 상기 로컬 데이터 버스라인을 프리차지시키는 프리차지부를 포함하는 것이 바람직하다.
본 발명에서, 상기 논리부는 부정논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 논리부는 논리곱 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 제어신호는 라이트 인에이블신호인 것을 특징으로 한다.
본 발명에서, 상기 내부전압은 반도체 장치의 코어전압인 것이 바람직하다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 3은 본 발명에 의한 일 실시예에 따른 반도체 장치의 구성을, 도 4는 본 실시예에 따른 반도체 장치에 사용되는 내부전압 생성부의 구성을, 도 5는 본 실시예에 따른 반도체 장치에 사용되는 오버드라이빙부의 구성을, 도 6은 본 실시예에 따른 반도체 장치에 사용되는 라이트 드라이버의 구성을 도시한 것이다. 이를 참조하여 본 실시예를 설명하면 다음과 같다.
도 3에 도시된 바와 같이, 본 실시예에 따른 반도체 장치는 소정 기준전압(VRC)에 대응한 내부전압(VCORE)을 생성하여 내부전압공급단으로 출력하는 내부전압 생성부(210)와; 라이트 동작시 인에이블되는 라이트 인에이블신호(BWEN)의 인에이블에 응답하여 소정 구간동안 상기 내부전압공급단을 오버드라이빙하는 오버드라이빙부(220)와; 라이트 인에이블신호(BWEN)에 응답하여 인에이블되고, 글로벌 데이터버스 라인(GIO)을 통하여 전송된 데이터를 상기 내부전압공급단으로부터 공급된 전압에 의하여 구동하여 로컬 데이터 버스 라인(LIO)으로 출력하는 라이트 드라이버(230)를 포함하여 구성된다.
도 5에 도시된 바와 같이, 오버드라이빙부(220)는 라이트 인에이블신호 (BWEN)의 인에이블에 응답하여 소정 구간동안 인에이블되는 오버드라이브 인에이블신호(wtdrv)를 생성하는 신호생성부(222)와; 오버드라이브 인에이블신호(wtdrv)에 응답하여, 외부전압(VDD)을 이용하여 상기 내부전압공급단(VCORE)을 풀업 구동하는 풀-업구동부(223)를 포함한다. 신호생성부(222)는 라이트 인에이블신호(BWEN)를 버퍼링한 신호를 소정 지연구간만큼 지연시키는 지연부(221)와; 라이트 인에이블 신호(BWEN)를 버퍼링한 신호와 상기 지연부(221)의 출력신호를 부정논리곱연산하여 그 결과를 출력하는 낸드게이트(ND21)를 포함하여 구성된다.
상기와 같이 구성된 본 실시예의 동작을 도 3 내지 도 7을 참조하여 구체적으로 설명한다.
먼저, 반도체 장치가 액티브 상태가 된 후 소정의 시간이 경과하면 내부전압(VCORE)을 발생시키기 위하여 내부전압 인에이블신호(VINT_ACT)가 인에이블된다. 그러면, 내부전압 생성부(210)는 내부전압 인에이블신호(VINT_ACT)에 응답하여 내부전압(VCORE)를 생성한다. 여기서, 내부전압 생성부(210)는 기준전압(VRC)와 내부전압(VCORE)를 서로 비교하여 상기 내부전압(VCORE)이 기준전압(VRC)에 대비하여 소정 범위 내로 유지될 수 있도록 하는데, 그 구체적인 동작을 도 4를 참조하여 설명한다.
반도체 장치가 액티브 상태가 된 후 소정의 시간이 경과하면, 내부전압 인에이블신호(VINT_ACT)는 인에이블 상태인 하이레벨로 비교부 인에이블부(212)의 노드(A1)에 인가된다. 그리고, 내부전압 인에이블신호(VINT_ACT)는 인버터(INV11)에 의 해 반전되어 로우레벨로 PMOS(P17)의 게이트에 인가되어 PMOS(P17)을 턴-온시킨다. 이에 따라, 노드(B1)는 하이레벨로 풀-업 구동되며, 이러한 하이레벨의 신호를 게이트로 인가받는 NMOS(N18)는 턴-온되어 비교부(211)를 동작 상태로 인에이블시킨다. 이어서, 비교부(211)는 내부전압(VCORE)과 기준전압(VRC)을 비교하여 그 결과에 따라 PMOS(P15)의 구동여부를 결정하여 내부전압(VCORE)의 전압레벨을 일정 범위로 유지하는 동작을 수행한다. 즉, 만약 내부전압(VCORE)이 기준전압(VRC)보다 더 낮으면, 상대적으로 하이레벨인 기준전압(VRC)을 게이트로 인가받는 NMOS(N13)가 턴-온되어 노드(C1)를 하이레벨로 풀-업구동하고, NMOS(N11)는 이러한 하이레벨의 신호를 게이트로 인가받아 함께 턴-온된다. 이에 따라, 노드(D1)는 접지 레벨로 풀-다운 구동되고, 이러한 로우레벨의 신호를 게이트로 인가받는 PMOS(P15)는 턴-온되어 내부전압(VCORE)을 외부전압(VDD)레벨로 풀-업 구동한다. 결국, 이와 같이 풀-업 구동된 내부전압(VCORE)은 증가하게 된다.
반면, 만약 내부전압(VCORE)이 기준전압(VRC)보다 더 높으면, 상대적으로 하이레벨인 내부전압(VCORE)을 게이트로 인가받는 NMOS(N14)가 턴-온되어 노드(E1)를 하이레벨로 풀-업구동하고, NMOS(N12)는 이러한 하이레벨의 신호를 게이트로 인가받아 함께 턴-온된다. 이에 따라, 노드(F1)는 접지 레벨로 풀-다운 구동되고, 이러한 로우레벨의 신호를 게이트로 인가받는 PMOS(P12)는 턴-온되어 노드(D1)를 하이레벨로 풀-업 구동한다. 결국, PMOS(P15)는 이러한 하이레벨 신호를 게이트로 인가받아 턴-오프됨으로써, 내부전압(VCORE)은 감소하게 된다. 이와 같이, 상기 동작에 의하여 비교부(211)는 내부전압(VCORE)을 일정 범위로 유지시키는 역할을 한다.
다음으로, 라이트 명령이 입력되면 라이트 인에이블 신호(BWEN)가 인에이블된다. 여기서, 라이트 인에이블 신호(BWEN)는 라이트 명령이 입력되면 이에 응답하여 소정 구간 동안 인에이블되어 라이트 동작이 수행될 수 있도록 하는 신호이다. 라이트 드라이버(230)는 라이트 인에이블 신호(BWEN)에 응답하여 글로벌 입력 데이터(GIO)를 내부전압(VCORE) 레벨로 구동하여 로컬 입력 데이터(LIO)를 출력한다. 도 6을 참조하여 라이트 드라이버(230)의 동작을 설명한다.
프리차지신호(LIOPCG)와 라이트 인에이블 신호(BWEN)가 모두 로우레벨일 때에는 노어게이트(NR31)는 하이레벨의 신호를 출력하므로, NMOS(N33), NMOS(N34), NMOS(N35)는 턴-온되어 로컬 데이터 버스 라인(LIO, LIOB)은 프리차지된다. 그러나, 이후 라이트 명령이 입력되어 라이트 인에이블 신호(BWEN)가 하이레벨로 인에이블되면, 노어게이트(NR31)는 로우레벨의 신호를 출력하여 NMOS(N33), NMOS(N34), NMOS(N35)는 턴-오프된다. 이에 따라, 글로벌 데이터 버스라인(GIO, GIOB)을 통해 입력된 데이터는 내부전압(VCORE) 레벨로 구동되어 로컬 데이터 버스 라인(LIO, LIOB)을 통해 전송될 수 있게 된다.
즉, 만약 데이터(GIO)가 하이레벨이면 NMOS(N31)와 PMOS(P32)는 턴-오프되고 NMOS(N32)와 PMOS(P31)는 턴-온되므로, 로컬 데이터 버스 라인(LIO)은 내부전압(VCORE) 레벨로 구동되고 로컬 데이터 버스 라인(LIOB)은 접지전압(VSS) 레벨로 구동된다. 반대로, 데이터(GIO)가 로우레벨이면 NMOS(N31)와 PMOS(P32)는 턴-온되고 NMOS(N32)와 PMOS(P31)는 턴-오프되므로, 로컬 데이터 버스 라인(LIO)은 접지전압 (VSS) 레벨로 구동되고 로컬 데이터 버스 라인(LIOB)은 내부전압(VCORE) 레벨로 구동된다. 이와 같이, 라이트 명령이 입력되면 라이트 드라이버(230)는 글로벌 입력 데이터(GIO)를 내부전압(VCORE) 레벨로 구동하여 로컬 입력 데이터(LIO)를 출력한다. 한편, 실시예에 따라서는 프리차지신호(LIOPCG)와 라이트 인에이블 신호(BWEN)의 반전신호를 사용하는 한편, 상기 노어게이트(NR31) 대신에 논리곱연산을 수행하는 논리소자를 사용할 수도 있다.
그런데, 반도체 장치가 액티브 상태일 때 연속적으로 라이트 동작을 수행하면 라이트 드라이버(230)가 구동동작을 수행함에 있어 내부전류의 소모량이 많이 증가하게 되어 종래와 같이 내부전압(VCORE)의 레벨이 불안정하게 될 수 있다. 이에, 본 실시예에 따른 반도체 장치는 라이트 동작시 내부전압 공급단(VCORE)을 소정레벨의 외부전압에 의하여 오버드라이빙하여 내부전압(VCORE)의 구동능력을 보완하는 오버드라이빙부(220)를 포함한다. 이하, 도 5를 참조하여 오버드라이빙부(220)의 동작을 구체적으로 설명한다.
반도체 장치가 액티브 상태일 때 라이트 명령이 입력되기 전에는 라이트 인에이블신호(BWEN)는 도 7에 도시된 바와 같이 로우레벨의 상태에 있다. 라이트 인에이블신호(BWEN)가 로우레벨의 상태에 있으면, 인버터(IV21)는 하이레벨의 신호를 출력하고 낸드게이트(ND21)는 양측 입력단으로 하이레벨의 신호를 입력받아 로우레벨의 신호를 출력한다. 그리고, 인버터(IV28)는 로우레벨의 신호를 반전시켜 하이레벨의 오버드라이브 인에이블 신호(wtdrv)를 출력하며, 풀업구동부(223)의 각 풀업 소자인 PMOS(P21)~PMOS(P24)는 스위치(M17~M25)에 상관없이 턴-오프된다.
이어서, 반도체 장치가 액티브 상태일 때 라이트 명령이 입력되면, 라이트 인에이블신호(BWEN)는 도 7에 도시된 바와 같이 로우레벨에서 하이레벨로 천이된다. 이에 따라, 인버터(IV21)는 로우레벨의 신호를 출력하고 낸드게이트(ND21)는 일측 입력단으로 로우레벨의 신호를 입력받아 지연부(221)로부터의 신호에 상관없이 하이레벨의 신호를 출력한다. 그리고, 인버터(IV28)는 하이레벨의 신호를 반전시켜 로우레벨의 오버드라이브 인에이블 신호(wtdrv)를 출력하며, 풀업구동부(223)의 PMOS(P21)는 턴-온되어 외부전압(VDD)에 의하여 내부전압 공급단(VCORE)를 오버드라이빙한다.
여기서, 풀-업 구동부(223)의 나머지 풀업소자인 PMOS(P22)~PMOS(P24)는 스위치(M17~M25)에 의해 제어되어 온/오프가 결정된다. 즉, 본 실시예에서는 시스템 조건 등에 따라 필요로 하는 오버드라이빙 강도를 적절히 조절하기 위하여, 풀-업 구동부(223) 내의 턴-온되는 풀업 소자의 개수를 조절한다. 가령, PMOS(P21) 하나만으로도 충분한 경우에는 스위치(M17~M25)를 모두 턴-오프시키고, 반면 후술하는 라이트 드라이버(230)의 드라이빙동작시 전류가 많이 필요한 경우에는 스위치(M17~M25)를 모두 턴-온시켜 PMOS(P21)~PMOS(P24) 모두가 내부전압공급단(VCORE)을 풀-업구동할 수 있도록 한다.
이어서, 라이트 인에이블신호(BWEN)가 도 7에 도시된 바와 같이 하이레벨에서 다시 로우레벨로 천이되면, 인버터(IV21)는 하이레벨의 신호를 출력하고 낸드게이트(ND21)의 일측 입력단으로는 하이레벨의 신호가 입력된다. 그러나, 이 때 낸드게이트(ND21)의 타측 입력단으로는 지연부(221)에 의한 소정 지연구간이 경과하기 전에는 이전 레벨인 로우레벨의 신호가 계속 입력되고 상기 지연구간이 경과하면 하이레벨의 신호가 입력된다. 따라서, 상기 지연구간이 경과하기 이전에는 낸드게이트(ND21)는 하이레벨의 신호를 계속 출력하므로, 오버드라이브 인에이블 신호(wtdrv)는 로우레벨을 유지하고 풀업구동부(223)는 내부전압 공급단(VCORE)을 계속 오버드라이빙한다. 결국, 풀-업구동부(223)의 오버드라이빙 동작을 제어하는 오버드라이브 인에이블 신호(wtdrv)는 라이트 인에이블신호(BWEN)가 하이레벨로 인에이블되면 로우레벨로 인에이블되어, 라이트 인에이블신호(BWEN)가 로우 레벨로 디스에이블된 후 상기 지연구간이 경과하면 하이레벨로 디스에이블된다.
그리고, 도 7에 도시된 바와 같이, 라이트 인에이블 신호(BWEN)가 반복적으로 인에이블되어 라이트 동작이 반복적으로 계속 수행되면, 오버드라이브 인에이블 신호(wtdrv)도 이에 응답하여 반복적으로 인에이블되므로 오버드라이빙부(220)는 반복적으로 오버드라이빙 동작을 수행하여 내부전압(VCORE)의 구동능력을 증가시킨다.
한편, 본 실시예에서 상기 지연부(221)에 의한 지연구간은 스위치(M11~M15)에 의해 조절된다. 즉, 본 실시예에서는 시스템 조건 등에 따라 필요로 하는 오버드라이빙 강도를 적절히 조절하기 위해, 지연부(221) 내의 지연소자의 개수를 조절하여 상기 지연구간을 조절한다. 가령, 다소 짧은 오버드라이빙 구간만으로도 충분한 경우에는 스위치(M14)만 턴-온시키고 지연부(221)의 나머지 스위치는 모두 턴-오프시킴으로써, 상기 지연구간을 감소시켜 결과적으로 오버드라이빙구간이 상대적으로 짧아지도록 한다. 반면, 후술하는 라이트 드라이버(230)의 드라이빙동작시 전 류가 많이 필요한 경우에는 스위치(M14, M13)을 턴-오프시키고 스위치(M11, M12, M15)를 턴-온시킴으로써, 상기 지연구간을 증가시켜 결과적으로 오버드라이빙구간이 상대적으로 길어지도록 한다. 그리고, 스위치(M13, M15)를 턴-온시키고 스위치(M11, M12, M14)를 턴-오프시킴으로써, 오버드라이빙구간이 상기 두 경우의 중간 정도 되도록 할 수도 있다. 참고로, 인버터(IV29)는 스위치(M16)의 동작에 따라 인버터(IV28)의 구동력을 선택적으로 보충해 줄 수 있도록 설치될 수 있다.
이와 같이, 본 실시예에 따른 반도체 장치는 라이트 동작시 라이트 드라이버(230)의 구동 전압으로 사용되는 내부전압(VCORE)의 공급단을 오버드라이빙함으로써, 내부전압(VCORE)의 구동능력을 증가시켜 반복된 라이트 동작에 따른 내부전류 소모를 증가를 감당할 수 있도록 하여 연속된 라이트 동작 수행에도 불구하고 도7에 도시된 바와 같이 상기 내부전압(VCORE)이 일정 범위 내로 유지될 수 있도록 한다.
이상 설명한 바와 같이, 본 발명에 따른 반도체 장치는 라이트 드라이버의 구동 전압으로 사용되는 내부전압의 공급단을 오버드라이빙함으로써, 연속된 라이트 동작 수행에도 불구하고 상기 내부전압이 일정 범위 내로 유지될 수 있도록 하여 안정된 데이터 입력동작을 수행할 수 있다.

Claims (19)

  1. 소정 기준전압에 대응한 내부전압을 생성하여 내부전압공급단으로 출력하는 내부전압 생성부와;
    라이트 동작 시 활성화되는 제어신호에 응답하여 소정 구간동안 상기 내부전압공급단을 오버드라이빙하는 오버드라이빙부와;
    상기 제어신호에 응답하여 인에이블되고, 글로벌 데이터버스 라인을 통하여 전송된 데이터를 상기 내부전압공급단으로부터 공급된 전압에 의하여 구동하여 로컬 데이터 버스 라인으로 출력하는 라이트 드라이버를 포함하고,
    상기 오버드라이빙부는 상기 제어신호 활성화 시, 소정 구간동안 오버드라이브 인에이블신호를 생성하는 신호생성부와;
    상기 오버드라이브 인에이블신호에 응답하여, 외부전압을 이용하여 상기 내부전압공급단을 풀업 구동하는 풀-업구동부;를 포함하는 반도체 장치.
  2. 삭제
  3. 제 1항에 있어서,
    상기 신호생성부는
    상기 제어신호를 소정 지연구간만큼 지연시키는 지연부와;
    상기 제어신호와 상기 지연부의 출력신호를 논리연산하여 그 결과를 출력하는 논리부를 포함하여 구성되는 반도체 장치.
  4. 제 1항에 있어서,
    상기 신호생성부는
    상기 제어신호를 버퍼링하는 버퍼와;
    상기 버퍼의 출력신호를 소정 지연구간만큼 지연시키는 지연부와;
    상기 버퍼의 출력신호와 상기 지연부의 출력신호를 논리연산하여 그 결과를 출력하는 논리부를 포함하여 구성되는 반도체 장치.
  5. 제 3항 또는 제 4항에 있어서,
    상기 논리부는 부정 논리곱 연산을 수행하는 반도체 장치.
  6. 제 3항 또는 제 4항에 있어서,
    상기 논리부는 논리곱 연산을 수행하는 반도체 장치.
  7. 제 3항 또는 제 4항에 있어서,
    상기 지연부는 복수의 지연소자와 복수의 제어스위치를 포함하고 상기 제어스위치의 동작에 의하여 상기 지연구간을 조절하는 것을 특징으로 하는 반도체 장치.
  8. 제 7항에 있어서,
    상기 지연부는
    제 1 노드와 제 2 노드 간에 설치되는 제 1 지연기와,
    상기 제 1 노드와 제 2 노드 간에 상기 제 1 지연기와 병렬로 설치되는 제 1 스위치와,
    상기 제 2 노드로부터의 신호를 지연시키는 제 2 지연기를 포함하는 반도체 장치.
  9. 제 1항에 있어서,
    상기 풀-업구동부는 외부전압단과 상기 내부전압공급단 간에 서로 병렬로 연결된 복수의 풀-업소자를 포함하는 반도체 장치.
  10. 제 9항에 있어서,
    상기 풀-업구동부는 복수의 제어스위치를 더 포함하되, 상기 복수의 풀-업소자 중 일부는 상기 복수의 제어스위치에 의하여 온/오프 제어되는 것을 특징으로 하는 반도체 장치.
  11. 제 1항에 있어서,
    상기 내부전압 생성부는
    내부전압 인에이블 신호에 응답하되, 상기 내부전압을 상기 기준전압과 비교하여 제 1 인에이블 신호를 출력하는 비교부와;
    상기 제 1 인에이블 신호에 응답하여 상기 내부전압을 외부전압 레벨로 풀-업구동하는 내부전압 구동부를 포함하여 구성되는 반도체 장치.
  12. 제 11항에 있어서,
    상기 비교부는
    외부전압 인가단과 제 1 노드 사이에 접속된 제 1 풀-업 소자와;
    상기 외부전압 인가단과 제 2 노드 사이에 접속된 제 2 풀-업 소자와;
    상기 제 1 노드와 접지단 간에 접속된 제 1 풀-다운 소자와;
    상기 제 2 노드와 접지단 간에 접속된 제 2 풀-다운 소자를 포함하여 구성되는 반도체 장치.
  13. 제 11항 또는 제 12항에 있어서,
    상기 내부전압 인에이블 신호를 입력받아 상기 비교부를 인에이블시키는 비교부 인에이블 신호를 생성하는 비교부 인에이블부를 더 포함하는 반도체 장치.
  14. 제 13항에 있어서,
    상기 비교부 인에이블부는 상기 내부전압 인에이블 신호가 인에이블될 때 상기 비교부 인에이블 신호를 출력하는 풀-업소자와, 상기 내부전압 인에이블 신호가 디스에이블될 때 상기 비교부를 디스에이블시키는 디스에이블 신호를 출력하는 풀-다운 소자를 포함하는 반도체 장치.
  15. 제 1 항에 있어서,
    상기 라이트 드라이버는
    글로벌 데이터버스 라인을 통하여 전송된 데이터를 상기 내부전압공급단으로부터 공급된 전압의 레벨로 구동하여 로컬 데이터 버스 라인으로 출력하는 데이터 전달부와;
    라이트 동작시 인에이블되는 상기 제어신호와 소정의 프리차지 신호를 논리연산하는 논리부와;
    상기 논리부의 출력신호에 응답하여 상기 로컬 데이터 버스라인을 프리차지시키는 프리차지부를 포함하는 반도체 장치.
  16. 제 15 항에 있어서,
    상기 논리부는 부정논리합 연산을 수행하는 반도체 장치.
  17. 제 15 항에 있어서,
    상기 논리부는 논리곱 연산을 수행하는 반도체 장치.
  18. 제 1 항에 있어서,
    상기 제어신호는 라이트 인에이블신호인 것을 특징으로 하는 반도체 장치.
  19. 제 1 항에 있어서,
    상기 내부전압은 반도체 장치의 코어전압인 반도체 장치.
KR1020050132469A 2005-12-28 2005-12-28 반도체 장치 KR100732765B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050132469A KR100732765B1 (ko) 2005-12-28 2005-12-28 반도체 장치
TW095128471A TWI350540B (en) 2005-12-28 2006-08-03 Semiconductor device
US11/463,650 US7545204B2 (en) 2005-12-28 2006-08-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132469A KR100732765B1 (ko) 2005-12-28 2005-12-28 반도체 장치

Publications (1)

Publication Number Publication Date
KR100732765B1 true KR100732765B1 (ko) 2007-06-27

Family

ID=38192903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132469A KR100732765B1 (ko) 2005-12-28 2005-12-28 반도체 장치

Country Status (3)

Country Link
US (1) US7545204B2 (ko)
KR (1) KR100732765B1 (ko)
TW (1) TWI350540B (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502667B1 (ko) 2003-10-29 2005-07-21 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 드라이버

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803410B2 (ja) * 1991-10-18 1998-09-24 日本電気株式会社 半導体集積回路
JP3597948B2 (ja) 1996-06-18 2004-12-08 ダイコー化学工業株式会社 メッシュパネルの取付方法及び取付具
KR19990069536A (ko) * 1998-02-10 1999-09-06 윤종용 전압 강하 회로 및 이를 이용한 내부전원전압레벨 제어방법
JP2003188694A (ja) * 2001-12-19 2003-07-04 Mitsubishi Electric Corp 半導体装置
US7231537B2 (en) * 2003-07-03 2007-06-12 Micron Technology, Inc. Fast data access mode in a memory device
KR100540484B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 라이트회복시간이 줄어든 메모리 장치
KR100587072B1 (ko) * 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
KR100695524B1 (ko) * 2004-05-06 2007-03-15 주식회사 하이닉스반도체 반도체메모리소자 및 그의 구동방법
KR100743623B1 (ko) * 2004-12-22 2007-07-27 주식회사 하이닉스반도체 반도체 장치의 전류 구동 제어장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502667B1 (ko) 2003-10-29 2005-07-21 주식회사 하이닉스반도체 반도체 메모리 장치의 라이트 드라이버

Also Published As

Publication number Publication date
US7545204B2 (en) 2009-06-09
TW200725618A (en) 2007-07-01
TWI350540B (en) 2011-10-11
US20070146060A1 (en) 2007-06-28

Similar Documents

Publication Publication Date Title
US20080019204A1 (en) Apparatus and Method for Supplying Power in Semiconductor Device
KR100920843B1 (ko) 반도체 메모리 장치의 오토리프레쉬 동작 제어회로
KR100599213B1 (ko) 입출력 라인 프리차지 회로, 이를 구비한 반도체 메모리장치, 및 입출력 라인 프리차지 방법
KR100869341B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR20010001739A (ko) 반도체 메모리의 비트 라인 균등화 신호 제어회로
KR100402246B1 (ko) 반도체 메모리 소자 및 그의 쓰기 구동 방법
US7525857B2 (en) Input/output line precharge circuit and semiconductor memory device including input/output line precharge circuit
US7764557B2 (en) Sense amplifier driving circuit and semiconductor device having the same
KR100732765B1 (ko) 반도체 장치
US7834675B2 (en) Clock control circuit and semiconductor memory device using the same
KR100761371B1 (ko) 액티브 드라이버
KR20040076729A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR100701683B1 (ko) 센스 앰프 전원제어회로
KR20160115484A (ko) 전원 구동 회로 및 이를 포함하는 반도체 장치
KR100903388B1 (ko) 내부전압 제어회로 및 그 제어방법
US20080159016A1 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로
KR100930393B1 (ko) 내부전압 제어 장치 및 이를 이용한 반도체 메모리 장치
KR100691017B1 (ko) 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로및 그 제어방법
KR20080040218A (ko) 반도체 메모리 장치의 프리차지 시간 제어 장치
KR100706833B1 (ko) 반도체 메모리의 데이터 라이팅 장치 및 방법
KR100693782B1 (ko) 센스앰프 드라이버
KR100642398B1 (ko) 센스엠프 제어장치
KR100810062B1 (ko) 반도체 메모리 소자와 그의 구동 방법
KR20070003049A (ko) 오버 드라이버를 디스에이블하는 테스트 모드 회로 및 그방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13