KR100540484B1 - 라이트회복시간이 줄어든 메모리 장치 - Google Patents

Abstract

본 발명은 구동전압의 전압레벨을 높이지 않고, 종래와 같이 유지하면서도 라이트회복시간이 줄어들어 고속으로 동작이 가능한 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 상기의 과제를 해결하기 위해서, 다수의 단위셀을 구비하는 셀블럭; 상기 다수의 단위셀중 선택된 단위셀에 저장된 데이터를 감지 증폭하기 위한 센스앰프부; 상기 센스앰프부의 구동전압인 코어전압을 공급하고, 상기 코어전압보다 높은 레벨의 고전압을 상기 센스앰프부로 선택적으로 공급하는 전원공급부; 및상기 오버드라이빙 동작을 수행하는 구간과 상기 센스앰프부가 프리차지동작을 수행하기 전 소정구간동안 상기 센스앰프부에 상기 고전압이 공급되도록 상기 전원공급부를 제어하는 오버드라이빙 제어부를 구비하는 메모리 장치를 제공한다.

반도체, 메모리, 센스앰프, 오버드라이빙, 펄스.

Description

라이트회복시간이 줄어든 메모리 장치{MEMORY DEVICE FOR REDUCING WRITE RECOVERY TIME}

도1은 종래기술에 의한 메모리 장치를 나타내는 블럭구성도.

도2는 도1에 도시된 센스앰프 드라이버를 나타내는 회로도.

도3은 도1에 도시된 센스앰프를 나타내는 회로도.

도4는 도1에 도시된 메모리 장치의 동작을 나타내는 파형도.

도5는 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도.

도6은 도5에 도시된 전원공급부를 나타내는 회로도.

도7은 도5에 도시된 오버드라이빙 제어부를 나타내는 회로도.

도8은 도5에 도시된 메모리 장치의 동작을 나타내는 파형도.

* 도면의 주요부분에 대한 부호설명

I1 ~ I7 : 인버터

MP1 ~ MP5 : 피모스트랜지스터

MN1 ~ MN4 : 앤모스트랜지스터

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 오버드라이빙 동작을 수행하는 메모리 장치에서 라이트회복시간을 줄일 수 있는 메모리 장치에 관한 것이다.

메모리 장치가 점점 고속으로 동작하도록 요구되고 있는데, 메모리 장치의 동작성능을 나타내는 스펙중에서 '라이트회복시간'이라는 항목이 있다.

라이트회복시간(Write Recovery Time, tDPL; data-in to precharge command 라고도 하며, 이하 tWR)은 메모리 장치의 단위셀에 데이터를 저장하고 난 뒤 프리차지 동작이 수행되는 시간까지를 말하는 것이다. 즉, tWR은 액티브되어 있는 명령어실행에 저장되는 데이터가 프리차지 명령을 방해받지 않고 충분히 저장될 최소한의 시간을 말한다.

예컨대 동기식으로 tWR이 조절되는 메모리 장치인 경우, 버스트 길이(Burst Length)가 2로 메모리 장치의 MRS(Mode Register Set)에 설정되고 라이트동작을 수행한 경우, 두 번째 데이터가 입력되는 클록의 상승에지로부터 프리차지 명령을 인가하는 클록의 상승에지까지의 시간이 tWR이 되는 것이다.

메모리 장치를 개발하는 데 있어서, tWR을 조절하는 방법은 라이트 동작을 수행하여 내부 버스트길이(burst length) 구간 이후에 일정한 양의 동작클럭수에 맞추어 오토프리차지 동작을 수행하게 하는 동기식 방법과, 라이트명령어에 대한 동작을 수행하고 버스트길이 구간 이후 일정한 지연시간에 맞추어 오토프리차지 동작을 수행하게 하는 비동기식 방법, 동기식 방법에 비동기식의 방법을 추가한 복합적인 방법등이 있다.

이러한 각 방법은 메모리의 동작주파수 및 사용되는 용도, 그리고 PVT(process, voltage, temperature)의 변화에 대하여 각각 적절하게 선택된다.

기술 개발 초기 공정변화가 많은 공정상황이나 환경일 경우에는 클럭에 동기시켜 동작시키는 동기식 방법으로 tWR를 조절하는 방법을 사용하고, 동작 주파수 대역을 넓게 사용하는 경우에는 비동기식 방식으로 tWR을 조절하는 것이 바람직하다.

도1은 종래기술에 의한 메모리 장치를 나타내는 블럭구성도이다.

도1을 참조하여 살펴보면, 종래기술에 의한 메모리 장치는 다수의 단위셀을 구비하는 셀블럭(50)과, 셀블럭에 구비되는 다수의 단위셀중 선택된 단위셀에 저장된 데이터를 감지증폭하여 출력하는 센스앰프부(40)와, 센스앰프부(40)의 구동전압인 코어전압(Vcore)을 공급하는 전원공급부(30)와, 오버드라이빙 동작을 위해 전원공급부(30)를 제어하기 위한 오버드라이빙 제어부(20)와, 오버드라이빙 제어부(20)와 센스앰프부(40)를 제어하기 위한 명령어실행제어부(10)을 구비한다.

센스앰프부(40)는 인가되는 신호를 감지증폭하기 위한 센스앰프(43)와, 센스앰프부(43)에 구동전압을 공급하는 센스앰프 드라이버(42)와, 센스앰프 드라이버(32)를 제어하기 위한 센스앰프 제어부(41)을 구비한다.

도2는 도1에 도시된 센스앰프 드라이버(42)를 나타내는 회로도이다.

도2를 참조하여 살펴보면, 센스앰프 드라이버(42)는 코어전압을 일측으로 인가받으며 게이트단으로 구동전압 공급신호(RTO)를 인가받는 피모스트랜지스터(MP1)와, 접지전압 공급신호(SZ)를 게이트로 인가받으며 일측이 접지전압(VSS)에 연결된 앤모스트랜지스터(MN2)와, 프리차지 활성화되어 입력되는 비트라인등가신호(bleq)를 게이트로 입력받으며 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN2)의 타측에 각각 일측과 타측이 연결된 앤모스트랜지스터(MN1)를 구비한다.

도3은 도1에 도시된 센스앰프(43)를 나타내는 회로도이다.

도3을 참조하여 살펴보면, 센스앰프(43)는 통상적인 메모리 장치의 센스앰프와 같은 구성으로 비트라인(BL,/BL)에 인가된 데이터신호를 감지하기 위해 두개의 피모스트랜지스터(MP2,MP3)와 두개의 앤모스트랜지스터(MN3,MN4)로 구성된다. 여기서 구동전압라인(rto)을 통해 코어전압이 전달되고, 접지전압라인(sz)를 통해 접지전압이 공급된다.

도4는 도1에 도시된 메모리 장치의 동작을 나타내는 파형도이다. 이하에서 도1 내지 도4를 참조하여 종래기술에 의한 메모리 장치의 동작을 살펴본다.

먼저, 명령어실행제어부(10)에서는 액티브명령(ACT)을 입력받아 센스앰프 제어부(41)를 인에이블시키는 제어신호(SAEN)를 활성화시켜 출력한다. 명령어실행제어부(10)에서 출력되는 제어신호(SAEN)는 액티브명령(ACT)에 대응하여 활성화되고, 프리차지명령(PCG)에 대응하여 비활성화되는 신호이다.

이어서 센스앰프 제어부(41)는 구동전압 공급신호(RTO)를 로우레벨로 활성화시키고, 접지전압 공급신호(SZ)를 하이레벨로 활성화시켜 출력한다. 이어서 구동전압 공급신호(RTO)와 접지전압 공급신호(SZ)에 응답하여 센스앰프 드라이버(50)의 모스트랜지스터(MP1, MN2)가 턴온된다. 따라서 센스앰프로 구동전압(Vcore)과 접지전압(VSS)이 각각 구동전압라인(sto)과, 접지전압라인(sz)을 통해 공급되어, 센스앰프가 비트라인(BL,/BL)에 인가된 신호를 감지증폭하게 된다. 이 때 비트라인(BL./BL)에는 셀블럭에서 선택된 단위셀의 데이터신호가 인가되어 있는 상태이다.

센스앰프 드라이버(42)의 비트라인등가신호(bleq)는 프리차지 동작시 활성화되어 입력되는 신호이다. 비트라인 등가신호(bleq)가 활성화되면 센스앰프의 구동전압라인(sto)과 접지전압라인(sz)이 서로 단락되어 센스앰프 구동전압(Vcore)의 1/2이 인가된다.

한편, 메모리 장치의 성능이 향상되면서 센스앰프의 동작속도를 더욱 빠르게 동작시켜야 하나, 상대적으로 비트라인에 인가되는 부하는 더 증가되어 센스앰프의 동작속도는 점점 더 느려지는 문제가 발생하였다. 이를 해결하기 위해서 센스앰프가 감지 증폭을 시작하는 단계에서는 구동전압(Vcore)을 일정부분 증가시켜 센스앰프의 동작속도를 증가시키는 방법을 사용하고 있는데, 이를 오버드라이빙 동작이라고 한다.

이를 제어하는 부분이 오버드라이빙 제어부(20)인데, 오버드라이빙 제어부(20)는 제어신호(SAEN)를 입력받아 활성화되면서, 제어신호(SAEN)를 이용하여 펄스신호(SPB)를 생성하고, 이를 전원공급부(30)로 출력한다.

전원공급부(30)에서는 펄스신호(SPB)가 하이레벨로 비활성화되어 입력되는 동안에는 일정한 레벨의 코어전압(Vcore)이 출력될 수 있도록 동작한다.

또한, 펄스신호(SPB)가 로우레벨로 활성화되어 입력되는 동안에는 고전압(VPP)이공급된다. 따라서 펄스신호(SPB)가 로우레벨로 활성화되는 구간동안 센스앰프부(40)에 공급되는 전압레벨은 일시적으로 고전압(VPP)레벨을 유지하고, 이로 인하여 센스앰프부(40)의 동작속도가 빨라지게 되는 것이다. 이렇게 특정한 구간동안 공급되는 구동전압의 전압레벨을 높여 동작속도를 빠르게 하는것을 오버드라이빙 동작이라고 한다.

한편 메모리 장치의 고집적화가 진행되고, 구동전압의 전압레벨은 낮아지는 추세에서 메모리 장치를 고속으로 동작시키는데 문제가 되는 부분중 하나가 라이트회복시간(tWR)이다. 라이트회복시간(tWR)은 전술한 바와 같이 라이트 명령어에 대응하여 데이터가 입력되고 나서 프리차지 동작을 수행할 때까지의 시간을 말한다.

라이트회복시간(tWR)을 구체적으로 살펴보면, 메모리 장치는 기본적으로 라이트명령어에 대응하여 기본적으로 단위셀의 데이터가 감지증폭되어 센스앰프에 래치시킨다. 이 때 외부에서 라이트명령어에 대응하여 입력된 데이터가 이미 센스앰프에 래치된 데이터와 반대의 데이터라면 센스앰프에 래치된 데이터를 제거하고 외부에서 입력된 데이터를 센스앰프에 래치시키는 데, 이 때 소요되는 시간이 라이트회복시간(tWR)인 것이다.

라이트회복시간(tWR)를 줄이기 위해서 주로 사용하는 방법은 센스앰프의 구동전압 레벨을 증가시키는 것이다. 따라서 센스앰프를 구동하는 코어전압(Vcore)의 전압레벨을 증가시키면 센스앰프의 동작속도가 전반적으로 빨라져, 라이트회복시간(tWR)도 줄어들게 되고, 이로 인해 메모리 장치의 동작속도가 향상되는 효과를 기대할 수 있다.

그러나, 이 경우에는 상기의 오버드라이빙 동작에 사용되는 고전압(VPP)도 증가시켜야 되고, 센스앰프의 구동전압이 증가됨으로서 단위셀에 스트레스가 증가되는 문제가 발생할 수 있다.

또한 전체적인 구동전압이 증가되면, 소비전력도 증가되어 저전압 메모리 장치를 개발하는데 어려움이 생기게 된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로, 구동전압의 전압레벨을 높이지 않고, 종래와 같이 유지하면서도 라이트회복시간이 줄어들어 고속으로 동작이 가능한 메모리 장치를 제공함을 목적으로 한다.

본 발명은 상기의 과제를 해결하기 위해 다수의 단위셀을 구비하는 셀블럭; 상기 다수의 단위셀중 선택된 단위셀에 저장된 데이터를 감지 증폭하기 위한 센스앰프부; 상기 센스앰프부의 구동전압인 코어전압을 공급하고, 상기 코어전압보다 높은 레벨의 고전압을 상기 센스앰프부로 선택적으로 공급하는 전원공급부; 및 오버드라이빙 동작을 수행하는 구간과 상기 센스앰프부가 프리차지동작을 수행하기 전 소정구간동안 상기 센스앰프부에 상기 고전압이 공급되도록 상기 전원공급부를 제어하는 오버드라이빙 제어부를 구비하는 메모리 장치를 제공한다.

또한 본 발명은 오버드라이빙 동작시 노멀전압보다 높은 전압레벨인 고전압으로 센스앰프의 데이터 감지 증폭동작을 수행하는 메모리 장치의 구동방법에 있어서, 상기 고전압을 구동전압으로 하여 단위셀에 저장된 데이터를 센스앰프로 감지/증폭하는 단계; 상기 노멀전압을 구동전압으로하여 상기 감지/증폭된 데이터를 래치하는 단계; 상기 센스앰프가 프리차지되지 전 소정구간동안 상기 센스앰프를 상기 고전압으로 구동시키는 단계; 및 상기 센스앰프를 프리차지시키는 단계를 구비하는 메모리 장치의 구동방법을 제공한다.

또한, 본 발명은 단위셀에 저장된 데이터를 센스앰프로 감지/증폭하는 메모리 장치에 있어서, 라이트 명령어에 대응하여 입력되는 데이터가 상기 센스앰프에 래치되는 소정구간동안 상기 센스앰프를 노멀구동전압보다 높은 전압레벨로 구동시키는 것을 특징으로 하는 메모리 장치를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도5는 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도이다.

도5를 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 다수의 단위셀을 구비하는 셀블럭(400)와, 셀블럭(400)에 구비되는 다수의 단위셀중 선택된 단위셀 에 저장된 데이터를 감지 증폭하기 위한 센스앰프부(300)와, 센스앰프부(300)의 구동전압인 코어전압(Vcore)을 공급하고, 코어전압(Vcore)보다 높은 레벨의 고전압(VPP)을 센스앰프부(300)로 선택적으로 공급하는 전원공급부(200)와, 오버드라이빙 동작을 수행하는 구간과 센스앰프부(300)가 프리차지동작을 수행하기 전 소정구간(Td2)동안 센스앰프부(300)에 고전압(VPP)이 공급되도록 전원공급부(200)를 제어하는 오버드라이빙 제어부(100)를 구비한다.

또한 본 실시예에 따른 메모리 장치는 액티브명령에 대응하여 센스앰프부(300) 및 오버드라이빙 제어부(100)를 인에이블시키고, 프리차지 동작에 대응하는 소정구간(Td2)을 특정하여 오버드라이빙 제어부(100)가 감지하도록 제어하는 명령어실행제어부(500)를 더 구비한다.

도6은 도5에 도시된 전원공급부(200)를 나타내는 회로도이다.

도6을 참조하여 살펴보면, 전원공급부(200)는 오버드라이빙 제어부(100)에서 출력되는 제어신호(SPB)를 버퍼링하여 출력하기 위한 인버터(I1,I2)와, 비교전압(Vref)과 코어전압(Vcore)의 전압레벨을 비교하여 출력하는 비교기(210)와, 비교기(210)의 출력과 제어신호(SPB)를 입력받는 낸드게이트(ND3)와, 낸드게이트(ND3)의 출력을 반전하여 출력하는 인버터(I3)와, 인버터(I3)의 출력에 응답하여 전원전압(VDD)을 코어전압(Vcore)으로 전달하는 피모스트랜지스터(MP4)와, 고전압(VPP)을 인버터(I2)의 출력에 응답하여 전달하는 피모스트랜지스터(MP5)를 구비한다.

도7은 도5에 도시된 오버드라이빙 제어부를 나타내는 회로도이다.

도7를 참조하여 살펴보면, 오버드라이빙 제어부(100)는 오버드라이빙 구간(Td1)동안 활성화되는 제1 펄스신호(A)를 생성하는 제1 펄스생성부(110)와, 프리차지 동작에 대응하는 소정구간(Td2)동안 활성화되는 제2 펄스신호(B)를 생성하는 제2 펄스생성부(120)를 구비한다. 전원공급부(200)는 상기의 제1 펄스신호(A)와 제2 펄스신호(B)이 활성화되는 구간에는 고전압(VPP)을 센스앰프부(300)로 공급하게 된다.

제1 펄스생성부(110)는 명령어실행제어부(500)에서 출력되는 제어신호(SAEN_PCG)를 입력받아 버퍼링하여 출력하는 두 인버터(I4,I5)와, 인버터(I5)의 출력을 일정시간 지연시켜 출력하는 딜레이(111)와, 딜레이(111)의 출력을 반전하여 출력하는 인버터(I6)와, 인버터(I5)와 인버터(I6)의 출력을 논리곱하여 출력하는 낸드게이트(ND1)를 구비한다. 여기서 제1 펄스신호(A)가 로우레벨로 활성화되도록 회로가 구성되었기 때문에 상기와 같이 제1 펄스생성부(110)를 구성하였는데, 만약 제1 펄스신호(A)가 하이레벨로 활성화되도록 회로가 구성된다면, 다른 형태의 논리조합을 이용하여 형성하면 된다.

제2 펄스생성부(120)는 제어신호(SAEN_PCG)를 입력받아 반전하여 출력하는 인버터(I8)와, 인버터(I8)의 출력을 일정시간 지연시키 출력하는 딜레이(121)와, 딜레이(121)의 출력을 반전하여 출력하는 인버터(I7)와, 인버터(I8)과 인버터(I7)의 출력을 입력받는 낸드게이트(ND2)를 구비한다.

도8은 도6에 도시된 메모리 장치의 동작을 나타내는 파형도이다. 이하에서 도5 내지 도8을 참조하여 본 실시예에 따른 메모리 장치의 동작을 살펴본다.

먼저, 명령어실행제어부(500)는 액티브명령(ACT)에 대응하여 두 제어신호(SAEN, SAEN_PCG)를 활성화시켜 각각 센스앰프부(300)과 오버드라이빙 제어부(100)로 출력한다. 명령어실행제어부(500)에서 출력되는 두 제어신호중에서 제어신호(SAEN)는 프리차지명령(PCG)에 대한 동작이 실행되는 타이밍에 비활성화되고, 제어신호(SAEN_PCG)는 프리차지명령(PCG)에 대응하는 동작이 실행되기 일정한 시간전에 비활성화된다.

이어서 센스앰프부(300)는 제어신호(SAEN)에 인에이블되어 비트라인(BL,/BL)에 인가된 데이터신호를 감지증폭하기 시작한다. 이 때 셀블럭(400)에 구비되는 다수의 단위셀중 선택된 단위셀에 저장된 데이터가 비트라인에 인가되어 있는 상태이다. 통상 단위셀에 저장된 데이터신호는 그 크기가 매우 작아서 리드/라이트 동작시에는 이를 증폭해야 한다.

센스앰프부(300)의 동작을 자세히 살펴보면, 먼저 센스앰프제어부(310)은 제어신호(SAEN)에 활성화되어 구동전압 공급신호(STO)와 접지전압 공급신호(SZ)를 활성화시켜 출력한다. 센스앰프 드라이버(320)은 구동전압 공급신호(STO)와 접지전압 공급신호(SZ)에 응답하여 전원공급부(200)에서 출력되는 코어전압(Vcore) 또는 고전압(VPP)과 접지전압(VSS)를 센스앰프(300)로 출력한다. 센스앰프는 구동전압과 접지전압이 인가되면 감지 증폭 동작을 시작한다.

한편, 오버드라이빙 제어부(100)의 제1 펄스생성부(110)는 제어신호(SAEN_PCG)가 활성화될 때 천이되는 부분을 이용하여 제1 펄스신호(A)를 생성하여 전원공급부(200)로 출력하고, 제2 펄스생성부(120)은 제어신호(SAEN_PCG)가 비활성화될 때 천이되는 부분을 이용하여 제2 펄스신호(B)를 생성하여 전원공급부(200)로 출력한다.

전원공급부(200)는 제1 펄스신호(A)와 제2 펄스신호(B)가 로우레벨로 활성화된 구간에서는 고전압(VPP)을 센스앰프부(300)에 공급하고, 나머지 구간에서는 코어전압(Vcore)을 센스앰프부(300)로 공급한다.

제1 펄스신호(A)와 제2 펄스신호(B)가 로우레벨로 활성화되어 입력되면, 모스트랜지스터(MP5)와 모스트랜지스터(MP4)가 턴온되어 출력단으로 고전압(VPP)이 공급되는 것이다. 제1 펄스신호(A)와 제2 펄스신호(B)가 하이레벨로 비활성화되어 입력되는 구간은 출력되는 코어전압(Vcore)의 전압레벨을 비교기(210)에서 기준전압(Vref)와 비교하여 일정한 레벨의 코어전압(Vcore)이 출력된다.

여기서 제1 펄스신호(A)에 대응하여 고전압(VPP)을 공급하는 구간(Td1)은 센스앰프부(300)가 비트라인에 인가된 데이터 신호를 감지증폭하는 부분으로 전술한 오버드라이빙 동작을 위한 것이고, 제2 펄스신호(B)에 대응하여 고전압(VPP)을 공급하는 구간(Td2)은 본 발명의 핵심적인 동작을 위한 것으로 라이트회복시간(tWR)을 단축하기 위한 것이다.

제2 펄스신호(B)에 대응하여 고전압(VPP)을 공급하는 구간(Td2)은 프리차지 명령(PCG)에 의해 센스앰프가 프리차지동작을 수행하기 이전에 즉, 워드라인이 디스에이블 되기 이전에 센스앰프부의 구동전압을 코어전압(Vcore)에서 고전압(VPP)으로 상승시켜 주기 위한 것이다.

센스앰프가 프리차지 하기 전, 소정구간 동안 코어전압(Vcore)에서 고전압(VPP)으로 구동전압을 높여주게 되면 라이트회복시간(tWR)이 단축되는 효과를 얻을 수 있다. 라이트회복시간이란 전술한 바와 같이 라이트명령어에 대응하여입력된 데이터가 이전에 센스앰프에 래치된 데이터와 다를경우, 센스앰프에 래치된 데이터를 반전시키는데 필요한 최소한의 시간을 말하는 것이다.

따라서 프리차지 동작이 수행되기 직전에 센스앰프부(300)의 구동전압을 소정구간 높여줌으로서, 센스앰프부(300)에서 데이터를 반전시키는 동작이 빠르게 수행되고, 이로 인하여 프리차지 동작을 보다 빠르게 수행할 수 있는 것이다.

여기서의 소정구간이라는 것은 결국 라이트명령에 대응하는 메모리 장치에 입력된 데이터가 센스앰프에 래치되는 구간을 말하게 되는 것이고, 이 구간동안 고전압으로 동작시킴으로서 센스앰프를 보다 고속으로 동작시켜, 이후의 프리차지 동작을 빠르게 수행할 수 있게 되어 결과적으로 라이트회복시간(tWR)이 단축되는 것이다.

본 발명에 의해서 프리차지동작이 수행되기 이전에 소정구간동안만 고전압으로 센스앰프부를 구동시킴으로서, 코어전압(Vcore)의 전압레벨을 높이지 않으면서도 라이트회복시간(tWR)을 단축시킬 수 있게 되었다.

또한, 프리차지 동작 이전에 즉, 워드라인이 디스에이블 되기 직전 일정구간 코어전압(Vcore)보다 높을 레벨로 센스앰프를 구동시킴으로서 데이터를 재저장하는 동작을 고전압으로 하게 된다. 이로 인하여 리프레쉬 시간을 증가시키는 효과도 기대할 수 있다.

여기서 데이터 재저장이란 캐패시터를 저장수단으로 하는 메모리 장치에서 단위셀에 저장된 데이터를 감지증폭하는 과정에서 단위셀에 있던 데이터는 파괴되는데, 이를 복구하기 위해 센스앰프에 의해 감지증폭된 데이터를 다시 단위셀에 저장하는 동작을 말하는 것이다. 센스앰프에 저장된 데이터를 재저장시키는 동작에서 고전압으로 동작시키면 보다 종래보다 많은 전하가 단위셀에 재저장되기 때문에, 리프레쉬 시간을 증가시켜도 되는 것이다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에 의해서 센스앰프를 구동시키는 전압의 전압레벨을 증가시키지 않고도 라이트회복시간을 줄일 수 있게 되어 메모리 장치의 동작속도를 증가시킬 수 있다. 또한, 본 발명에 의해 데이터재저장 동작을 고전압으로 수행할 수 있어 리프레쉬 시간을 증가시킬 수 있다.

Claims (10)

1. 다수의 단위셀을 구비하는 셀블럭;

   상기 다수의 단위셀중 선택된 단위셀에 저장된 데이터를 감지 증폭하기 위한 센스앰프부;

   상기 센스앰프부의 구동전압인 코어전압을 공급하고, 상기 코어전압보다 높은 레벨의 고전압을 상기 센스앰프부로 선택적으로 공급하는 전원공급부; 및

   상기 센스앰프부의 인에이블 시작 구간과 상기 센스앰프부의 프리차지 직전의 구간에서, 상기 센스앰프부에 상기 고전압이 공급되도록 상기 전원공급부를 제어하는 오버드라이빙 제어부

   를 구비하는 메모리 장치.
2. 제 1 항에 있어서

   액티브명령에 대응하여 상기 센스앰프부 및 상기 오버드라이빙 제어부를 인에이블시키고, 상기 센스앰프부의 프리차지 직전의 구간을 특정하여 상기 오버드라이빙 제어부가 감지하도록 하는 명령어실행제어부를 더 구비하는 것을 특징으로 하는 메모리 장치.
3. 제 2 항에 있어서,

   상기 오버드라이빙 제어부는

   상기 센스앰프부의 인에이블 시작 구간에서 활성화되는 제1 펄스신호를 생성하는 제1 펄스생성부; 및

   상기 센스앰프부의 프리차지 직전의 구간에서 활성화되는 제2 펄스신호를 생성하는 제2 펄스생성부; 및

   상기 제1 펄스생성부의 출력과 상기 제2 펄스생성부의 출력을 논리합하여 상기 전원공급부로 출력하는 논리합로직게이트를 구비하는 것을 특징으로 하는 메모리 장치.
4. 제 3 항에 있어서,

   상기 전원공급부는

   상기 제1 펄스신호와 상기 제2 펄스신호에 각각 대응하여 상기 고전압을 상기 센스앰프부로 공급하는 것을 특징으로 하는 메모리 장치.
5. 제 4 항에 있어서,

   상기 제1 펄스생성부는

   상기 명령어실행제어부에서 출력되는 제어신호를 입력받아 버퍼링하여 출력 하는 제1 버퍼부;

   상기 제1 버퍼부의 출력을 일정시간 지연시키 출력하는 제1 지연부;

   상기 제1 지연부의 출력을 반전하여 출력하는 제1 인버터; 및

   상기 제1 버퍼부와 상기 제1 인버터의 출력을 논리곱하여 출력하는 제1 논리곱 로직게이트를 구비하는 것을 특징으로 하는 메모리 장치.
6. 제 5 항에 있어서,

   상기 제2 펄스생성부는

   제어신호를 입력받아 반전하여 출력하는 제2 인버터;

   상기 제2 인버터의 출력을 일정시간 지연시키 출력하는 제2 지연부;

   상기 제2 지연부의 출력을 반전하여 출력하는 제3 인버터; 및

   상기 제2 인버터와 상기 제3 인버터의 출력을 논리곱하여 출력하는 제2 논리곱 로직게이트를 구비하는 것을 특징으로 하는 메모리 장치.
7. 제 2 항에 있어서,

   상기 전원공급부는

   상기 오버드라이빙 제어부에서 출력되는 제어신호를 버퍼링하기 위한 버퍼부;

   기준전압과 출력단으로 출력되는 전압레벨을 비교하여 출력하기 위한 비교기;

   상기 오버드라이빙 제어부에서 출력되는 제어신호와 상기 비교기의 출력을 입력받는 논리곱 로직게이트;

   상기 논리곱 로직게이트 출력에 응답하여 코어전압을 상기 출력단으로 전달하는 제1 모스트랜지스터; 및

   상기 버퍼부의 출력에 응답하여 상기 고전압을 상기 출력단으로 전달하는 제2 모스트랜지스터를 구비하는 것을 특징으로 하는 메모리 장치.
8. 오버드라이빙 동작시 노멀전압보다 높은 전압레벨인 고전압으로 센스앰프의 데이터 감지 증폭동작을 수행하는 메모리 장치의 구동방법에 있어서,

   상기 고전압을 구동전압으로 하여 단위셀에 저장된 데이터를 센스앰프로 감지/증폭하는 단계;

   상기 노멀전압을 구동전압으로하여 상기 감지/증폭된 데이터를 래치하는 단계;

   상기 센스앰프의 프리차지 직전의 구간에서 상기 센스앰프를 상기 고전압으로 구동시키는 단계; 및

   상기 센스앰프를 프리차지시키는 단계

   를 구비하는 메모리 장치의 구동방법.
9. 제 8 항에 있어서,

   상기 센스앰프의 프리차지 직전의 구간은 라이트명령에 대응하여 입력되는 데이터가 상기 센스앰프에 래치되는 구간인 것을 특징으로 하는 메모리 장치의 구동방법.
10. 삭제

Images