KR100540486B1 - 라이트회복시간의 조절이 가능한 동기식 메모리 장치 - Google Patents

라이트회복시간의 조절이 가능한 동기식 메모리 장치 Download PDF

Info

Publication number
KR100540486B1
KR100540486B1 KR1020030076830A KR20030076830A KR100540486B1 KR 100540486 B1 KR100540486 B1 KR 100540486B1 KR 1020030076830 A KR1020030076830 A KR 1020030076830A KR 20030076830 A KR20030076830 A KR 20030076830A KR 100540486 B1 KR100540486 B1 KR 100540486B1
Authority
KR
South Korea
Prior art keywords
delay
signal
recovery time
output
unit
Prior art date
Application number
KR1020030076830A
Other languages
English (en)
Other versions
KR20050041608A (ko
Inventor
김태윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030076830A priority Critical patent/KR100540486B1/ko
Priority to US10/880,831 priority patent/US7263013B2/en
Priority to TW093118948A priority patent/TWI265527B/zh
Publication of KR20050041608A publication Critical patent/KR20050041608A/ko
Application granted granted Critical
Publication of KR100540486B1 publication Critical patent/KR100540486B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 메모리 장치에서 동기식 방법으로 라이트회복시간을 조절하거나 또는 비동기식 방법으로 라이트회복시간을 조절할 수 있는 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 동작클럭에 동기되어 동작하는 동기식 메모리 장치에 있어서, 오토프리차지 동작을 수행하기 위한 제어신호를 입력받아, 라이트회복시간에 대응하는 상기 동작클럭의 소정 클럭구간만큼 지연시켜 출력하는 동기식 라이트회복시간 제어부; 상기 제어신호를 입력받아 상기 라이트회복시간에 대응하는 소정지연시간 만큼 지연시켜 출력하는 비동기식 라이트회복시간 제어부; 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부를 선택하기 위한 선택부; 및 라이트명령에 응답하여, 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부에서 출력되는 신호를 오토프리차지 동작을 실행시키기 위한 오토프리차지 실행신호로 출력하는 오토프리차지 제어부를 구비하는 동기식 메모리 장치를 제공한다.
반도체, 메모리, 라이트회복시간, 오토프리차지, 퓨즈.

Description

라이트회복시간의 조절이 가능한 동기식 메모리 장치{SYNCHRONOUS MEMORY DEVICE FOR CONTROLLING WRITE RECOVERY TIME}
도1은 종래기술에 의한 메모리 장치를 나타내는 블럭구성도.
도2는 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도.
도3은 도2에 도시된 선택신호 생성부를 나타내는 회로도.
도4는 도2에 도시된 동기식 라이트회복시간 제어부를 나타내는 회로도.
도5는 비동기식 라이트회복시간 제어부를 나타내는 회로도.
도6은 도5에 도시된 지연신호 생성부를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명 *
I1 ~ I17 : 인버터
MP1 ~ MN3 : 앤모스트랜지스터
F0 ~ F3 : 퓨즈
C1, C2 : 캐패시터
ND1 ~ ND6 : 낸드게이트
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 라이트회복시간을 조절할 수 있는 메모리 장치이다.
메모리 장치가 점점 고속으로 동작하도록 요구되고 있는데, 메모리 장치의 동작성능을 나타내는 스펙중에서 '라이트회복시간'이라는 항목이 있다.
라이트회복시간(Write Recovery Time, tDPL; data-in to precharge command, tWR) 은 메모리 장치의 단위셀에 데이터를 저장하고 난 뒤 오토프리차지 동작이 수행되는 시간까지를 말하는 것이다. 즉, 라이트회복시간(tWR)은 액티브되어 있는 뱅크에 저장되는 데이터가 오토프리차지 명령을 방해받지 않고 충분히 저장될 최소한의 시간을 말한다.
예컨대 동기식으로 라이트회복시간(tWR)이 조절되는 메모리 장치인 경우, 버스트 길이(Burst Length)가 2로 메모리 장치의 MRS(Mode Register Set)에 설정되고 라이트동작을 수행한 경우, 두 번째 데이터가 입력되는 클록의 상승에지로부터 오토프리차지 명령을 인가하는 클록의 상승에지까지의 시간이 라이트회복시간(tWR)이 되는 것이다. 버스트 길이라는 것은 하나의 명령에 의해 연속적으로 억세스되는 데이터의 수를 말한다.
메모리 장치를 개발하는 데 있어서, 라이트회복시간(tWR)을 조절하는 방법은 라이트 동작을 수행하여 내부 버스트길이(burst length) 구간 이후에 일정한 양의 동작클럭수에 맞추어 오토프리차지 동작을 수행하게 하는 동기식 방법과, 라이트명령어에 대한 동작을 수행하고 버스트길이 구간 이후 일정한 지연시간에 맞추어 오토프리차지 동작을 수행하게 하는 비동기식 방법, 동기식 방법에 비동기식의 방법을 추가한 복합적인 방법등이 있다.
이러한 각 방법은 메모리의 동작주파수 및 사용되는 용도, 그리고 PVT(process, voltage, temperature)의 변화에 대하여 각각 적절하게 선택된다.
기술 개발 초기 공정변화가 많은 공정상황이나 환경일 경우에는 클럭에 동기시켜 동작시키는 동기식 방법으로 라이트회복시간(tWR)를 조절하는 방법을 사용하고, 동작 주파수 대역을 넓게 사용하는 경우에는 비동기식 방식으로 라이트회복시간(tWR)을 조절하는 것이 바람직하다.
도1은 종래기술에 의한 메모리 장치를 나타내는 블럭구성도이다.
도1을 참조하여 살펴보면, 종래기술에 의한 메모리 장치는 오토프리차지 제어신호(apcgpz)를 입력받아 라이트회복시간에 대응하는 소정시간 만큼 지연시켜 출력하는 라이트회복시간 제어부(10)와, 리드명령어에 대한 동작을 실행중일 때에는 리드신호(read)에 응답하여 오토프리차지 제어신호(apcgpz)를 입력받아 오토프리차지 실행신호(apcg)로 출력하고, 라이트명령어에 대한 동작을 실행중일 때에는 라이트신호(write)에 응답하여 오토프리차지 제어신호(apcgpz)를 입력받아 오토프리차지 실행신호(apcg)로 출력하는 오토프리차지 동작 제어부(20)와, 다수의 단위셀을 구비하여 리드/라이트 명령어에 대응하여 선택된 단위셀의 데이터를 억세스하며, 오토프리차지 동작제어부(20)에서 출력되는 오토프리차지 실행신호(apcg)에 응답하 여 오토프리차지 동작을 수행하는 메모리 코어(20)를 구비한다.
이하 도1을 참조하여 메모리 장치의 동작을 살펴본다.
먼저 오토프리차지 동작제어부(20)는 리드명령에 대응하는 동작이 진행중일 때에는 리드신호(read)에 대응하여 오토프리차지 제어신호(apcgpz)를 입력받아 오토프리차지 실행신호(apcg)로 출력한다. 리드신호(read)는 리드동작을 수행하기 위해 입력된 명령어를 명령어디코더(미도시)에 디코딩하여 생성하는 신호이다. 오토프리차지 제어신호(apcgpz)는 메모리 장치가 하나의 명령어에 대응하여 데이터를 억세스하고 난 후에 수행되는 오토프리차지 동작을 위해 내부적으로 생성되는 신호이다.
한편, 오토프리차지 동작제어부(20)은 라이트 명령에 대응하는 동작이 진행중일 때에는 라이트신호(write)에 대응하여 라이트회복시간 제어부(10)에서 출력되는 신호를 입력받아 오토프리차지 실행신호(apcg)로 출력한다. 여기서 라이트신호(write)는 라이트종작을 수행하기 위해 입력된 명령어를 명령어디코더에서 디코딩하여 생성하는 신호이다. 라이트회복시간 제어부(10)는 입력되는 오토프리차지 제어신호(apcgpz)를 소정시간 지연시켜 오토프리차지 동작제어부(20)으로 출력하게 된다.
메모리 코어(20)는 오토프리차지 실행신호(apcg)가 활성화되어 입력되면, 그에 응답하여 오토프리차지 동작을 수행한다.
여기서 라이트동작중에는 오토프리차지 실행신호를 라이트회복시간 제어부(10)에서 출력되는 신호를 이용하는 생성하는 이유는 전술한 바와 같이 라이 트 동작중에는 라이트회복시간(tWR)이라는 시간이 필요하기 때문이다. 라이트회복시간(tWR)은 라이트명령어에 대응하여 데이터를 억세스하고 나서 오토프리차지 동작을 수행하기 까지의 시간을 말한다.
라이트회복시간 제어부(10)에서 라이트회복시간tWR)을 위해 프리차지 제어신호(apcgpz)를 입력받아 지연시켜 출력하는 방법으로 동기식 방법과 비동기식 방법이 있다.
라이트회복시간 제어부(10)가 동기식 방법을 사용한다면, 클럭신호(clk)를 입력받아서 라이트동작을 수행하여 버스트 길이(BL)에 해당되는 구간이후 일정한 양의 클럭 수만큼 프리차지 제어신호(apcgpz)를 지연시켜 출력하게 된다.
라이트회복시간 제어부(10)이 비동기식 방법을 사용하게 된다면, 입력된 프리차지 제어신호(apcgpz)을 버스트 길이(BL)에 해당되는 구간이후 정해진 일정한 양의 지연시간이후 출력하게 된다.
통상적으로 메모리 장치의 개발초기에는 공정환경의 변화가 심할 경우에는 동기식 방법을 사용하고, 공정환경의 변화가 어느정도 안정된 상태인 경우에는 비동기식 방법을 사용하게 된다. 비동기식인 경우에는 동작클럭의 주파수를 넓은 용도로 사용할 수있다.
전술한 여러상황에 적용할 소지가 있는 경우 각각의 경우에 맞추어 여러가지의 설계를 해야하기 때문에 적용되는 상황에 따라 개발시간 및 비용이 증가되는 문제점이 생기게 된다.
본 발명은 메모리 장치에서 동기식 방법으로 라이트회복시간을 조절하거나 또는 비동기식 방법으로 라이트회복시간을 조절할 수 있는 메모리 장치를 제공함을 목적으로 한다.
상기의 과제를 해결하기 위해, 본 발명은 동작클럭에 동기되어 동작하는 동기식 메모리 장치에 있어서, 오토프리차지 동작을 수행하기 위한 제어신호를 입력받아, 라이트회복시간에 대응하는 상기 동작클럭의 소정 클럭구간만큼 지연시켜 출력하는 동기식 라이트회복시간 제어부; 상기 제어신호를 입력받아 상기 라이트회복시간에 대응하는 소정지연시간 만큼 지연시켜 출력하는 비동기식 라이트회복시간 제어부; 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부를 선택하기 위한 선택부; 및 라이트명령에 응답하여, 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부에서 출력되는 신호를 오토프리차지 동작을 실행시키기 위한 오토프리차지 실행신호로 출력하는 오토프리차지 제어부를 구비하는 동기식 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 메모리 장치를 나타내는 블럭구성도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 메모리 장치는 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 입력받아, 라이트회복시간(tWR)에 대응하는 동작클럭(clk)의 소정 클럭구간만큼 지연시켜 출력하는 동기식 라이트회복시간 제어부(100)와, 제어신호(apcgpz)를 입력받아 라이트회복시간(tWR)에 대응하는 소정지연시간 만큼 지연시켜 출력하는 비동기식 라이트회복시간 제어부(200)와, 동기식 라이트회복시간 제어부(100) 또는 비동기식 라이트회복시간 제어부(200)를 선택하기 위한 선택부(300)와, 라이트명령에 응답하여 생성된 라이트신호(Write)에 대응하여 동기식 라이트회복시간 제어부(100) 또는 비동기식 라이트회복시간 제어부에서 출력되는 신호(200)를 오토프리차지 동작을 실행시키기 위한 오토프리차지 실행신호(apcg)로 출력하는 오토프리차지 제어부(400)를 구비한다.
또한, 동기식 라이트회복시간 제어부(100)는 다수의 카스레이턴시 모드(CL1 ~ CL5)중에서 셋팅된 카스레이턴시 모드에 대응하여 지연시키는 소정클럭구간을 조절하게 된다.
또한, 오토프리차지 제어부(400)는 리드명령에 응답하여 생성된 리드신호(Read)에 대응하여 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 오토프리차지 실행신호(apcg)로 출력한다.
또한, 선택부(300)는 퓨즈를 구비하여, 구비된 퓨즈의 블로잉(blowing) 여부에 의해 동기식 라이트회복시간 제어부(100) 또는 비동기식 라이트회복시간 제어부(200)를 선택하기 위한 선택신호(sel)를 출력하는 선택신호 생성부(310)와, 선택신호(sel)에 응답하여 동기식 라이트회복시간 제어부(100) 또는 비동기식 라이트회복시간 제어부(200)의 출력신호를 오토프리차지 제어부(400)로 전달하는 스위치부(320)를 구비한다.
스위치부(320)은 선택신호(sel)의 제1논리 레벨에 턴온되어 동기식 라이트회복시간 제어부(100)의 출력을 오토프리차지 제어부(400)로 전달하는 스위치(S1)와,선택신호(sel)의 제2논리 레벨 -상기 제2논리 레벨은 상기 제1논리 레벨과 상보적인 논리 레벨 임- 에 턴온되어 비동기식 라이트회복시간 제어부(200)의 출력을 오토프리차지 제어부(200)로 전달하는 스위치(S2)를 구비한다.
또한, 오토프리차지 제어부(400)은 리드신호(Read)와 제어신호(apcgpz)를 입력받는 낸드게이트(ND4)와, 라이트신호(Write)와 동기식 라이트회복시간 제어부(100) 또는 비동기식 라이트회복시간 제어부(200)에서 출력되는 출력신호를 입력받는 낸드게이트(ND5)와, 낸드게이트(ND4,ND5)의 출력을 입력받는 낸드게이트(ND6)와, 낸드게이트(ND6)의 출력을 입력받아 반전하여 오토프리차지 실행신호(apcg)를 출력하는 인버터(I2)를 구비한다.
도3은 도2에 도시된 선택신호 생성부(310)를 나타내는 회로도이다.
도3을 참조하여 살펴보면, 선택신호생성부(310)는 전원전압(VDD)에 일측이 접속된 퓨즈(F0)와, 퓨즈(F0)의 타측에 입력단이 연결된 인버터(I4)와, 게이트가 인버터(I4)의 출력단에 접속되며, 퓨즈(F0)의 타측과 접지전압(VSS)과 연결된 모스트랜지스터(MN1)와, 퓨즈(F0)의 타측과 접지전압(VSS) 사이에 연결된 캐패시터(C1)와, 인버터(I4)의 출력을 반전하여 동기식 라이트회복시간 제어부(100) 또는 상기 비동기식 라이트회복시간 제어부(200)를 선택하기 위한 선택신호(sel)를 출력하는 인버터(I5)를 구비한다.
도4는 도2에 도시된 동기식 라이트회복시간 제어부를 나타내는 회로도이다.
도4를 참조하여 살펴보면, 동기식 라이트회복시간 제어부(100)는 동작클럭(clk)에 동기되어 동작하는 다수의 단위지연부(111,112)를 구비하여, 카스레이턴시 모드에 대응하는 갯수의 단위지연부로 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 통과시켜 오토프리차지 제어부(400)로 출력하는 동기식 지연블럭(110)과, 동기식 지연블럭(110)의 출력을 소정시간 지연시켜 출력하거나 또는 그대로 오토프리차지 제어부(400)로 출력하는 옵션블럭(120)을 구비한다.
동기식 지연블럭(110)은 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 동작클럭(clk)의 제1 소정클럭수(예를 들언 0.5클럭 또는 1.5클럭)만큼 지연시켜 출력하는 기본지연부(111)와, 다수의 카스레이턴시 모드(CL1 ~ CL5)중 낮은클럭수의 제1 카스레이턴시 모드(CL1,CL2,CL3)에 대응하여 턴온되어 기본지연부(111)의 출력을 옵션블럭(120)으로 전달하는 제1 전송게이트(T1)와, 기본지연부(111)의 출력을 동작클럭(clk)의 제2 소정클럭수만큼 지연시켜 출력하는 추가지연부(112)와, 다수의 카스레이턴시 모드(CL1 ~ CL5)중 제1 카스레이턴시 모드외의 나머지 카스레이턴시 모드인 제2 카스레이턴시 모드(CL3,CL5)에 대응하여 턴온되어 추가지연부(112)의 출력을 옵션블럭(120)으로 전달하는 전송게이트(T2)를 구비한다.
옵션블럭(120)은 지연블럭(110)의 출력신호를 소정시간 지연시켜 출력하는 옵션지연부(121)와, 지연블럭(110)의 출력을 오토프리차지 제어부(120)로 선택적으로 전달하는 스위치(S3)와, 옵션지연부(121)의 출력을 오토프리차지 제어부로 선택적으로 전달하는 스위치(S4)와, 스위치(S3) 또는 스위치(S4)가 선택적으로 턴온되도록 제어하는 옵션선택부(122)를 구비한다.
옵션선택부(122)는 퓨즈를 구비하여, 구비된 퓨즈의 블로잉 여부에 의해 스위치(S3) 또는 스위치(S4)를 선택적으로 턴온시키게 된다. 옵션선택부(122)는 도3에 도시된 선택신호 생성부(310)와 같은 구성으로 형성할 수 있다.
또한, 여기서는 카스레이턴시 모드를 각각 CL1,2,3과 CL4,5로 나누었는 데, 메모리 장치에 따라서 다르게 나눌 수 있으며, 구비되는 지연부의 수도 조정할 수 있다.
도5는 비동기식 라이트회복시간 제어부를 나타내는 회로도이다.
도5를 참조하여 살펴보면, 비동기식 라이트회복시간 제어부(200)는 비동기식 라이트회복시간 제어부(200)에서 지연시킬 지연시간에 대응하는 코딩된 제어신호(D1,D2,D3)를 출력하는 지연조절부(220)와, 각각 단위시간 만큼 지연시켜 출력하는 다수의 단위지연부(211,212,213)를 구비하여 지연조절부(220)에서 출력되는 코딩된 지연신호에 대응하는 갯수의 지연부로, 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 통과시켜 오토프리차지 제어부(400)로 출력하는 비동기식 지연블럭(210)을 구비한다. 예를 들어 코딩된 지연신호(D2)가 활성화된다면, 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 지연부(211,212)를 통과시켜 출력시키는 것이다.
비동기식 지연블럭(210)은 오토프리차지 동작을 수행하기 위한 제어신호(apcgpz)를 지연시켜 출력하는 제1 지연부(211)와, 제1 지연부(211)의 출력을 전달하는 전송게이트(T3)와, 제1 지연부(211)의 출력을 지연시켜 출력하는 제2 지연부(212)와, 제2 지연부(212)의 출력을 전달하는 전송게이트(T4)와, 제2 지연부(213)의 출력을 지연시켜 출력하는 제3 지연부(214)와, 제3 지연부(214)의 출력을 전달하는 전송게이트(T5)를 구비한다. 여기서 코딩된 제어신호(D1,D2,D3)에 의해 전송게이트(T3,T4,T5)는 선택적으로 턴온이 된다.
지연조절부(220)는 제1 퓨즈(미도시 도6 참조)를 구비하여, 구비된 제1 퓨즈의 블로잉 여부에 의해 제1 앤코딩 신호(FO1)를 출력하는 제1 지연신호 생성부(221)와, 제2 퓨즈(미도시 도6 참조)를 구비하여, 구비된 제2 퓨즈의 블로잉 여부에 의해 제2 앤코딩 신호(FO2)를 출력하는 제2 지연신호 생성부(222)와, 제1 및 제2 앤코딩 신호(FO1,FO2)를 디코딩하여 전송게이트(T3 ~ T5)중 하나를 턴온시키기 위한 코딩된 지연신호(D1,D2,D3)를 출력하는 지연신호 디코더(223)를 구비한다.
지연신호 디코더(223)는 제1 앤코딩신호(FO1)를 반전하여 출력하는 인버터(I12)와, 제2 앤코딩신호(FO2)를 반전하여 출력하는 인버터(I13)와, 제1 앤코딩신호(FO1) 및 제2 앤코딩신호(FO2)를 입력받아 전송게이트(T3)를 턴온시키는 코딩된 지연신호(D1)를 출력하는 낸드게이트(ND6)와, 인버터(I13)의 출력(/FO1)과 제2 앤코딩신호(FO2)를 입력받아 전송게이트(T4)를 턴온시키는 코딩된 지연신호(D2)를 출력하는 낸드게이트(ND7)와, 제1 앤코딩신호(FO1) 및 인버터(I13) 의 출력을 입력받아 전송게이트(T5)를 턴온시키는 코딩된 지연신호(D3)를 출력하는 낸드게이트(ND8)를 구비한다.
도6은 도5에 도시된 제1 지연신호 생성부(221)를 나타내는 회로도이다.
도6을 참조하여 살펴보면, 제1 지연신호 생성부(221)는 전원전압(VDD)에 일측이 접속된 상기 제1 퓨즈(F1)와, 제1 퓨즈(F1)의 타측에 입력단이 연결된 인버터(I14)와, 게이트가 인버터(I14)의 출력단에 접속되며, 제1 퓨즈(F1)의 타측과 접지전압(VSS)과 연결된 모스트랜지스터(MN2)와, 제1 퓨즈(F1)의 타측과 접지전압(VSS) 사이에 연결된 캐패시터(C2)와, 인버터(I14)의 출력을 반전하여 제1 앤코더 신호(FO1)를 출력하는 제2 인버터(I15)를 구비한다.
이하에서는 도2 내지 도6을 참조하여 본 실시예에 따른 메모리 장치의 동작을 살펴본다.
먼저 메모리 장치가 리드명령에 대응하여 생성되는 리드신호(Read)이 활성화되어 오토프리차지 제어부(400)에 입력되면, 오토프리차지 제어부(400)는 오토프리차지 제어신호(apcgpz)를 입력받아 프리차지 실행신호(apcg)를 생성하여 출력한다.
이 때 생성된 프리차지 실행신호(apcg)에 의해 메모리 장치는 리드동작에 대응하는 프리차지 동작을 수행하게 된다.
이어서, 라이트 명령에 대응하여 생성되는 라이트신호(Write)가 활성화되어 오토프리차지 제어부(400)에 입력되면, 동기식 라이트회복시간(100) 또는 비동기식 라이트회복시간 제어부(200)에서 출력되는 신호를 입력받아 프리차지 실행신호(apcg)를 생성하여 출력한다.
오토프리차지 제어부(400)로 출력되는 신호가 동기식 라이트회복시간(100)에서 출력되는 신호일지 또는 비동기식 라이트회복시간 제어부(200)에서 출력되는 신호인지는 선택부에 의해 정해진다.
선택부(300)의 스위치부(320)에 구비된 스위치(S1)가 턴온되면 동기식 라이트회복신호 제어부(100)의 출력이 오토프리차지 제어부(400)로 전달되고, 스위치(S2)가 턴온되면 비동기식 라이트회복 제어부(200)의 출력이 오토프리차지 제어부(400)로 전달된다.
선택신호신호 생성부(310)는 구비된 퓨즈(F0)의 블로잉여부에 의해 출력되는 선택신호(F0)의 레벨이 정해지고, 이로 인해 스위치(S1,S2)중 하나가 턴온되는 것이다.
계속해서 동기식 라이트회복시간 제어부(100)의 동작을 살펴보면, 셋팅된 카스레이턴시 모드에 따라 오토프리차지 제어신호(apcgpz)를 통과시키 지연부를 정하게 된다.
동기식 라이트회복시간 제어부(100)에 구비된 기본지연부(111)와 추가지연부(112) 및 옵션지연부(121)는 각각 동작클럭에 동기되어 지정된 클럭주기만큼 입력신호를 지연시켜 출력하게 된다.
예를 들어 현재 셋팅된 카스레이턴시 모드가 CL=3인경우에는 전송게이트(T2)는 턴온되고 전송게이트(T1)는 턴오프되어, 오토프리차지 제어신호(apcgpz)는 기본지연부(111) 및 추가지연부(112)에 의해 지정된 클럭주기 만큼 지연되어 옵션블럭(120)으로 전달된다. 이 때 여기서는 카스레이턴시 모드를 각각 CL=1,2,3 와 CL=4,5 로 나누었는데 메모리 장치에 따라서 서로 다르게 나눌 수 있으며, 이런 경우에는 본 실시예처럼 두개의 지연부가 아니라 더많은 지연부를 구비하게 된다.
옵션블럭(120)은 지연블럭(110)에서 출력되는 신호의 지연시간을 더 추가할 수 있도록 하는 블럭이다. 옵션블럭(120)에 구비되는 스위치(S3,S4)중 턴온되는 스위치에 따라 출력신호의 지연시간을 추가할 지 여부를 정하게 된다.
스위치(S3,S4)를 턴온시키는 옵션선택부(122)는 도3에 도시된 선택신호 생성부(310)와 같은 형태로 구성할 수 있다.
계속해서 비동기식 라이트회복시간 제어부(200)의 동작을 살펴보면, 지연신호조절부(220)에서 출력되는 신호에 대응하여 비동기식 지연블럭(210)에 구비되는 다수의 지연부(211,212,213)중 선택된 지연부로 오토프리차지 제어신호(apcgpz)를 통과시켜 출력하게 된다.
예를 들어 제1 지연신호 생성부(221)에서는 하이레벨의 신호가 출력되고, 제2 지연신호 생성부(222)에서 하이레벨의 신호가 출력되면, 이 때의 신호를 지연신호디코더(223)에서 디코딩하여 전송게이트(T3)를 턴온시키는 신호를 출력하게 된다. 전송게이트(T3)가 턴온되었다면, 나머지 전송게이트(T4,T5)는 턴오프상태가 되고, 오토프리차지 제어신호(apcgpz)는 제1 지연부(211)만을 통과되어 오토프리차지 제어부(400)로 출력하게 된다.
제1 및 제2 지연신호 생성부(221,222)는 도6에 도시된 바와 같이 각각 퓨즈(F1,F2)를 구비하여, 구비된 퓨즈의 블로잉여부에 의해 각각 코딩된 신호(FO1,FO2)를 출력하게 된다.
이상에서 살펴본 바와 같이 보 발명에 의한 메모리 장치는 라이트동작에 대응하여 오토프리차지 동작을 실행시키는 타이밍을 조절하는 데 있어서, 동기식으로 할 수도 있고, 비동기식으로 조절할 수도 있다. 오토프리차지 동작을 실행시키는 타이밍을 조절한다는 것은 전술한 바와 같이 라이트회복시간을 조절하는 것을 말한다.
메모리의 동작 주파수 및 메모리의 사용되는 용도등 필요한 상황에 따라 라이트회복시간을 비동기식 또는 동기식으로 선택적으로 조절함으로서, 본 발명의 메모리 장치는 메모리 장치의 개발초기, 즉 공정변화가 많은 상황이나 환경에서는 동기식 방법으로 사용하고, 동작 주파수가 넓은 범위로 요구되는 상황에서는 비동기식으로 유연하게 대처할 수 있다.
따라서 라이트회복시간을 다양하게 조절할 수 있게 되어 라이트회복시간을 조절하는 방법에 따라 설계 변경을 할 필요가 없으므로, 메모리 장치의 개발 시간 및 비용 측면이 감소되는 효과를 기대할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 비동기식 방법과 동기식 방법을 선택적으로 적용시켜 라이 트회복시간을 조절할 수 있게되어, 공정변화가 많은 개발단계나 다양한 주파수범위에서 적용할 필요가 있는 경우등 다양한 환경에서 한번의 설계로 제조된 메모리 장치를 사용할 수 있으므로, 메모리 장치의 개발시간 및 비용을 감소시킬 수 있다.

Claims (15)

  1. 동작클럭에 동기되어 동작하는 동기식 메모리 장치에 있어서,
    오토프리차지 동작을 수행하기 위한 제어신호를 입력받아, 라이트회복시간에 대응하는 상기 동작클럭의 소정 클럭구간만큼 지연시켜 출력하는 동기식 라이트회복시간 제어부;
    상기 제어신호를 입력받아 상기 라이트회복시간에 대응하는 소정지연시간 만큼 지연시켜 출력하는 비동기식 라이트회복시간 제어부;
    상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부를 선택하기 위한 선택부; 및
    라이트명령에 응답하여, 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부에서 출력되는 신호를 오토프리차지 동작을 실행시키기 위한 오토프리차지 실행신호로 출력하는 오토프리차지 제어부
    를 구비하는 동기식 메모리 장치.
  2. 제 1 항에 있어서,
    상기 동기식 라이트회복시간 제어부는
    셋팅된 카스레이턴시 모드에 대응하여 지연시키는 소정클럭구간을 조절하는 것을 특징으로 하는 동기식 메모리 장치.
  3. 제 1 항에 있어서,
    오토프리차지 제어부는
    리드명령에 응답하여 상기 오토프리차지 동작을 수행하기 위한 제어신호를 상기 오토프리차지 실행신호로 출력하는 것을 특징으로 하는 동기식 메모리 장치.
  4. 제 1 항에 있어서,
    상기 선택부는
    퓨즈를 구비하여, 구비된 퓨즈의 블로잉 여부에 의해 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부를 선택하기 위한 선택신호를 출력하는 선택신호생성부; 및
    상기 선택신호에 응답하여 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부의 출력신호를 상기 오토프리차지 제어부로 전달하는 스위칭수단을 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  5. 제 4 항에 있어서,
    상기 스위칭수단은
    상기 선택신호의 제1 논리 레벨에 턴온되어 상기 동기식 라이트회복시간 제어부의 출력을 상기 오토프리차지 제어부로 전달하는 제1 스위치; 및
    상기 선택신호의 제2 논리 레벨 -상기 제2논리 레벨은 상기 제1논리 레벨과 상보적인 논리 레벨 임- 에 턴온되어 상기 비동기식 라이트회복시간 제어부의 출력을 상기 오토프리차지 제어부로 전달하는 제2 스위치를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  6. 제 4 항에 있어서,
    상기 선택신호생성부는
    전원전압에 일측이 접속된 퓨즈;
    상기 퓨즈의 타측에 입력단이 연결된 제1 인버터;
    게이트가 상기 제1 인버터의 출력단에 접속되며, 상기 퓨즈의 타측과 접지전압과 연결된 모스트랜지스터;
    상기 퓨즈의 타측과 상기 접지전압 사이에 연결된 캐패시터; 및
    상기 제1 인버터의 출력을 반전하여 상기 동기식 라이트회복시간 제어부 또는 상기 비동기식 라이트회복시간 제어부를 선택하기 위한 선택신호를 출력하는 제2 인버터를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  7. 제 2 항에 있어서,
    상기 동기식 라이트회복시간 제어부는
    상기 동작클럭에 동기되어 동작하는 다수의 단위지연부를 구비하여, 상기 카 스레이턴시 모드에 대응하는 갯수의 단위지연부로 상기 오토프리차지 동작을 수행하기 위한 제어신호를 통과시켜 오토프리차지 제어부로 출력하는 동기식 지연블럭; 및
    상기 지연블럭의 출력을 소정시간 지연시켜 출력하거나 또는 그대로 상기 오토프리차지 제어부로 출력하는 옵션블럭을 구비하는 것을 특징으로 하는 동기식 메모리 장치
  8. 제 7 항에 있어서,
    상기 동기식 지연블럭은
    오토프리차지 동작을 수행하기 위한 제어신호를 상기 동작클럭의 제1 소정클럭수만큼 지연시켜 출력하는 기본지연부;
    다수의 카스레이턴시 모드중 낮은클럭수의 제1 카스레이턴시 모드에 대응하여 턴온되어 상기 기본지연부의 출력을 상기 옵션블럭으로 전달하는 제1 전송게이트;
    상기 기본지연부의 출력을 상기 동작클럭의 제2 소정클럭수만큼 지연시켜 출력하는 추가지연부; 및
    다수의 카스레이턴시 모드중 상기 제1 카스레이턴시 모드외의 나머지 카스레이턴시 모드인 제2 카스레이턴시 모드에 대응하여 턴온되어 상기 추가지연부의 출력을 상기 옵션블럭으로 전달하는 제2 전송게이트를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  9. 제 8 항에 있어서,
    상기 옵션블럭은
    상기 지연블럭의 출력신호를 소정시간 지연시켜 출력하는 옵션지연부;
    싱기 지연블럭의 출력을 상기 오토프리차지 제어부로 선택적으로 전달하는 제1 스위치;
    상기 옵션지연부의 출력을 상기 오토프리차지 제어부로 선택적으로 전달하는 제2 스위치; 및
    상기 제1 스위치 또는 상기 제2 스위치가 선택적으로 턴온되도록 제어하는 옵션선택부를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  10. 제 9 항에 있어서,
    상기 옵션선택부는
    퓨즈를 구비하여, 구비된 퓨즈의 블로잉 여부에 의해 상기 제1 스위치 또는 상기 제2 스위치를 선택적으로 인에이블시키는 것을 특징으로 하는 동기식 메모리 장치.
  11. 제 1 항에 있어서,
    상기 비동기식 라이트회복시간 제어부는
    상기 비동기식 라이트회복시간 제어부에서 지연시킬 지연시간에 대응하는 코딩된 지연신호를 출력하는 지연조절부;
    다수의 단위지연부를 구비하여 상기 지연조절부에서 출력되는 코딩된 지연신호에 대응하는 갯수의 지연부로, 상기 오토프리차지 동작을 수행하기 위한 제어신호를 통과시켜 상기 오토프리차지 제어부로 출력하는 비동기식 지연블럭을 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  12. 제 11 항에 있어서,
    상기 비동기식 지연블럭은
    상기 오토프리차지 동작을 수행하기 위한 제어신호를 지연시켜 출력하는 제1 지연부;
    상기 제1 지연부의 출력을 전달하는 제1 전송게이트;
    상기 제1 지연부의 출력을 지연시켜 출력하는 제2 지연부;
    상기 제2 지연부의 출력을 전달하는 제2 전송게이트;
    상기 제2 지연부의 출력을 지연시켜 출력하는 제3 지연부; 및
    상기 제3 지연부의 출력을 전달하는 제3 전송게이트를 구비하고, 상기 지연 신호 조절부에서 출력되는 코딩된 지연신호에 의해 상기 제1 내지 제3 전송게이트는 선택적으로 턴온되는 것을 특징으로 하는 동기식 메모리 장치.
  13. 제 11 항에 있어서,
    상기 지연조절부는
    제1 퓨즈를 구비하여, 구비된 제1 퓨즈의 블로잉 여부에 의해 제1 앤코딩 신호를 출력하는 제1 지연신호 생성부;
    제2 퓨즈를 구비하여, 구비된 제2 퓨즈의 블로잉 여부에 의해 제2 앤코딩 신호를 출력하는 제2 지연신호 생성부; 및
    상기 제1 및 제2 앤코딩 신호를 디코딩하여 상기 제1 내지 제3 전송게이트중 하나를 턴온시키기 위한 코딩된 지연신호를 출력하는 지연신호 디코더를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  14. 제 13 항에 있어서,
    상기 제1 지연신호 생성부는
    전원전압에 일측이 접속된 상기 제1 퓨즈;
    상기 제1 퓨즈의 타측에 입력단이 연결된 제1 인버터;
    게이트가 상기 제1 인버터의 출력단에 접속되며, 상기 제1 퓨즈의 타측과 접 지전압과 연결된 모스트랜지스터;
    상기 제1 퓨즈의 타측과 상기 접지전압 사이에 연결된 캐패시터; 및
    상기 제1 인버터의 출력을 반전하여 상기 제1 앤코더 신호를 출력하는 제2 인버터를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
  15. 제 13 항에 있어서,
    지연신호 디코더는
    상기 제1 앤코딩신호를 반전하여 출력하는 제1 인버터;
    상기 제2 앤코딩신호를 반전하여 출력하는 제2 인버터;
    상기 제1 앤코딩신호 및 상기 제2 앤코딩신호를 입력받아 상기 제1 전송게이트를 턴온시키는 코딩된 지연신호를 출력하는 제1 낸드게이트;
    상기 제1 인버터의 출력과 상기 제2 앤코딩신호를 입력받아 상기 제2 전송게이트를 턴온시키는 코딩된 지연신호를 출력하는 제2 낸드게이트; 및
    상기 제1 앤코딩신호 및 제2 인버터의 출력을 입력받아 상기 제3 전송게이트를 턴온시키는 코딩된 지연신호를 출력하는 제3 낸드게이트를 구비하는 것을 특징으로 하는 동기식 메모리 장치.
KR1020030076830A 2003-10-31 2003-10-31 라이트회복시간의 조절이 가능한 동기식 메모리 장치 KR100540486B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020030076830A KR100540486B1 (ko) 2003-10-31 2003-10-31 라이트회복시간의 조절이 가능한 동기식 메모리 장치
US10/880,831 US7263013B2 (en) 2003-10-31 2004-06-29 Synchronous memory device capable of controlling write recovery time
TW093118948A TWI265527B (en) 2003-10-31 2004-06-29 Synchronous memory device capable of controlling write recovery time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076830A KR100540486B1 (ko) 2003-10-31 2003-10-31 라이트회복시간의 조절이 가능한 동기식 메모리 장치

Publications (2)

Publication Number Publication Date
KR20050041608A KR20050041608A (ko) 2005-05-04
KR100540486B1 true KR100540486B1 (ko) 2006-01-11

Family

ID=34545660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076830A KR100540486B1 (ko) 2003-10-31 2003-10-31 라이트회복시간의 조절이 가능한 동기식 메모리 장치

Country Status (3)

Country Link
US (1) US7263013B2 (ko)
KR (1) KR100540486B1 (ko)
TW (1) TWI265527B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101039137B1 (ko) * 2005-06-01 2011-06-03 주식회사 하이닉스반도체 반도체 장치
KR100699406B1 (ko) * 2006-01-23 2007-03-23 삼성전자주식회사 기입 회복 시간 제어회로 및 그 제어방법
KR100875671B1 (ko) * 2006-09-27 2008-12-26 주식회사 하이닉스반도체 프리차지신호 생성장치를 구비하는 반도체메모리소자 및그의 구동방법
KR100911900B1 (ko) * 2007-03-12 2009-08-13 주식회사 하이닉스반도체 반도체 소자
KR100845530B1 (ko) 2007-07-02 2008-07-10 삼성전자주식회사 플래시 메모리 장치 및 그것의 동작 방법
US7983099B2 (en) * 2007-12-20 2011-07-19 Mosaid Technologies Incorporated Dual function compatible non-volatile memory device
KR100910864B1 (ko) * 2008-02-14 2009-08-10 주식회사 하이닉스반도체 오토프리차지 제어회로 및 오토프리차지 제어방법
US7944773B2 (en) * 2008-04-30 2011-05-17 Micron Technology, Inc. Synchronous command-based write recovery time auto-precharge control
US8553513B1 (en) 2009-01-27 2013-10-08 Marvell International Ltd. Automatic forward sense calibration for writing systems
US10740264B1 (en) * 2019-04-29 2020-08-11 Hewlett Packard Enterprise Development Lp Differential serial memory interconnect
KR20210041158A (ko) 2019-10-04 2021-04-15 삼성전자주식회사 기입 오류가 발생한 데이터를 복구하는 메모리 시스템 및 호스트의 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6434082B1 (en) * 2001-03-13 2002-08-13 International Business Machines Corporation Clocked memory device that includes a programming mechanism for setting write recovery time as a function of the input clock
KR100540484B1 (ko) * 2003-10-31 2006-01-10 주식회사 하이닉스반도체 라이트회복시간이 줄어든 메모리 장치

Also Published As

Publication number Publication date
TW200515426A (en) 2005-05-01
TWI265527B (en) 2006-11-01
US20050097292A1 (en) 2005-05-05
US7263013B2 (en) 2007-08-28
KR20050041608A (ko) 2005-05-04

Similar Documents

Publication Publication Date Title
KR102401526B1 (ko) 입력 클록 신호와 다상 클록 신호 간의 위상 관계를 결정하기 위한 장치 및 방법
KR101033464B1 (ko) 반도체 집적 회로
KR100540486B1 (ko) 라이트회복시간의 조절이 가능한 동기식 메모리 장치
KR100652362B1 (ko) 정상동작에서는 고정된 카스 레이턴시를 갖고테스트시에는 다양한 카스 레이턴시로 테스트 가능한반도체 메모리 장치
KR100638748B1 (ko) 반도체메모리소자
KR101996003B1 (ko) 클록 제어 장치
KR100650845B1 (ko) 소비 전력을 감소시키는 버퍼 제어 회로와, 이를 포함하는메모리 모듈용 반도체 메모리 장치 및 그 제어 동작 방법
US7345949B2 (en) Synchronous semiconductor memory device
US6781919B2 (en) Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths
KR19980030999A (ko) 동기식 메모리장치의 내부 클락 발생기
KR20070009821A (ko) 반도체 메모리 장치의 오토 프리차지 제어 회로
KR100535102B1 (ko) 컬럼 어드레스 전송 구조 및 방법
JPH10228779A (ja) 半導体集積回路及び半導体記憶装置
KR100909625B1 (ko) 어드레스 동기 회로
KR100940273B1 (ko) 버퍼 제어 회로
KR100541160B1 (ko) 고속 동작에 적합한 ｘ 주소 추출기 및 메모리
KR100668517B1 (ko) 테스트장치를 구비하는 출력 제어장치
KR100422954B1 (ko) 반도체메모리소자의파이프라인장치및그제어방법
KR20050059948A (ko) 고속 동작에 적합한 ｘ 주소 추출기, ｘ 주소 추출 방법및 메모리
KR100489352B1 (ko) 동기식 메모리 장치
KR20060022862A (ko) 반도체 메모리 장치
KR20170045057A (ko) 클록 제어 장치
KR100723774B1 (ko) 소비 전력을 감소시키는 버퍼 제어 회로 및 이를 포함하는반도체 메모리 장치
KR100564641B1 (ko) 칼럼 선택 신호의 로직 로우 구간 발생을 최적화하는 칼럼선택 신호 발생 회로 및 그 방법
KR100307499B1 (ko) 데이터 프리패치를 위한 카운터회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 14