KR100422954B1 - 반도체메모리소자의파이프라인장치및그제어방법 - Google Patents

반도체메모리소자의파이프라인장치및그제어방법 Download PDF

Info

Publication number
KR100422954B1
KR100422954B1 KR1019960052887A KR19960052887A KR100422954B1 KR 100422954 B1 KR100422954 B1 KR 100422954B1 KR 1019960052887 A KR1019960052887 A KR 1019960052887A KR 19960052887 A KR19960052887 A KR 19960052887A KR 100422954 B1 KR100422954 B1 KR 100422954B1
Authority
KR
South Korea
Prior art keywords
control signal
pipeline control
pipeline
signal
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960052887A
Other languages
English (en)
Other versions
KR19980034738A (ko
Inventor
손정덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960052887A priority Critical patent/KR100422954B1/ko
Publication of KR19980034738A publication Critical patent/KR19980034738A/ko
Application granted granted Critical
Publication of KR100422954B1 publication Critical patent/KR100422954B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 소자의 파이프 라인 장치 및 그 제어 방법에 관한 것으로 특히 Burst Mode 동작시 Cas Latency에 따라 외부 클럭에 동기되어 연속적인 데이타의 출력이 가능하도록 만든 새로운 Type의 파이프 라인 장치 및 그 제어 방법에 관한 것이다. 종래에는 내부 클럭이 단지 외부 클럭의 위상만을 반대로 하여 사용하므로 버스트 모드에서와 같은 고속 동작에서는 데이타의 액세스 타임이 길어져 사용이 적합하지 못하게 된다. 본 발명은 이를 해결하기 위한 것이며 상기 목적 달성을 위해 클럭 신호를 사용하여 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호를 생성하고, DATA1을 전달시키기 위한 제3 전달 수단 및 제2 래치 수단내의 제4 전달 수단을 제어하기 위해 상기 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호를 사용하는 것을 특징으로 하며 본 발명을 반도체 메모리 소자에 구현하게 되면 리드시 데이타의 Access Time이 감소하게 되는 효과가 있다.

Description

반도체 메모리 소자의 파이프 라인 장치 및 그 제어 방법
본 발명은 반도체 메모리 소자의 파이프 라인 장치 및 그 제어 방법에 관한것으로, 특히 Burst Mode 동작시 Cas Latency에 따라 외부 클럭에 동기되어 연속적인 데이타의 출력이 가능하도록 만든 반도체 메모리 소자의 파이프 라인 장치 및 그 제어 방법에 관한 것이다.
도 1은 종래기술에 따른 데이타의 입/출력 관계를 도시한 파이프 라인 회로도로서, CLK1을 반전시켜 제1 PMOS형 트랜지스터(MP1) 게이트 단자 및 제2 NMOS형 트랜지스터(MN2) 게이트 단자로 인가시키는 제1 인버터(IV1)와, 게이트로 CLK1이 인가되고 입력단자와 출력단자 사이에 접속되는 제1 NMOS형 트랜지스터(MN1)와 게이트로 상기 제1 인버터 출력신호가 인가되고 상기 입력단자와 출력단자 사이에 접속되는 제1 PMOS형 트랜지스터(MP1)로 구성되는 제1 전달부(5)와, 상기 제1 전달부 출력단에 제2 인버터(IV2)와 제3 인버터(IV3)와 제2 전달부(6)가 직렬접속되어 형성되는 제1 래치부로 구성된다.
상기 제2 전달부(6)는 게이트로 CLK1이 인가되고 상기 제1 전달부 출력단과 상기 제2 인버터 출력단 사이에 접속되는 제2 PMOS형 트랜지스터(MP2)와 게이트로 상기 제1 인버터 출력신호가 인가되고 상기 제1 전달부 출력단과 상기 제2 인버터 출력단 사이에 접속되는 제2 NMOS형 트랜지스터로 구성된다.
이하, 상기 구성에 따른 동작관계를 살펴보기로 한다.
CLK1은 CLK를 위상만 반대로 하여 만든 신호로 상기 CLK1이 로우에서 하이로 천이하면 상기 제1 전달부가 턴-온되고 상기 제2 전달부는 턴-오프된다. 따라서 이때에는 입력단의 데이타가 상기 제1 전달부를 통해 출력단에 전달된다. 이후 상기 CLK1이 하이에서 로우로 천이하게 되면 상기 제1 전달부는 턴-오프되고 상기 제2전달부가 턴-온되어 이전의 데이타가 상기 제1 래치부에 래치되며 다시 상기 CLK1이 로우에서 하이로 천이하게 되면 상기 제1 래치부에 래치되어 있던 데이타는 데이타 출력단을 통해 외부로 출력되며 새로운 입력 데이타가 상기 제1 전달부를 통해 출력단에 전달되어 상기 제1 래치부에 래치하는 과정을 반복하게 된다.
이러한 동작으로 이루어지는 종래 회로에 있어서 문제가 되는 것은 CLK1이 단지 CLK의 위상만을 반대로 하여 생성되므로 외부 클럭이 Active 상태로 바뀔때마다 Normal DRAM의 Read 동작이 반복되어 데이타의 Access Time이 길어지므로 고속동작의 버스트 모드에는 사용이 적합하지 못하는 문제점이 있다.
따라서 본 발명은 상기의 문제점을 해결하기 위해 창안된 것으로 CLK1을 이용하여 새로운 파이프 라인 제어신호를 발생시켜 상기 신호에 의해 파이프 라인 회로를 제어하게 하므로써 데이타의 Access Time을 줄이고 버스트 모드에서 고속 동작을 가능하게 하는 반도체 메모리 소자의 파이프 라인 장치 및 그 제어 방법을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 데이타의 입/출력 관계를 도시한 파이프 라인 회로도.
도 2A는 본 발명의 일실시예에 따른 데이타의 입/출력 관계를 도시한 파이프 라인 회로도.
도 2B는 본 발명의 일실시예에 따른 파이프 라인 제어 신호 발생 회로도.
도 3은 상기 도 2A, 도 2B에 도시된 본 발명의 일실시예에 따른 파이프 라인 회로도에 대한 동작 타이밍도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
5 : 제1 전달부 6 : 제2 전달부
10 : 펄스폭 조절부 20 : 제3 전달부
30 : 제2 래치부 40 : 제4전달부
CLK : 외부 클럭신호 CLK1 : 내부 클럭신호
상기 목적 달성을 위한 본 발명의 파이프 라인 장치는 클럭 신호를 입력으로하여 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호를 발생시키기 위한 제1·제2 파이프 라인 제어 신호 발생수단과,
상기 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호에 의해 제어되어 입력 데이타를 선택적으로 전달하기 위한 제 1 전달 수단과,
상기 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호에 의해 제어되어 상기 제 1 전달 수단의 출력신호를 래치하기 위한 래치 수단과,
상기 래치 수단의 래치 신호를 반전시켜 데이타를 출력시키기 위한 제1 반전수단을 포함하는 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
도 2B는 본 발명의 일실시예에 따른 파이프 라인 제어 신호 발생 회로도로서, CLK1을 입력으로 하여 출력되는 제1 파이프 라인 제어 신호(LAT) 및 제2 파이프 라인 제어 신호(/LAT)의 펄스폭을 조절하기 위해 상기 CLK1을 일정 시간 동안 지연시키기 위한 펄스폭 조절부(10)와, 상기 펄스폭 조절부의 출력신호와 상기 CLK1을 조합하여 상기 제1 파이프 라인 제어 신호를 발생시키기 위한 노아 게이트(NR)와, 상기 노아 게이트의 출력신호를 반전시켜 제2 파이프 라인 제어 신호를 발생시키기 위한 제7 인버터(IV7)로 구성된다.
상기 펄스폭 조절부(10)는 직렬접속된 제4, 제5 그리고 제6 인버터(IV4, IV5, IV6)로 구성된다.
도 2A는 본 발명의 일실시예에 따른 데이타의 입/출력 관계를 도시한 파이프 라인 회로도로서, 게이트로 상기 제1 파이프 라이 제어 신호가 인가되는 제3 NMOS형 트랜지스터(MN3)와 게이트로 상기 제2 파이프 라인 제어 신호가 인가되는 제3 PMOS형 트랜지스터(MP3)가 병렬접속되어 입력 데이타(DATA1)를 제2 래치부 입력단으로 전달시키기 위한 제3 전달부(20)와, 입력단에 상기 제3 전달부 출력신호가 입력되어 상기 CLK1이 하이에서 로우로 천이할때만 입력 데이타(DATA1)를 출력단으로 전달하고 상기 CLK1이 로우에서 하이로 천이할때는 입력 데이타(DATA1)를 래치시키는 제2 래치부(30)와, 상기 제2 래치부의 출력신호를 반전시켜 입력 데이타(DATA1)를 출력시키기 위한 제9 인버터(IV9)로 구성된다.
상기 제2 래치부(30)는 상기 제3 전달부 출력신호를 반전시켜 상기 CLK1이 하이에서 로우로 천이할때 제10 인버터(IV10) 입력단으로 출력시키기 위한 제8 인버터(IV8)와, 상기 제8 인버터 출력신호를 반전시켜 제4 전달부(40)로 출력시키기 위한 제10 인버터와, 게이트로 제1 파이프 라인 제어 신호가 인가되는 제4 PMOS형 트랜지스터(MP4)와 게이트로 상기 제2 파이프 라인 제어 신호가 인가되는 제4 NMOS형 트랜지스터(MN4)가 병렬접속되어 상기 제10 인버터 출력신호를 상기 제8 인버터 입력단으로 전달시키기 위한 제4 전달부로 구성된다.
이하, 상기 도 2A 및 상기 도 2B에 대한 동작관계를 설명하기로 한다.
먼저, 입력단에 CLK1이 입력되면 상기 펄스폭 조절부에 의해 상기 CLK1는 일정시간 지연되고 지연된 신호와 상기 CLK1이 상기 노아 게이트 두 입력단으로 입력된다. 여기서 CLK1이 하이면 상기 펄스폭 조절부 출력단은 로우가 되고 따라서 상기 노아 게이트 출력단은 상기 펄스폭 조절부의 출력신호에 상관없이 로우가 되어 제1 파이프 라인 제어 신호는 로우가 출력되고 제2 파이프 라인 제어 신호는 하이가 출력된다. 따라서 상기 제3 전달부(20)는 턴-오프되고 상기 제4 전달부는 턴-온되어 입력 데이타(DATA1)는 전달되지 않고 제2 래치부(30)에 출력 데이타를 래치하게 된다.
이어서, 상기 CLK1이 하이에서 로우로 천이하게 되면 상기 펄스폭 조절부의 출력단 신호가 이전 상태에서 로우값을 가지고 있으므로 상기 노아 게이트 출력단은 하이 신호가 출력되어 상기 제1 파이프 라인 제어 신호는 하이가 되고 상기 제2 파이프 라인 제어 신호는 로우가 된다. 따라서, 상기 제3 전달부(20)는 턴-온되고 상기 제4 전달부(40)는 턴-오프가 되어 입력 데이타(DATA1)는 출력단으로 전달되어 출력 데이타가 생성된다. 계속해서 상기 펄스폭 조절부에 의해 일정시간 후 상기 펄스폭 조절부(10)가 로우에서 하이로 바뀌면 상기 노아 게이트 출력단에는 로우 신호가 출력되어 상기 제1 파이프 라인 제어 신호는 로우가 출력되고 상기 제2 파이프 라인 제어 신호는 하이가 출력되어 상기 제3 전달부(20)는 턴-오프, 상기 제4 전달부(40)는 턴-온되어 다시 입력 데이타(DATA1)를 래치하게 된다.
요약하면, 상기 CLK1이 로우에서 하이로 천이하면 상기 펄스폭 조절부의 출력신호에 상관없이 상기 제1 파이프 라인 제어 신호는 로우를, 상기 제2 파이프 라인 제어 신호는 하이 상태를 그대로 유지하며 따라서 상기 제3 전달부(20)는 턴-오프, 상기 제4 전달부(40)는 턴-온 상태를 그대로 유지하여 래치 상태로 들어가게 된다.
상기 CLK1이 하이에서 로우로 천이하게 되면 상기 제1 파이프 라인 제어 신호는 하이 상태를, 상기 제2 파이프 라인 제어 신호는 로우 상태를 유지하여 상기 제3 전달부는 턴-온, 상기 제4 전달부는 턴-오프되어 다시 입력 데이타(DATA1)를 출력단으로 전달하는 일련의 과정을 반복하게 되는 것이다.
도 3은 상기 도 2A, 도 2B에 도시된 본 발명의 일실시예에 따른 파이프 라인 회로도에 대한 동작 타이밍도로서, 상기 도 3의 (e)에 도시된 바와 같이 CLK에 의해 버퍼링된 CLK1이 하이에서 로우로 천이하는 구간에서 출력단에는 (a)에 도시된 바와 같이 출력 데이타가 발생되며 이때 제3 전달부(20)는 턴-온되고 제4 전달부(40)는 턴-오프되어 데이타의 래치는 이루어지지 않는다.
이상에서 설명한 바와 같이, 본 발명에 따른 파이프 라인 장치 및 그 제어 방법을 반도체 메모리 장치에 구현하게 되면 데이타의 Access Time이 감소하는 효과가 있다.

Claims (8)

  1. 클럭 신호를 입력으로 하여 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호를 발생시키기 위한 제1·제2 파이프 라인 제어 신호 발생수단과,
    상기 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호에 의해 제어되어 입력 데이타를 전달하는 제 1 전달 수단과,
    상기 제1 파이프 라인 제어 신호 및 제2 파이프 라인 제어 신호에 의해 제어되어 상기 제 1 전달 수단의 출력신호를 래치하기 위한 래치 수단과,
    상기 래치 수단의 래치 신호를 반전시켜 데이타를 출력시키기 위한 제 1 반전 수단을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  2. 제 1 항에 있어서,
    상기 제1·제2 파이프 라인 제어 신호 발생수단은 클럭 신호를 입력으로 하여 상기 파이프 라인 제어 신호의 펄스폭을 조절하기 위한 펄스폭 조절 수단과,
    상기 펄스폭 조절 수단의 출력신호와 상기 클럭 신호를 조합하여 제1 파이프 라인 제어 신호를 발생시키기 위한 논리 게이트 수단과,
    상기 논리 게이트 수단의 출력신호를 반전시켜 제2 파이프 라인 제어 신호를 발생시키기 위한 제 2 반전 수단을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  3. 제 1 항에 있어서,
    상기 제 1 전달 수단은 NMOS형 트랜지스터와 PMOS형 트랜지스터가 병렬접속된 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  4. 제 1 항에 있어서,
    상기 래치 수단은 상기 제 1 전달 수단의 출력신호를 반전시켜 출력시키기 위한 제 3 반전 수단과,
    상기 제 3 반전 수단의 출력신호를 반전시켜 출력시키기 위한 제 4 반전 수단과,
    상기 제 4 반전 수단의 출력신호를 상기 제 3 반전 수단의 입력단으로 전달시키기 위한 제 2 전달 수단을 포함하는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  5. 제 2 항에 있어서,
    상기 펄스폭 조절 수단은 적어도 3개 이상의 홀수개의 직렬접속된 인버터를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  6. 제 2 항에 있어서,
    상기 논리 게이트 수단은 노아 게이트를 포함하는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  7. 제 4 항에 있어서,
    상기 제 1 전달 수단은 게이트로 상기 제 2 파이프 라인 제어 신호가 인가되는 제 1 PMOS형 트랜지스터와 게이트로 제 1 파이프 라인 제어 신호가 인가되는 제 1 NMOS형 트랜지스터가 병렬 접속되고,
    상기 제 2 전달 수단은 게이트로 상기 제 1 파이프 라인 제어 신호가 인가되는 제 2 PMOS형 트랜지스터와 게이트로 제 2 파이프 라인 제어 신호가 인가되는 제 2 NMOS형 트랜지스터가 병렬 접속되는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 장치.
  8. 출력 신호의 펄스폭을 조절하기 위해 클럭 신호를 일정시간 지연시키고,
    지연된 출력 신호와 상기 클럭 신호를 조합하여 제1 파이프 라인 제어 신호를 발생시키고,
    상기 제1 파이프 라인 제어 신호를 반전시켜 제2 파이프 라인 제어 신호를 발생시키고,
    입력 데이타를 전달시키는 전달 수단과 상기 전달 수단에 의해 전달된 입력데이타를 일정시간 래치시키는 래치 수단 내의 전달 수단을 제어하기 위해 상기 제1 파이프 라인 제어 신호와 제2 파이프 라인 제어 신호를 사용하는 것을 특징으로 하는 반도체 메모리 소자의 파이프 라인 제어 방법.
KR1019960052887A 1996-11-08 1996-11-08 반도체메모리소자의파이프라인장치및그제어방법 Expired - Fee Related KR100422954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960052887A KR100422954B1 (ko) 1996-11-08 1996-11-08 반도체메모리소자의파이프라인장치및그제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960052887A KR100422954B1 (ko) 1996-11-08 1996-11-08 반도체메모리소자의파이프라인장치및그제어방법

Publications (2)

Publication Number Publication Date
KR19980034738A KR19980034738A (ko) 1998-08-05
KR100422954B1 true KR100422954B1 (ko) 2004-06-05

Family

ID=37329123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960052887A Expired - Fee Related KR100422954B1 (ko) 1996-11-08 1996-11-08 반도체메모리소자의파이프라인장치및그제어방법

Country Status (1)

Country Link
KR (1) KR100422954B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8010765B2 (en) 2006-07-14 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor memory device and method for controlling clock latency according to reordering of burst data

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772695B1 (ko) * 2006-06-01 2007-11-02 주식회사 하이닉스반도체 파이프 래치 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010624A (ko) * 1993-09-17 1995-04-28 배순훈 동영상(Motion Image) 압축방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950010624A (ko) * 1993-09-17 1995-04-28 배순훈 동영상(Motion Image) 압축방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8010765B2 (en) 2006-07-14 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor memory device and method for controlling clock latency according to reordering of burst data

Also Published As

Publication number Publication date
KR19980034738A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US20050180229A1 (en) On die termination mode transfer circuit in semiconductor memory device and its method
KR100480598B1 (ko) 프리앰블 기능을 갖는 반도체 메모리 장치
KR100351889B1 (ko) 카스(cas)레이턴시(latency) 제어 회로
US7652939B2 (en) Semiconductor memory device and method for driving the same
KR101996003B1 (ko) 클록 제어 장치
KR100260071B1 (ko) 동기형 반도체 메모리 장치
KR100540486B1 (ko) 라이트회복시간의 조절이 가능한 동기식 메모리 장치
KR100422954B1 (ko) 반도체메모리소자의파이프라인장치및그제어방법
US5627794A (en) Signal transfer circuit for synchronous memory device
US7120083B2 (en) Structure and method for transferring column address
KR100575860B1 (ko) 동기식 메모리소자의 데이터 입력제어회로
KR100641937B1 (ko) 동기 반도체 메모리 장치
US6545940B2 (en) Semiconductor integrated circuit having enhanced acquisition of external signal
KR100585085B1 (ko) 고속 메모리 장치의 데이타 독출 경로에 구비되는 데이타전송 회로
KR100499632B1 (ko) 출력인에이블 신호 발생장치
KR100259974B1 (ko) 동기형 반도체 메모리 장치
KR100853484B1 (ko) 반도체 메모리 장치
KR100321182B1 (ko) 데이터 프리패치를 위한 카운터회로
KR20040095922A (ko) 동기식 메모리 장치
KR100583101B1 (ko) 반도체 메모리 장치의 출력 제어 회로
KR100307499B1 (ko) 데이터 프리패치를 위한 카운터회로
KR20010001968A (ko) 반도체 메모리 장치의 어드레스 버퍼
KR19990048760A (ko) 반도체 메모리 장치
KR19990086847A (ko) 동기형 메모리 장치
KR20040006677A (ko) 전류 절약장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961108

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20011105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19961108

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030829

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20040221

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20040303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20040304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20100224

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20110222

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20130209