KR100351889B1 - 카스(cas)레이턴시(latency) 제어 회로 - Google Patents

카스(cas)레이턴시(latency) 제어 회로 Download PDF

Info

Publication number
KR100351889B1
KR100351889B1 KR1019980048677A KR19980048677A KR100351889B1 KR 100351889 B1 KR100351889 B1 KR 100351889B1 KR 1019980048677 A KR1019980048677 A KR 1019980048677A KR 19980048677 A KR19980048677 A KR 19980048677A KR 100351889 B1 KR100351889 B1 KR 100351889B1
Authority
KR
South Korea
Prior art keywords
control circuit
data
signal
latch means
control signal
Prior art date
Application number
KR1019980048677A
Other languages
English (en)
Other versions
KR20000032273A (ko
Inventor
김동균
김성훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980048677A priority Critical patent/KR100351889B1/ko
Priority to US09/374,765 priority patent/US6125064A/en
Priority to JP11317959A priority patent/JP2000149556A/ja
Priority to US09/436,728 priority patent/US6205062B1/en
Priority to DE19954564A priority patent/DE19954564B4/de
Publication of KR20000032273A publication Critical patent/KR20000032273A/ko
Application granted granted Critical
Publication of KR100351889B1 publication Critical patent/KR100351889B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

본 발명은 제 1, 제 2 CAS 레이턴시 동작의 스피트를 향상시키기 위한 SDRAM(Synchronous DRAM)의 CAS 레이턴시 제어 회로에 관한 것으로, 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 제 1, 제 2, 제 3, 제 4 제어신호를 출력하는 제어회로부와, 상기 제어회로부의 제 1 제어신호에 따라 내부로 부터의 데이터를 통과시키거나 래치하는 제 1 래치수단과, 상기 제어회로부의 제 2 제어신호에 따라 상기 제 1 래치 수단에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단과, 상기 제어회로부의 제 4 제어신호에 따라 내부로 부터의 데이터를 바로 출력하거나 상기 제 2 래치수단에서 출력된 데이터를 출력하는 데이터 패스 선택부와, 상기 제어회로부의 제 3 제어신호에 따라 상기 데이터 패스 선택부에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 래치하는 제 3 래치 수단을 포함하여 구성된 것이다.

Description

카스(ＣＡＳ)레이턴시(Ｌａｔｅｎｃｙ) 제어 회로
본 발명은 SDRAM(Synchronous DRAM)의 CAS 레이턴시 제어회로에 관한 것으로, 특히 제 1, 제 2 CAS 레시턴시 동작의 스피트를 향상시키기 위한 CAS 레이턴시 제어 회로에 관한 것이다.
일반적으로 DRAM은 커패시터와 트랜지스터의 조합으로 이루어진 것으로, 고집적 반도체 메모리 소자로 널리 이용되고 있다. 그러나 DRAM은 코멘드 신호(RASB, CASB 등)의 딜레이에 의해 동작이 제어되고 Y-어드레스 신호에 따라 데이터가 리드(read)되기 때문에 데이터를 읽어내는 시간이 길고 더불어 속도가 늦다는 단점을 갖고 있다.
따라서, 최근에는 DRAM의 구성에서 읽고 쓰는 동작 속도를 빠르게 한 SDRAM이 개발되어 사용되고 있다.
이와 같은 SDRAM에서 종래의 CAS 레이턴시 제어 회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래의 SDRAM의 CAS 레이턴시 제어회로의 구성도이고, 도 2는 도 1의 래치부 구성도이며, 도 3은 도 2의 콘트롤 인버터의 구성도이다.
종래의 CAS 레이턴시 제어 회로의 구성은 직렬 연결된 3개의 래치(Latch)수단(2, 3, 4)과, 상기 3개의 래치 수단(2, 3, 4)을 제어하는 제어 회로부(1)로 구성된다.
즉, 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 각각의 래치 수단(2, 3, 4)을 제어하는 제어신호(con1, con3, con3)를 출력하는 제어회로부(1)와, 상기 제어회로부(1)의 제어신호(con3)에 따라 내부로 부터 데이터를 출력하거나 래치(Latch)하는 제 1 래치 수단(2)과, 상기 제어회로부(1)의 제어신호(con2)에 따라 상기 제 1 래치 수단(2)에서 출력되는 데이터를 출력하거나 래치하는 제 2 래치 수단(3)과, 상기 제어회로부(1)의 제어신호(con1)에 따라 상기 제 2 래치 수단(3)에서 출력되는 데이터를 데이터 출력 버퍼에 출력하거나 래치하는 제 3 래치 수단(4)으로 구성된다.
이와 같이 구성된 각 래치 수단은 도 2와 같이 구성된다.
즉, 각 래치 수단(2, 3, 4)은 제어회로부(1)에서 출력되는 제어신호(con3, con2 또는 con1)를 반전하는 제 1 인버터(6)와, 상기 제어신호(con3, con2 또는 con1)와 제 1 인버터(6)의 출력신호에 따라 상기 제어신호(con3, con2 또는 con1)가 "로우"일 때 내부 데이터를 통과시키는 제 1 콘트롤 인버터(5)와, 상기 제 1 콘트롤 인버터(5)에서 출력되는 신호를 반전하여 출력하는 제 2 인버터(8)와, 상기 제어신호(con3, con2 또는 con1)와 제 1 인버터(6)의 출력신호에 따라 상기 제어신호(con3, con2 또는 con1)가 "하이"일 때 상기 제 2 인버터(8)에서 출력되는 데이터 신호를 래치시키는 제 2 콘트롤 인버터(7)를 구비하여 구성된다.
또한, 상기 각 래치 수단에서 콘트롤 인버터의 구성은 도 3과 같다.
정전압단(Vcc)과 접지단 사이에 제 1, 제 2 PMOS(9, 10)와 제 1, 제 2 NMOC(11, 12)가 직렬 연결되고, 제 2 PMOS(10)와 제 1 NMOS(11)의 게이트에 데이터 신호가 인가되고, 제 1 PMOS(9)의 게이트에는 제어회로부(1)의 제어신호(con3, con2 또는 con1) 또는 제 1 인버터(6)의 출력신호가 인가되고, 제 2 NMOS(12)의 게이트에는 제 1 인버터(6)의 출력신호 또는 상기 제어회로부(1)의 제어신호(con3, con2 또는 con1)가 인가되고, 상기 제 2 PMOS(10)와 제 1 NMOS(11)의 접점이 출력단이 된다.
이와 같이 구성된 종래의 CAS 레이턴시 제어회로의 동작은 다음과 같다.
도 4는 종래의 제 1 CAS 레이턴시 동작 타이밍도이고, 도 5는 종래의 제 2 CAS 레이턴시 동작 타이밍도이며, 도 6는 종래의 제 3 CAS 레이턴시 동작 타이밍도이고, 도 7는 종래의 제 4 CAS 레이턴시 동작 타이밍도이다.
먼저, 제 1 CAS 레이턴시 동작을 설명하면, 제어회로부(1)는 클럭신호(QCLK)의 첫 번째 상승에지에서 제어신호(con1, con2, con3) 모두를 "로우"로 출력하여 제 1, 제 2, 제 3 래치수단(2, 3, 4)이 모두 데이터를 래치하지 않고 바로 바이패스하도록 제어신호를 출력한다. 따라서 클럭신호(QCLK)의 두번째 상승에지에서 데이터가 출력된다.
제 2 CAS 레이턴시 동작을 설명하면, 제어회로부(1)는 입력되는 클럭신호(QCLK)의 첫 번째 상승에지에서는 제 3 래치수단(4)에 인가되는 제어신호(con1)를 "하이"로 출력하고 제 1, 제 2 래치수단(2, 3)에 인가되는 제어신호(con3, con2)는 "로우"로 출력하여 제 1, 제 2 래치 수단에서는 데이터를 래치하지 않고 바로 통과시키도록 하여 데이터를 제 3 래치수단에 인가시킨다. 그리고, 클럭신호의 두 번째 상승에지에서 제어신호(con1)가 "하이"에서 '로우"로 천이되도록 하여 데이터가 제 3 래치수단(4)을 통과하여 데이터 출력 버퍼쪽으로 출력되도록 한다. 그리고 클럭신호의 세 번째 상승에지 전에 제어신호(con1)가 다시 "로우"에서 "하이"로 천이되도록하여 출력된 데이터를 제 3 래치 수단이 래치하도록 한다.
제 3 CAS 레이턴시 동작은 다음과 같다.
도 6과 같이, 제어회로부(1)는 입력되는 클럭신호(QCLK)에 동기되어 제어신호 con3는 로우를 유지하고 con1 및 con2는 하이펄스를 유지하도록 하여 클럭신호(QCLK)의 두 번째 상승에지 후, 제어신호(con1)가 "하이"에서 "로우"로 천이되도록 하고 일정시간 후 다시 "로우"에서 "하이"로 천이되도록 한다. 그리고 제어신호(con2)는 상기 제어신호(con1)가 "로우"에서 "하이"로 천이할 때 "하이"에서 "로우"로 천이하도록 하고 클럭신호의 세 번째 상승에지에서 "로우"에서 "하이"로 천이하도록 한다.
이와 같이 제어신호(con1, con2)는 클럭신호의 네 번째 상승에지에서 상기와 같은 과정을 계속 반복한다.
따라서, 제어신호(con3)가 "로우" 펄스를 유지하고 있으므로 데이터는 제 1 래치수단(2)을 통과하여 제 2 래치수단(3)에 전달되고, 제어신호(con2)가 "로우"로 천이될 때 데이터는 제 2 래치수단(3)을 통과하여 제 3 래치수단(4)에 전달된다. 이 때, 제어신호(con2)가 다시 "하이"로 천이되므로 제 2 래치수단(3)은 제 3 래치수단(4)에 전달된 데이터를 제어신호(con2)가 다시 "로우"로 천이할 때까지 래치하고 있다. 그리고, 제어신호(con1)이 두 번째 사이클에서 "로우"로 천이하면, 제 3 래치수단(4)은 데이터를 데이터 출력 버퍼쪽으로 출력하고 다시 제어신호(con1)가 "하이"로 천이하면 데이터를 "로우"로 천이할 때까지 래치하여 다음 사이클까지 유지한다.
제 4 CAS 레이턴시의 동작은, 도 7과 같이, 제어회로부(1)는 제어신호 con1, con2, con3를 모두 하이상태를 유지하고 있다가 외부 클럭신호(QCLK)의 두 번째 상승에지후에 순차적으로 로우펄스를 발생한다. 따라서 해당 제어신호가 "로우"로 천이할 때 제 1 래치수단(2)이 래치된 데이터를 제 2 래치수단(3)에 전달하고, 제 2 래치수단(3)은 제 3 래치수단(4)에 전달하고, 제 3 래치수단(4)은 데이터 출력 버퍼에 출력한다. 그리고 해당 제어신호가 "로우"에서 "하이"로 천이하면 데이터를 래치하게 된다.
따라서, 사용자가 제 1, 제 2, 제 3, 제 4 CAS 레이턴시 중 어떤 모드를 선택하느냐에 따라 데이터가 출력되므로 일반적인 DRAM 보다는 빠른 속도로 동작하게 된다.
이상에서 설명한 종래의 SDRAM의 CAS 레이턴시 제어회로에 있어서는 다음과 같은 문제점이 있었다.
종래에는 CAS 레이턴시의 종류에 관계없이, 데이터가 직렬 연결된 각 래치수단을 통과해야 하므로 불필요한 데이터 전달 지연을 초래하게 된다.
특히, 제 1 CAS 레이턴시 경우는 데이터가 모든 래치수단에서 래치되지 않고 바로 통과되고, 제 2 CAS 레이턴시의 경우, 제 3 래치수단에서만 데이터가 래치되어 출력됨에도 불구하고 제 1,제 2 래치수단을 통과해야하므로 데이터 전달이 지연되는 단점을 갖고 있다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 제 1, 제 2 CAS 레이턴시 동작시에는 제 1, 제 2 래치수단을 거치지 않고 바로 제 3 래치수단에 전달되도록 데이터 패스 선택부를 구비하여 필요없는 래치수단을 통과할 때 발생하는 데이터 지연을 방지할 수 있는 CAS 레이턴시 제어회로를 제공하는데 그 목적이 있다.
도 1은 종래의 SDRAM의 CAS 레이턴시 제어회로 구성도
도 2는 도 1의 래치부 구성도
도 3은 도 2의 콘트롤 인버터 구성도
도 4는 종래의 제 1 CAS 레이턴시 동작 타이밍도
도 5는 종래의 제 2 CAS 레이턴시 동작 타이밍도
도 6은 종래의 제 3 CAS 레이턴시 동작 타이밍도
도 7은 종래의 제 4 CAS 레이턴시 동작 타이밍도
도 8은 본 발명 제 1 실시예의 CAS 레이턴시 제어 회로 구성도
도 9는 본 발명 제 2 실시예의 CAS 레이턴시 제어회로 구성도
도면의 주요부분에 대한 부호의 설명
21 : 제어회로부 22, 23, 24, 29 : 래치수단
25 : 데이터 패스 선택부 26 : 인버터
27, 28 : 전송 게이트
이와 같은 목적을 달성하기 위한 본 발명 제 1 실시예의 CAS 레이턴시 제어회로는 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 제 1, 제 2, 제 3, 제 4 제어신호를 출력하는 제어회로부와, 상기 제어회로부의 제 1 제어신호에 따라 내부로 부터의 데이터를 통과시키거나 래치하는 제 1 래치수단과, 상기 제어회로부의 제 2 제어신호에 따라 상기 제 1 래치 수단에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단과, 상기 제어회로부의 제 4 제어신호에 따라 내부로 부터의 데이터를 바로 출력하거나 상기 제 2 래치수단에서 출력된 데이터를 출력하는 데이터 패스 선택부와, 상기 제어회로부의 제 3 제어신호에 따라 상기 데이터 패스 선택부에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 래치하는 제 3 래치 수단을 포함하여 구성됨에 그 특징이 있다.
또한. 상기와 같은 목적을 달성하기 위한 본 발명 제 2 실시예의 CAS 레이턴시 제어 회로는 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 제 1, 제 2, 제3 제 4 제어신호를 출력하는 제어회로부와, 상기 제어회로부의 제 1 제어신호에 따라 내부로 부터의 데이터를 통과시키거나 래치시키는 제 1 래치수단과, 상기 제어회로부의 제 2 제어신호에 따라 상기 제 1 래치 수단에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단과, 상기 제어회로부의 제 3 제어신호에 따라 상기 제 2 래치수단에서 출력되는 데이터를 출력하거나 래치하는 제 3 래치 수단과, 상기 제어회로부의 제 3 제어신호에 따라 상기 내부로 부터의 데이터를 출력하거나 래치하는 제 4 래치수단과, 상기 제어회로부의 제 4 제어신호에 따라 상기 제 3 래치수단에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 상기 제 4 래치수단에서 출력되는 데이터를 데이터 출력 버퍼로 출력하는 데이터 패스 선택부를 포함하여 구성됨에 그 특징이 있다.
상기와 같은 본 발명의 CAS 레이턴시 제어호로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 8은 본 발명 제 1 실시예의 CAS 레이턴시 제어 회로 구성도이다.
본 발명 제 1 실시예의 CAS 레이턴시 제어회로는, 도 8과 같이, 직렬 연결된 3개의 래치(Latch)수단(22, 23, 24)과, 제 2 래치수단(23)과 제 3 래치수단(23) 사이에서 데이터 패스를 선택하는 데이터 패스 선택부(25)과 상기 제 1, 제 2, 제 3 래치 수단(22, 23, 24) 및 데이터 패스 선택부를 제어하는 제어회로부(21)로 구성된다.
즉, 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 각각의 래치 수단(22, 23, 24) 및 데이터 패스 선택부(25)을 제어하기 위한 제어신호(con1, con2, con3) 및 제어신호(con4)를 출력하는 제어회로부(21)와, 상기 제어회로부(21)의 제어신호(con3)에 따라 내부로 부터의 데이터를 통과시키거나 래치(Latch)하는 제 1 래치수단(22)과, 상기 제어회로부(21)의 제어신호(con2)에 따라 상기 제 1 래치 수단(22)에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단(23)과, 상기 제어회로부(21)의 제어신호(con4)에 따라 내부로 부터의 데이터를 바로 제 3 래치수단(24)에 인가하거나 제 2 래치수단(23)에서 출력된 데이터를 제 3 래치수단(24)에 전달하는 데이터 패스 선택부(25)와, 상기 제어회로부(21)의 제어신호(con1)에 따라 상기 데이터 패스 선택부(25)에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 래치하는 제 3 래치 수단(24)으로 구성된다.
여기서, 상기 본 발명 제 1 실시예에서의 데이터 패스 선택부(25)의 구성은 다음과 같다.
상기 제어회로부(21)에서 출력되는 제어신호(con4)를 반전하는 인버터(26)와, 상기 제어회로부(21)의 제어신호(con4) 및 인버터(26)의 신호에 따라 상기 제 2 래치수단(23)의 출력을 제 3 래치수단(24)에 전달하는 제 1 전송 게이트(27)와, 상기 제어회로부(21)의 제어신호(con4) 및 인버터(26)의 신호에 따라 내부에서의 데이터를 바로 제 3 래치수단(24)에 전달하는 제 2 전송 게이트(28)로 구성된다.
한편, 도 9는 본 발명 제 2 실시예의 CAS 레이턴시 제어회로 구성도이다.
본 발명 제 2 실시예의 CAS 레이턴시 제어회로는, 도 9와 같이, 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 제어신호(con1, con2, con3, con4)를 출력하는 제어회로부(21)와, 상기 제어회로부(21)의 제어신호(con3)에 따라 내부로 부터의 데이터를 통과시키거나 래치(Latch)하는 제 1 래치수단(22)과, 상기 제어회로부(21)의 제어신호(con2)에 따라 상기 제 1 래치 수단(22)에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단(23)과, 상기 제어회로부(21)의 제어신호(con1)에 따라 상기 제 2 래치수단(23)에서 출력되는 데이터를 출력하거나 래치하는 제 3 래치 수단(24)과, 상기 제어회로부(21)의 제어신호(con1)에 따라 상기 내부로 부터의 데이터를 출력하거나 래치하는 제 4 래치수단(29)와, 상기 제어회로부(21)의 제어신호(con4)에 따라 상기 제 3 래치수단(24)에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 제 4 래치수단(29)에서 출력되는 데이터를 데이터 출력 버퍼로 출력하는 데이터 패스 선택부(25)를 구비하여 구성된다.
상기 본 발명 제 2 실시예에서 데이터 패스 선택부(25)의 구성은 다음과 같다.
상기 제어회로부(21)에서 출력되는 제어신호(con4)를 반전하는 인버터(26)와, 상기 제어회로부(21)의 제어신호(con4) 및 인버터(26)의 신호에 따라 상기 제 3 래치수단(24)의 출력을 데이터 출력 버퍼로 전달하는 제 1 전송 게이트(27)와, 상기 제어회로부(21)의 제어신호(con4) 및 인버터(26)의 신호에 따라 제 4 래치수단(29)에서 출력되는 데이터를 데이터 출력 버퍼로 전달하는 제 2 전송 게이트(28)로 구성된다.
이와 같이 구성되는 본 발명 제 1 실시예의 CAS 레이턴시 제어회로의 동작은 다음과 같다.
먼저, 제 1, 제 2 CAS 레이턴시 동작일 경우, 제어회로부(21)에서는 제어신호(con4)를 "하이"로 출력하고, 제 3, 제 4 CAS 레이턴시 동작일 경우, 제어회로부(21)에서는 제어신호(con4)를 "로우"로 출력한다.
따라서, 제 1, 제 2 CAS 레이턴시 동작에서는 데이터 패스 선택부(25)의 제 1 전송 게이트(27)는 오프되고, 제 2 전송 게이트(28)가 턴온되므로내부의 데이터가 제 1, 제 2 래치수단(22, 23)을 통과하지 않고 바로 제 3 래치수단(24)에 입력된다.
이 상태에서 제 1 CAS 레이턴시 동작은 제어신호(con1)가 "로우"펄스로 인가되므로 제 3 래치수단(24)이 데이터를 데이터 출력 버퍼로 출력한다.
그리고 제 2 CAS 레이턴시 동작은 제어신호(con1)가, 도 5와 같이, 클럭신호(QCLK)의 두 번째 상승에지 이후에 "로우"펄스가 되므로 제 1 CAS 레이턴시보다 일 펄스 후에 데이터를 출력한다.
한편, 제 3, 제 4 CAS 레이턴시 동작일 경우, 데이터 패스 선택부(25)의 제 1 정송 게이트(27)는 턴온되고 제 2 전송 게이트(28)은 턴오프된다. 따라서, 내부의 데이터는 제 1, 제 2, 제3 래치수단(22, 23, 24)을 통해서 출력되고, 그 동작은 종래의 기술에서 설명한 바와 같다(도 6, 도 7 참조).
또한 본 발명 제 2 실시예의 CAS 레이턴시 제어회로의 동작은 다음과 같다.
본 발명 제 2 실시예의 CAS 레이턴시 제어 회로에서도 마찬가지로 제 1, 제 2 CAS 레이턴시 동작일 경우, 제어회로부(21)에서는 제어신호(con4)를 "하이"로 출력하고, 제 3, 제 4 CAS 레이턴시 동작일 경우, 제어회로부(21)에서는 제어신호(con4)를 "로우"로 출력한다.
따라서, 제 1, 제 2 CAS 레이턴시 동작에서는 데이터 패스 선택부(25)의 제 1 전송 게이트(27)는 오프되고, 제 2 전송 게이트(28)가 턴온되므로 내부의 데이터가 제 1, 제 2, 재 3 래치수단(22, 23, 24)을 통과하지 않고 바로 제 4 래치수단(29)만을 통과하도록 한 것이다. 이 때의 각 제어신호(Con1, con2, con3)는 종래의 기술인 도 4 및 도 5와 같다.
또한, 제 3, 제 4 CAS 레이턴시 동작에서도 데이터 패스 선택부(25)의 제 1 전송 게이트(27)가 턴온되고 제 2 전송 게이트(28)는 턴오프되므로 내부 데이터가 제 1, 제 2, 제 3 래치수단(22, 23, 24)을 통해 출력되도록 하므로 각 제어신호(con1, con2, con3)는 종래의 기술과 같다(도 6 및 도 7 참조).
이상에서 설명한 바와 같은 본 발명의 CAS 레이턴시 제어회로에 있어서는 다음과 같은 효과가 있다.
본 발명에서는 CAS 레이턴시 종류에 따라 데이터 패스를 병렬화 함으로써 필요없는 래치수단을 통과할 때 발생하는 데이터 지연을 방지할 수 있다. 즉, 종래 기술의 경우, 제 1, 제 2 CAS 레이턴시 동작에서 제 1, 제 2 래치수단은 불필요함에도 불구하고 데이터가 직렬로 통과하므로 전달 지연이 발생하게 된다.
더불어, 데이터 지연을 방지할 수 있으므로 SDRAM의 속도를 향상시킬 수 있다.

Claims (4)

  1. 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 제 1, 제 2, 제 3, 제 4 제어신호를 출력하는 제어회로부와,
    상기 제어회로부의 제 1 제어신호에 따라 내부로 부터의 데이터를 통과시키거나 래치하는 제 1 래치수단과,
    상기 제어회로부의 제 2 제어신호에 따라 상기 제 1 래치 수단에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단과,
    상기 제어회로부의 제 4 제어신호에 따라 내부로 부터의 데이터를 바로 출력하거나 상기 제 2 래치수단에서 출력된 데이터를 출력하는 데이터 패스 선택부와,
    상기 제어회로부의 제 3 제어신호에 따라 상기 데이터 패스 선택부에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 래치하는 제 3 래치 수단을 포함하여 구성됨을 특징으로 하는 CAS 레이턴시 제어 회로.
  2. 제 1 항에 있어서,
    상기 데이터 패스 선택부는 상기 제어회로부에서 출력되는 제 4 제어신호를 반전하는 인버터와,
    상기 제어회로부의 제 4 제어신호 및 상기 인버터의 출력 신호에 따라 상기 제 2 래치수단의 출력을 제 3 래치수단에 전달하는 제 1 전송 게이트와,
    상기 제어회로부의 제 4 제어신호 및 상기 인버터의 출력신호에 따라 내부에서의 데이터를 바로 제 3 래치수단에 전달하는 제 2 전송 게이트를 구비하여 구성됨을 특징으로 하는 CAS 레이턴시 제어 회로.
  3. 데이터 출력을 관장하는 클럭신호(QCLK) 신호를 입력하여 제 1, 제 2, 제3 제 4 제어신호를 출력하는 제어회로부와,
    상기 제어회로부의 제 1 제어신호에 따라 내부로 부터의 데이터를 통과시키거나 래치시키는 제 1 래치수단과,
    상기 제어회로부의 제 2 제어신호에 따라 상기 제 1 래치 수단에서 출력되는 데이터를 통과시키거나 래치하는 제 2 래치수단과,
    상기 제어회로부의 제 3 제어신호에 따라 상기 제 2 래치수단에서 출력되는 데이터를 출력하거나 래치하는 제 3 래치 수단과,
    상기 제어회로부의 제 3 제어신호에 따라 상기 내부로 부터의 데이터를 출력하거나 래치하는 제 4 래치수단과,
    상기 제어회로부의 제 4 제어신호에 따라 상기 제 3 래치수단에서 출력되는 데이터를 데이터 출력 버퍼로 출력하거나 상기 제 4 래치수단에서 출력되는 데이터를 데이터 출력 버퍼로 출력하는 데이터 패스 선택부를 포함하여 구성됨을 특징으로 하는 CAS 레이턴시 제어 회로.
  4. 제 3 항에 있어서,
    상기 데이터 패스 선택부는 상기 제어회로부에서 출력되는 제 4 제어신호를 반전하는 인버터와,
    상기 제어회로부의 제 4 제어신호 및 상기 인버터의 출력신호에 따라 상기 제 3 래치수단의 출력 데이터를 데이터 출력 버퍼로 전달하는 제 1 전송 게이트와,
    상기 제어회로부의 제 4 제어신호 및 상기 인버터의 출력 신호에 따라 제 4 래치수단에서 출력되는 데이터를 데이터 출력 버퍼로 전달하는 제 2 전송 게이트를 구비하여 구성됨을 특징으로 하는 CAS 레이턴시 제어 회로.
KR1019980048677A 1998-11-13 1998-11-13 카스(cas)레이턴시(latency) 제어 회로 KR100351889B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980048677A KR100351889B1 (ko) 1998-11-13 1998-11-13 카스(cas)레이턴시(latency) 제어 회로
US09/374,765 US6125064A (en) 1998-11-13 1999-08-16 CAS latency control circuit
JP11317959A JP2000149556A (ja) 1998-11-13 1999-11-09 Ｃａｓ待ち時間制御回路
US09/436,728 US6205062B1 (en) 1998-11-13 1999-11-09 CAS latency control circuit
DE19954564A DE19954564B4 (de) 1998-11-13 1999-11-12 Steuerungsschaltung für die CAS-Verzögerung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980048677A KR100351889B1 (ko) 1998-11-13 1998-11-13 카스(cas)레이턴시(latency) 제어 회로

Publications (2)

Publication Number Publication Date
KR20000032273A KR20000032273A (ko) 2000-06-05
KR100351889B1 true KR100351889B1 (ko) 2002-11-18

Family

ID=19558208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980048677A KR100351889B1 (ko) 1998-11-13 1998-11-13 카스(cas)레이턴시(latency) 제어 회로

Country Status (4)

Country Link
US (1) US6125064A (ko)
JP (1) JP2000149556A (ko)
KR (1) KR100351889B1 (ko)
DE (1) DE19954564B4 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6205062B1 (en) * 1998-11-13 2001-03-20 Hyundai Electronics Industries Co. Ltd. CAS latency control circuit
JP4323009B2 (ja) * 1999-06-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 半導体装置
US6337830B1 (en) * 2000-08-31 2002-01-08 Mosel Vitelic, Inc. Integrated clocking latency and multiplexer control technique for double data rate (DDR) synchronous dynamic random access memory (SDRAM) device data paths
KR100378191B1 (ko) 2001-01-16 2003-03-29 삼성전자주식회사 고주파 동작을 위한 레이턴시 제어회로 및 제어방법과이를구비하는 동기식 반도체 메모리장치
JP2002352582A (ja) * 2001-05-28 2002-12-06 Hitachi Ltd 半導体集積回路装置
JP2003007056A (ja) * 2001-06-18 2003-01-10 Mitsubishi Electric Corp 半導体記憶装置
KR100428759B1 (ko) * 2001-06-25 2004-04-28 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
KR100446291B1 (ko) * 2001-11-07 2004-09-01 삼성전자주식회사 카스 레이턴시를 이용하여 락킹 레졸루션 조절이 가능한지연동기 루프 회로
KR100425472B1 (ko) * 2001-11-12 2004-03-30 삼성전자주식회사 동기식 반도체 메모리 장치의 출력 제어 신호 발생 회로및 출력 제어 신호 발생 방법
US7180792B2 (en) * 2002-02-28 2007-02-20 Stmicroelectronics Pvt. Ltd. Efficient latch array initialization
US6751129B1 (en) * 2002-05-21 2004-06-15 Sandisk Corporation Efficient read, write methods for multi-state memory
KR100486250B1 (ko) * 2002-07-10 2005-05-03 삼성전자주식회사 고주파수 동작을 위한 동기식 반도체 장치의 레이턴시제어 회로 및 그 방법
KR100818720B1 (ko) * 2005-11-19 2008-04-01 삼성전자주식회사 반도체 메모리 장치의 레이턴시 제어 회로, 제어 방법 및상기 레이턴시 제어 회로를 포함하는 반도체 메모리 장치
KR100746229B1 (ko) * 2006-07-07 2007-08-03 삼성전자주식회사 반도체 메모리 장치
US9911470B2 (en) * 2011-12-15 2018-03-06 Nvidia Corporation Fast-bypass memory circuit
US10141930B2 (en) 2013-06-04 2018-11-27 Nvidia Corporation Three state latch
US9171600B2 (en) * 2013-09-04 2015-10-27 Naoki Shimizu Semiconductor memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223393A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 半導体装置
JPH10188553A (ja) * 1996-12-26 1998-07-21 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244531A (ja) * 1988-03-25 1989-09-28 Fujitsu Ltd 論理回路
KR950014089B1 (ko) * 1993-11-08 1995-11-21 현대전자산업주식회사 동기식 디램의 히든 셀프 리프레쉬 방법 및 장치
US5402388A (en) * 1993-12-16 1995-03-28 Mosaid Technologies Incorporated Variable latency scheme for synchronous memory
JPH08106413A (ja) * 1994-10-06 1996-04-23 Fujitsu Ltd データ処理装置，データ転送方法及びメモリ装置
US5559752A (en) * 1995-08-14 1996-09-24 Alliance Semiconductor Corporation Timing control circuit for synchronous static random access memory
KR0167683B1 (ko) * 1995-09-11 1999-02-01 김광호 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법
KR100218732B1 (ko) * 1995-12-31 1999-09-01 김영환 고속 프리 디코딩 어드레스 카운터
JP3183159B2 (ja) * 1996-03-29 2001-07-03 日本電気株式会社 同期型ｄｒａｍ
JPH1011966A (ja) * 1996-06-27 1998-01-16 Mitsubishi Electric Corp 同期型半導体記憶装置および同期型メモリモジュール
KR100265591B1 (ko) * 1997-05-19 2000-11-01 김영환 클럭입력버퍼를분리시킨반도체메모리장치
JPH1116357A (ja) * 1997-06-23 1999-01-22 Toshiba Microelectron Corp 半導体装置
JP3123473B2 (ja) * 1997-07-24 2001-01-09 日本電気株式会社 半導体記憶装置
TW388807B (en) * 1998-10-21 2000-05-01 Via Tech Inc Low voltage and low jitter voltage controlled oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09223393A (ja) * 1996-02-16 1997-08-26 Hitachi Ltd 半導体装置
JPH10188553A (ja) * 1996-12-26 1998-07-21 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
DE19954564A1 (de) 2000-05-18
DE19954564B4 (de) 2009-12-31
US6125064A (en) 2000-09-26
KR20000032273A (ko) 2000-06-05
JP2000149556A (ja) 2000-05-30

Similar Documents

Publication Publication Date Title
KR100351889B1 (ko) 카스(cas)레이턴시(latency) 제어 회로
KR100219338B1 (ko) 반도체 메모리 디바이스
US6060916A (en) Operation controller for a semiconductor memory device
KR100540487B1 (ko) 데이터 출력제어회로
KR20030037588A (ko) 동기식 반도체 메모리 장치의 데이터 입력 회로 및 데이터입력 방법
KR20050104235A (ko) 메모리 장치용 입력 회로
US6160754A (en) Synchronous memory device of a wave pipeline structure
KR0167683B1 (ko) 동기메모리의 고주파 동작용 데이타 출력버퍼 제어방법
KR20050041584A (ko) 데이터 출력제어회로
US6269050B1 (en) Internal clock generating circuit of synchronous type semiconductor memory device and method thereof
KR20050101858A (ko) 디디알 에스디램의 데이터 입력 장치 및 방법
KR19980048951A (ko) 이중 경로 센싱 출력 레지스터를 이용한 동기화 메모리에서의 출력 회로
US6738295B2 (en) Semiconductor memory device and associated data read method
US6075749A (en) Semiconductor memory device
KR100224718B1 (ko) 동기식 메모리장치의 내부 클락 발생기
JP2001344968A (ja) 半導体記憶装置
KR100308119B1 (ko) 카스(CAS)레이턴시(Latency)제어회로
KR100575860B1 (ko) 동기식 메모리소자의 데이터 입력제어회로
KR20030039179A (ko) 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치
KR100486199B1 (ko) 반도체메모리장치의하이임피던스제어신호발생회로
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
KR100585085B1 (ko) 고속 메모리 장치의 데이타 독출 경로에 구비되는 데이타전송 회로
KR100537206B1 (ko) 더블 데이터 레이트 싱크로너스 디램
KR100340071B1 (ko) 고속의 라이트 동작을 수행하는 디디알 동기식 메모리 장치
KR100499632B1 (ko) 출력인에이블 신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010611

Effective date: 20020430

Free format text: TRIAL NUMBER: 2001101001626; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010611

Effective date: 20020430

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130723

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140723

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150721

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee