KR20190063885A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20190063885A
KR20190063885A KR1020170162997A KR20170162997A KR20190063885A KR 20190063885 A KR20190063885 A KR 20190063885A KR 1020170162997 A KR1020170162997 A KR 1020170162997A KR 20170162997 A KR20170162997 A KR 20170162997A KR 20190063885 A KR20190063885 A KR 20190063885A
Authority
KR
South Korea
Prior art keywords
sense amplifier
signal
voltage application
drive voltage
pulse
Prior art date
Application number
KR1020170162997A
Other languages
English (en)
Other versions
KR102414690B1 (ko
Inventor
원형식
김홍중
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170162997A priority Critical patent/KR102414690B1/ko
Priority to US16/015,914 priority patent/US10490236B2/en
Priority to CN201811348315.XA priority patent/CN110047524B/zh
Publication of KR20190063885A publication Critical patent/KR20190063885A/ko
Application granted granted Critical
Publication of KR102414690B1 publication Critical patent/KR102414690B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

액티브 신호, 프리차지 신호 및 라이트 펄스에 응답하여 제 1 센스 앰프 구동 전압 인가 신호, 제 2 센스 앰프 구동 전압 인가 신호 및 제 3 센스 앰프 구동 전압 인가 신호를 생성하는 센스 앰프 제어 회로; 및 상기 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호의 인에이블 구간동안 제 1 및 제 2 구동 전압 인가 라인을 통해 구동전압들을 센스 앰프에 제공하는 센스 앰프 구동 전압 제공 회로를 포함한다.

Description

반도체 메모리 장치{Semiconductor Memory Apparatus}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 입력 받아 저장하고, 저장된 데이터를 출력하도록 구성된다.
반도체 메모리 장치가 저전력화 및 고속화 추세에 따라 개발되면서, 데이터를 입력 받아 저장할 때 소모되는 전력 감소 및 데이터 저장 속도를 향상시키는 노력에 계속되고 있다.
본 발명은 데이터 저장 속도를 향상시키면서도 데이터 저장에 소모되는 전력을 감소시키기 위한 반도체 메모리 장치를 제공하기 위한 것이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 액티브 신호, 프리차지 신호 및 라이트 펄스에 응답하여 제 1 센스 앰프 구동 전압 인가 신호, 제 2 센스 앰프 구동 전압 인가 신호 및 제 3 센스 앰프 구동 전압 인가 신호를 생성하는 센스 앰프 제어 회로; 및 상기 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호의 인에이블 구간동안 제 1 및 제 2 구동 전압 인가 라인을 통해 구동전압들을 센스 앰프에 제공하는 센스 앰프 구동 전압 제공 회로를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 액티브 신호에 응답하여 센스 앰프 구동 전압 인가 신호를 인에이블시키며, 프리차지 신호 및 라이트 펄스에 응답하여 상기 센스 앰프 구동 전압 인가 신호를 디스에이블시키는 센스 앰프 제어 회로; 및 상기 센스 앰프 구동 전압 인가 신호의 인에이블 구간동안 센스 앰프에 전압을 제공하는 센스 앰프 구동 전압 제공 회로를 포함한다.
본 발명에 따른 반도체 장치는 데이터 저장 속도를 향상시키면서도 데이터 저장에 소모되는 전력을 감소시키는 장점이 있다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치,
도 2는 도 1의 센스 앰프 제어 회로의 구성도,
도 3은 도 1의 센스 앰프 구동 전압 제공 회로의 구성도,
도 4는 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 설명하기 위한 타이밍도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 1에 도시된 바와 같이, 커맨드 판단 회로(100), 라이트 펄스 생성 회로(200), 센스 앰프 제어 회로(300), 센스 앰프 구동 전압 제공 회로(400) 및 센스 앰프를 포함할 수 있다.
상기 커맨드 판단 회로(100)는 커맨드(CMD)에 응답하여 액티브 신호(ACT), 프리차지 신호(PCG) 및 라이트 신호(WR)를 생성할 수 있다. 이때, 상기 커맨드 판단 회로(100)는 외부로부터 입력되는 상기 커맨드(CMD)에 응답하여 반도체 메모리 장치의 동작을 제어하기 위한 복수개의 신호들을 생성하는 회로로서, 상기 액티브 신호(ACT), 상기 프리차지 신호(PCG) 및 상기 라이트 신호(WR) 이외에 도 1에는 미도시된 리드 신호 및 리프레쉬 신호등을 생성할 수 있다. 본 발명에서는 상기 커맨드 판단 회로(100)가 상기 커맨드(CMD)에 응답하여 상기 액티브 신호(ACT), 상기 프리차지 신호(PCG) 및 상기 라이트 신호(WR)를 생성하는 것을 실시예로 도시한 것이다.
상기 커맨드 판단 회로(100)는 상기 커맨드(CMD)를 디코딩하여 상기 액티브(ACT), 상기 프리차지 신호(PCG) 및 상기 라이트 신호(WR)를 생성할 수 있는 디코더를 포함할 수 있다.
상기 라이트 펄스 생성 회로(200)는 상기 라이트 신호(WR)에 응답하여 라이트 펄스(WR_p)를 생성할 수 있다. 예를 들어, 상기 라이트 펄스 생성 회로(200)는 상기 라이트 신호(WR)가 생성된 이후 설정된 시간(설정된 라이트 레이턴시 값에 따른 시간)이 경과되면 상기 라이트 펄스(WR_p)를 생성할 수 있다.
상기 센스 앰프 제어 회로(300)는 상기 액티브 신호(ACT), 상기 프리차지 신호(PCG) 및 상기 라이트 펄스(WR_p)에 응답하여 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호(SAP1, SAP2, SAN)를 생성할 수 있다. 예를 들어, 상기 센스 앰프 제어 회로(300)는 상기 액티브 신호(ACT)에 응답하여 상기 제 1 및 제 3 센스 앰프 구동 전압 인가 신호(SAP1, SAN)를 인에이블시킬 수 있다. 상기 센스 앰프 제어 회로(300)는 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)가 디스에이블되면 상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)를 인에이블시킬 수 있다. 상기 센스 앰프 제어 회로(300)는 상기 프리차지 신호(PCG) 및 상기 라이트 펄스(WR_p)에 응답하여 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)를 설정된 시간동안 디스에이블시키고, 상기 설정된 시간 이후 인에이블시킬 수 있다. 상기 센스 앰프 제어 회로(300)는 상기 프리차지 신호(PCG)에 응답하여 인에이블된 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)를 디스에이블시킬 수 있다.
상기 센스 앰프 구동 전압 제공 회로(400)는 상기 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호(SAP1, SAP2, SAN)에 응답하여 제 1 및 제 2 구동 전압 인가 라인(RTO, SB)에 구동 전압들 예를 들어, 외부 전압(VDD), 코어 전압(Vcore) 및 접지 전압(VSS)을 선택적으로 인가시킬 수 있다. 예를 들어, 상기 센스 앰프 구동 전압 제공 회로(400)는 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)에 응답하여 상기 제 1 구동 전압 인가 라인(RTO)에 상기 외부 전압(VDD)을 인가시킬 수 있다. 상기 센스 앰프 구동 전압 제공 회로(400)는 상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)에 응답하여 상기 제 1 구동 전압 인가 라인(RTO)에 상기 코어 전압(Vcore)을 인가시킬 수 있다. 상기 센스 앰프 구동 전압 제공 회로(400)는 상기 제 3 구동 전압 인가 신호(SAN)에 응답하여 상기 제 2 구동 전압 인가 라인(SB)에 상기 접지 전압(VSS)을 인가시킬 수 있다.
상기 센스 앰프(500)는 상기 제 1 및 제 2 구동 전압 인가 라인(RTO, SB)을 통해 구동 전압들(VDD, Vcore, VSS)을 인가 받으면 활성화된다. 활성화된 상기 센스 앰프(500)는 비트라인(BL) 및 비트라인 바(BLb)의 전압 차를 감지 및 증폭시킬 수 있다.
상기 센스 앰프 제어 회로(300)는 도 2에 도시된 바와 같이, 센스 앰프 구동 신호 생성 회로(310), 프리차지 펄스 생성 회로(320), 마지막 라이트 펄스 감지 회로(330), 플로팅 펄스 생성 회로(340) 및 플로팅 제어 회로(350)를 포함할 수 있다.
상기 센스 앰프 구동 신호 생성 회로(310)는 상기 액티브 신호(ACT) 및 상기 프리차지 신호(PCG)에 응답하여 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1), 제 2 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre) 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAN_pre)를 생성할 수 있다. 예를 들어, 상기 센스 앰프 구동 신호 생성 회로(310)는 상기 액티브 신호(ACT)에 응답하여 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)를 설정된 시간동안 인에이블시킬 수 있다. 상기 센스 앰프 구동 신호 생성 회로(310)는 상기 액티브 신호(ACT)에 응답하여 상기 제 3 예비 센스 앰프 구동 전압 인가 신호(SAN_pre)를 인에이블시킬 수 있다. 상기 센스 앰프 구동 신호 생성 회로(310)는 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)가 디스에이블되면 상기 제 2 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre)를 인에이블시킬 수 있다. 상기 센스 앰프 구동 신호 생성 회로(310)는 상기 프리차지 신호(PCG)에 응답하여 상기 제 2 및 제3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)를 디스에이블시킬 수 있다.
상기 프리차지 펄스 생성 회로(320)는 상기 프리차지 신호(PCG)에 응답하여 프리차지 펄스(P_p)를 생성할 수 있다. 이때, 상기 프리차지 펄스 생성 회로(320)는 상기 프리차지 신호(PCG)가 입력된 이후 설정된 시간이 경과하면 상기 프리차지 펄스(P_p)를 생성할 수 있다.
상기 마지막 라이트 펄스 감지 회로(330)는 상기 프리차지 펄스(P_p) 및 상기 라이트 펄스(WR_p)에 응답하여 감지 펄스(WR_lp)를 생성할 수 있다. 예를 들어, 상기 마지막 라이트 펄스 감지 회로(330)는 상기 프리차지 펄스(P_p)의 인에이블 구간동안 상기 라이트 펄스(WR_p)가 입력되면, 상기 라이트 펄스(WR_p)를 상기 감지 펄스(WR_lp)로서 출력할 수 있다.
상기 마지막 라이트 펄스 감지 회로(330)는 제 1 낸드 게이트(ND1) 및 제 1 인버터(IV1)를 포함할 수 있다. 상기 제 1 낸드 게이트(ND1)는 상기 프리차지 펄스(P_p) 및 상기 라이트 펄스(WR_p)를 입력 받는다. 상기 제 1 인버터(IV1)는 상기 제 1 낸드 게이트(ND1)의 출력을 입력 받아 상기 감지 펄스(WR_lp)로서 출력한다.
상기 플로팅 펄스 생성 회로(340)는 상기 감지 펄스(WR_lp)에 응답하여 플로팅 펄스(F_p)를 생성할 수 있다. 예를 들어, 상기 플로팅 펄스 생성 회로(340)는 상기 감지 펄스(WR_lp)가 입력되면 상기 플로팅 펄스(F_p)를 생성할 수 있다.
상기 플로팅 제어 회로(350)는 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre) 및 플로팅 펄스(F_p)에 응답하여 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)를 생성할 수 있다. 예를 들어, 상기 플로팅 제어 회로(350)는 인에이블된 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)를 상기 플로팅 펄스(F_p)의 인에이블 구간동안 디스에이블시켜 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)로서 출력할 수 있다.
상기 플로팅 제어 회로(350)는 제 2 및 제 3 낸드 게이트(ND2, ND3) 및 제 2 내지 제 5 인버터(IV2, IV3, IV4, IV5)를 포함할 수 있다. 상기 제 2 인버터(IV2)는 상기 플로팅 펄스(F_p)를 입력 받는다. 상기 제 2 낸드 게이트(ND2)는 상기 제 2 인버터(IV2)의 출력 신호 및 상기 제 2 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre)를 입력 받는다. 상기 제 3 인버터(IV3)는 상기 제 2 낸드 게이트(ND2)의 출력 신호를 입력 받아 상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)로서 출력한다. 상기 제 4 인버터(IV4)는 상기 플로팅 펄스(F_p)를 입력 받는다. 상기 제 3 낸드 게이트(ND3)는 상기 제 4 인버터(IV4)의 출력 신호 및 상기 제 3 예비 센스 앰프 구동 전압 인가 신호(SAN_pre)를 입력 받는다. 상기 제 5 인버터(IV5)는 상기 제 3 낸드 게이트(ND3)의 출력 신호를 입력 받아 상기 제 3 센스 앰프 구동 전압 인가 신호(SAN)로서 출력한다.
상기 센스 앰프 구동 전압 제공 회로(400)는 도 3에 도시된 바와 같이, 제 1 내지 제 3 전압 스위치 회로(410, 420, 430)를 포함할 수 있다.
상기 제 1 전압 스위치 회로(410)는 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)에 응답하여 상기 제 1 구동 전압 인가 라인(RTO)에 상기 외부 전압(VDD)을 제공할 수 있다. 예를 들어, 상기 제 1 전압 스위치 회로(410)는 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)의 인에이블 구간동안 상기 외부 전압(VDD)을 상기 제1 구동 전압 인가 라인(RTO)에 제공할 수 있다.
상기 제 1 전압 스위치 회로(410)는 제 1 트랜지스터(N1)를 포함할 수 있다. 상기 제 1 트랜지스터(N1)는 게이트에 상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)를 입력 받고, 드레인에 상기 외부 전압(VDD)을 인가 받으며, 소오스에 상기 제 1 구동 전압 인가 라인(RTO)이 연결된다.
상기 제 2 전압 스위치 회로(420)는 상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)에 응답하여 상기 제 1 구동 전압 인가 라인(RTO)에 상기 코어 전압(Vcore)을 제공할 수 있다. 예를 들어, 상기 제 2 전압 스위치 회로(420)는 상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)의 인에이블 구간동안 상기 코어 전압(Vcore)을 상기 제 1 구동 전압 인가 라인(RTO)에 제공할 수 있다.
상기 제 2 전압 스위치 회로(420)는 제 2 트랜지스터(N2)를 포함할 수 있다. 상기 제 2 트랜지스터(N2)는 게이트에 상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)를 입력 받고, 드레인에 상기 코어 전압(Vcore)을 인가 받으며, 소오스에 상기 제 1 구동 전압 인가 라인(RTO)이 연결된다.
상기 제 3 전압 스위치 회로(430)는 상기 제 3 센스 앰프 구동 전압 인가 신호(SAN)에 응답하여 상기 제 2 구동 전압 인가 라인(SB)에 상기 접지 전압(VSS)을 제공할 수 있다. 예를 들어, 상기 제 3 전압 스위치 회로(430)는 상기 제 3 센스 앰프 구동 전압 인가 신호(SAN)의 인에이블 구간동안 상기 접지 전압(VSS)을 상기 제 2 구동 전압 인가 라인(SB)에 제공할 수 있다.
상기 제 3 전압 스위치 회로(430)는 상기 제 3 트랜지스터(N3)를 포함할 수 있다. 상기 제 3 트랜지스터(N3)는 게이트에 상기 제 3 센스 앰프 구동 전압 인가 신호(SAN)를 입력 받고, 드레인에 상기 제 2 구동 전압 인가 라인(SB)이 연결되며, 소오스에 상기 접지 전압(VSS)을 인가 받는다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 동작을 도 4를 참조하여 설명하면 다음과 같다. 도 4에 도시된 타이밍도는 본 발명의 실시예에 따른 동작의 일 예이다.
커맨드 판단 회로(100)는 커맨드(CMD)를 입력 받는다. 이때, 상기 커맨드 판단 회로(100)는 도 4에 도시된 바와 같이, 액티브 커맨드, 라이트 커맨드, 라이트 커맨드, 라이트 커맨드 및 프리차지 커맨드를 순차적으로 입력 받는다고 가정한다.
상기 커맨드 판단 회로(100)는 입력되는 상기 커맨드(CMD)에 응답하여 액티브 신호(ACT), 라이트 신호(WR), 라이트 신호(WR), 라이트 신호(WR) 및 프리차지 신호(PCG)를 순차적으로 생성한다.
센스 앰프 제어 회로(200)는 상기 커맨드 판단 회로(100)에서 순차적으로 생성되는 상기 액티브 신호(ACT), 3번의 상기 라이트 신호(WR) 및 상기 프리차지 신호(PCG)에 응답하여 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호(SAP1, SAP2, SAN)를 생성한다.
상기 센스 앰프 제어 회로(200)의 동작을 도 2를 참조하여 설명한다.
상기 액티브 신호(ACT)에 응답하여 센스 앰프 구동 신호 생성 회로(310)는 소정시간동안 상기 제 1 센스 앰프 전압 인가 신호(SAP1)를 하이 레벨로 인에이블시키고, 예비 제 3 센스 앰프 전압 인가 신호(SAN_pre)를 하이 레벨로 인에이블시킨다. 상기 센스 앰프 구동 신호 생성 회로(310)는 상기 제 1 센스 앰프 전압 인가 신호(SAP1)가 로우 레벨로 디스에이블되면 예비 제 2 센스 앰프 전압 인가 신호(SAP2_pre)를 하이 레벨로 인에이블시킨다. 상기 센스 앰프 구동 신호 생성 회로(310)는 상기 프리차지 신호(PCG)에 응답하여 상기 예비 제 2 및 제 3 센스 앰프 전압 인가 신호(SAP2, SAN)를 로우 레벨로 디스에이블시킨다.
도 1의 라이트 펄스 생성 회로(200)는 3번의 라이트 신호(WR)에 응답하여 도 4의 타이밍도에 도시된 바와 같이, 하이 레벨로 3번 인에이블되는 라이트 펄스(WR_p)를 생성한다.
도 2의 프리차지 펄스 생성 회로(320)는 상기 프리차지 신호(PCG)에 응답하여 도 4의 타이밍도에 도시된 바와 같이, 프리차지 펄스(P_p)를 생성한다. 이때, 상기 프리차지 펄스 생성 회로(320)는 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)가 디스에이블되는 타이밍에서 A 시간만큼의 빠른 타이밍에 인에이블되는 상기 프리차지 펄스(P_p)를 생성한다. 이때, 상기 프리차지 펄스 생성 회로(320)가 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)가 디스에이블되는 타이밍에서 A 시간만큼의 빠른 타이밍에 소정시간 인에이블되는 상기 프리차지 펄스(P_p)를 생성하는 이유는 상기 프리차지 펄스(P_p)의 인에이블 구간 중 연속적으로 생성된 라이트 펄스 중 마지막에 생성된 라이트 펄스가 존재하도록 하기 위함이다.
도 2의 마지막 라이트 펄스 감지 회로(330)는 상기 프리차지 펄스(P_p)의 인에이블 구간에서 생성되는 라이트 펄스(WR_p)가 있는지를 감지하는 회로로서, 도 4와 같이, 상기 프리차지 펄스(P_p)의 인에이블 구간에서 생성된 상기 라이트 펄스(WR_p)를 감지 펄스(WR_lp)로서 출력한다. 결국, 상기 프리차지 펄스(P_p)의 인에이블 구간 중 상기 라이트 펄스(WR_p)가 있다면 상기 감지 펄스(WR_lp)가 생성된다. 상기 감지 펄스(WR_p)가 생성되었다는 것은 연속적으로 생성된 라이트 펄스 중 마지막으로 입력된 라이트 커맨드에 의해 라이트 펄스가 생성되었다는 것을 의미한다.
도 2의 플로팅 펄스 생성 회로(340)는 상기 감지 펄스(WR_lp)가 입력되면, 도 4의 타이밍도에 도시된 바와 같이, 플로팅 펄스(F_p)를 생성한다.
도 2의 플로팅 제어 회로(350)는 상기 플로팅 펄스(F_p)가 인에이블된 구간에서 인에이블된 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)를 디스에이블시켜 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)로서 출력한다.
결국, 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)는 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)와 동일한 인에이블 타이밍을 갖고, 상기 플로팅 펄스(F_p)가 인에이블된 구간에서 디스에이블되었다가 상기 플로팅 펄스(F_p)가 디스에이블되면 인에이블된다. 이후, 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호(SAP2_pre, SAN_pre)가 디스에이블되면 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)도 디스에이블된다.
도 4에 도시된 타이밍도와 같이, 상기 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호(SAP1, SAP2, SAN)가 생성되며, 이와 같이 생성된 상기 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호(SAP1, SAP2, SAN)에 응답하여 도 1의 센스 앰프 구동 전압 제공 회로(400)는 다음과 같이 동작한다.
상기 제 1 센스 앰프 구동 전압 인가 신호(SAP1)의 인에이블 구간동안 상기 센스 앰프 구동 전압 제공 회로(400)는 제 1 구동 전압 인가 라인(RTO)에 외부 전압(VDD)을 제공한다.
상기 제 2 센스 앰프 구동 전압 인가 신호(SAP2)의 인에이블 구간동안 상기 센스 앰프 구동 전압 제공 회로(400)는 상기 제 1 구동 전압 인가 라인(RTO)에 코어 전압(Vcore)을 제공한다.
상기 제 3 센스 앰프 구동 전압 인가 신호(SAN)의 인에이블 구간동안 상기 센스 앰프 구동 전압 제공 회로(400)는 제 2 구동 전압 인가 라인(SB)에 접지 전압(VSS)을 인가 받는다.
상기 제 1 및 제 2 구동 전압 인가 라인(RTO, SB)을 통해 구동 전압들(VDD, Vcore, VSS)을 인가 받을 때 도 1의 센스 앰프(500)는 활성화된다. 활성화된 상기 센스 앰프(500)는 비트라인(BL)과 비트라인 바(BLb)의 전압 차를 감지 및 증폭하여, 상기 센스 앰프(500)가 활성화된 동안 증폭된 상기 비트라인(BL)과 상기 비트라인 바(BLb)의 전압 레벨을 유지한다. 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호(SAP2, SAN)가 디스에이블된 구간에서는 상기 제 1 및 제 2 구동 전압 인가 라인(RTO, SB)을 통해 구동 전압들(VDD, Vcore, VSS)의 제공이 차단되며, 상기 제 1 및 제 2 구동 전압 인가 라인(RTO, SB)에 구동 전압들(VDD, Vcore, VSS)의 제공이 차단되면 상기 센스 앰프(500)는 비활성화되고 상기 비트라인(BL) 및 상기 비트라인 바(BLb)는 플로팅 상태가 된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 액티브 커맨드가 입력되어 뱅크가 활성화된 이후 연속적으로 라이트 커맨드가 입력되어 활성화된 뱅크에 데이터가 저장될 때, 마지막으로 입력된 라이트 커맨드에 의해 센스 앰프를 설정된 시간동안 비활성화시켜 비트라인과 비트라인 바를 플로팅시킨다. 플로팅된 비트라인과 비트라인 바는 입력된 데이터에 의해 전압 레벨이 가변되기 쉬움으로, 라이트 동작 시간을 줄일 수 있어 고속 동작에 유리하다. 또한 일반적인 반도체 메모리 장치는 라이트 동작이 수행되는 동안 센스 앰프를 활성화시킴으로써, 비트라인과 비트라인 바는 이전 데이터 값에 의해 감지 및 증폭된 전압 레벨을 가지며, 증폭된 레벨을 유지한다. 비트라인과 비트라인 바가 증폭된 레벨을 유지할 경우 라이트 동작에 의해 입력된 데이터가 비트라인과 비트라인바의 전압 레벨이 반전되는데 소모되는 전력이 크다. 하지만 본 발명의 실시예에 따른 반도체 메모리 장치는 라이트 동작이 수행되는 동안 마지막 라이트 동작에서 비트라인과 비트라인 바를 플로팅시킴으로써, 마지막 입력된 라이트 커맨드에 의해 마지막 라이트 동작이 수행될 때 비트라인과 비트라인 바를 플로팅시켜 데이터에 의해 비트라인과 비트라인 바의 전압 레벨을 반전시키는데 소모되는 전력을 줄일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (9)

  1. 액티브 신호, 프리차지 신호 및 라이트 펄스에 응답하여 제 1 센스 앰프 구동 전압 인가 신호, 제 2 센스 앰프 구동 전압 인가 신호 및 제 3 센스 앰프 구동 전압 인가 신호를 생성하는 센스 앰프 제어 회로; 및
    상기 제 1 내지 제 3 센스 앰프 구동 전압 인가 신호의 인에이블 구간동안 제 1 및 제 2 구동 전압 인가 라인을 통해 구동전압들을 센스 앰프에 제공하는 센스 앰프 구동 전압 제공 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 센스 앰프 제어 회로는
    상기 액티브 신호에 응답하여 상기 제 1 및 제 3 센스 앰프 구동 전압 인가 신호를 인에이블시키고, 상기 라이트 펄스 및 상기 프리차지 신호에 응답하여 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2 항에 있어서,
    상기 센스 앰프 제어 회로는
    상기 액티브 신호 및 상기 프리차지 신호에 응답하여 상기 제 1 센스 앰프 구동 전압 인가 신호, 제 2 예비 센스 앰프 구동 전압 인가 신호 및 제 3 예비 센스 앰프 구동 전압 인가 신호를 생성하는 센스 앰프 구동 신호 생성 회로,
    상기 프리차지 신호에 응답하여 상기 프리차지 펄스를 생성하는 프리차지 펄스 생성 회로,
    상기 라이트 펄스 및 상기 프리차지 펄스에 응답하여 감지 펄스를 생성하는 마지막 라이트 펄스 감지 회로,
    상기 감지 펄스에 응답하여 플로팅 펄스를 생성하는 플로팅 펄스 생성 회로, 및
    상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호 및 상기 플로팅 펄스에 응답하여 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호를 생성하는 플로팅 제어 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3 항에 있어서,
    상기 센스 앰프 구동 신호 생성 회로는
    상기 액티브 신호에 응답하여 상기 제 1 센스 앰프 구동 전압 인가 신호를 인에이블시키고, 상기 제 3 예비 센스 앰프 구동 전압 인가 신호를 인에이블시키며, 상기 제 1 센스 앰프 구동 전압 인가 신호가 디스에이블되면 상기 제 2 예비 센스 앰프 구동 전압 인가 신호를 인에이블시키고, 상기 프리차지 신호에 응답하여 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3 항에 있어서,
    상기 마지막 라이트 펄스 감지 회로는
    상기 프리차지 펄스의 인에이블 구간동안 상기 라이트 펄스가 입력되면 상기 라이트 펄스를 상기 감지 펄스로서 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 3 항에 있어서,
    상기 플로팅 제어 회로는
    상기 플로팅 펄스의 디스에이블 구간동안 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호를 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호로서 출력하고,
    상기 플로팅 펄스의 인에이블 구간동안 상기 제 2 및 제 3 예비 센스 앰프 구동 전압 인가 신호가 인에이블되었을 경우에도 상기 제 2 및 제 3 센스 앰프 구동 전압 인가 신호를 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  7. 액티브 신호에 응답하여 센스 앰프 구동 전압 인가 신호를 인에이블시키며, 프리차지 신호 및 라이트 펄스에 응답하여 상기 센스 앰프 구동 전압 인가 신호를 디스에이블시키는 센스 앰프 제어 회로; 및
    상기 센스 앰프 구동 전압 인가 신호의 인에이블 구간동안 센스 앰프에 전압을 제공하는 센스 앰프 구동 전압 제공 회로를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 센스 앰프 제어 회로는
    상기 액티브 신호, 상기 프리차지 신호 및 상기 라이트 펄스에 응답하여 상기 센스 앰프 구동 전압 인가 신호를 복수 번 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8 항에 있어서,
    상기 센스 앰프 제어 회로는
    상기 액티브 신호에 응답하여 상기 센스 앰프 구동 전압 인가 신호를 인에이블시키고, 상기 라이트 펄스에 응답하여 인에이블된 상기 센스 앰프 구동 전압 신호를 설정된 시간동안 디스에이블시키며, 다시 인에이블된 상기 센스 앰프 구동 전압 인가 신호를 상기 프리차지 신호에 응답하여 디스에이블시키는 것을 특징으로 하는 반도체 메모리 장치.
KR1020170162997A 2017-11-30 2017-11-30 반도체 메모리 장치 KR102414690B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170162997A KR102414690B1 (ko) 2017-11-30 2017-11-30 반도체 메모리 장치
US16/015,914 US10490236B2 (en) 2017-11-30 2018-06-22 Semiconductor memory device with sense amplifier that is selectively disabled
CN201811348315.XA CN110047524B (zh) 2017-11-30 2018-11-13 半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170162997A KR102414690B1 (ko) 2017-11-30 2017-11-30 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20190063885A true KR20190063885A (ko) 2019-06-10
KR102414690B1 KR102414690B1 (ko) 2022-07-01

Family

ID=66632669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170162997A KR102414690B1 (ko) 2017-11-30 2017-11-30 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US10490236B2 (ko)
KR (1) KR102414690B1 (ko)
CN (1) CN110047524B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495284B2 (en) * 2020-07-17 2022-11-08 Samsung Electronics Co., Ltd. Memory device including bitline sense amplifier and operating method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060116045A (ko) * 2005-05-09 2006-11-14 주식회사 하이닉스반도체 반도체 메모리 장치
US20110075491A1 (en) * 2009-09-30 2011-03-31 Hynix Semiconductor Inc. Semiconductor memory apparatus and method of driving bit-line sense amplifier
US20110141830A1 (en) * 2009-12-11 2011-06-16 Sung-Soo Chi Semiconductor memory device and method for operating the same
KR101538303B1 (ko) * 2009-12-23 2015-07-21 인텔 코포레이션 감지 증폭기를 기입 드라이버로서 사용하여 면적이 감소된 메모리 어레이
KR20160093988A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100479821B1 (ko) * 2002-05-17 2005-03-30 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어회로 및 리프레쉬 제어방법
KR100492801B1 (ko) * 2002-11-14 2005-06-07 주식회사 하이닉스반도체 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치
JP4127054B2 (ja) * 2003-01-14 2008-07-30 ソニー株式会社 半導体記憶装置
JP4271525B2 (ja) * 2003-07-22 2009-06-03 株式会社クラレ ビニルアルコール系重合体
KR100425762B1 (ko) * 2003-11-27 2004-04-03 엘지전자 주식회사 가전기기 네트워크 제어시스템
KR100615087B1 (ko) * 2004-06-09 2006-08-22 삼성전자주식회사 라이트 시간을 감소시킬 수 있는 반도체 메모리 장치
KR100652797B1 (ko) * 2005-09-29 2006-12-01 주식회사 하이닉스반도체 반도체 메모리 소자의 센스앰프 오버드라이버 제어회로 및그 제어 방법
JP5282607B2 (ja) * 2009-02-26 2013-09-04 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
KR20130068482A (ko) * 2011-12-15 2013-06-26 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150139287A (ko) * 2014-06-03 2015-12-11 에스케이하이닉스 주식회사 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR20160115482A (ko) * 2015-03-27 2016-10-06 에스케이하이닉스 주식회사 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR20160124582A (ko) * 2015-04-20 2016-10-28 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060116045A (ko) * 2005-05-09 2006-11-14 주식회사 하이닉스반도체 반도체 메모리 장치
US20110075491A1 (en) * 2009-09-30 2011-03-31 Hynix Semiconductor Inc. Semiconductor memory apparatus and method of driving bit-line sense amplifier
US20110141830A1 (en) * 2009-12-11 2011-06-16 Sung-Soo Chi Semiconductor memory device and method for operating the same
KR101538303B1 (ko) * 2009-12-23 2015-07-21 인텔 코포레이션 감지 증폭기를 기입 드라이버로서 사용하여 면적이 감소된 메모리 어레이
KR20160093988A (ko) * 2015-01-30 2016-08-09 에스케이하이닉스 주식회사 구동회로 및 구동회로를 이용한 구동방법

Also Published As

Publication number Publication date
KR102414690B1 (ko) 2022-07-01
CN110047524A (zh) 2019-07-23
US10490236B2 (en) 2019-11-26
CN110047524B (zh) 2023-03-28
US20190164580A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
US7158430B2 (en) Bit line sense amplifier control circuit
KR100780613B1 (ko) 반도체 메모리 소자 및 그 구동방법
KR102197137B1 (ko) 반도체 장치 및 이를 포함하는 반도체 시스템
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
JP2006286163A (ja) 半導体メモリ素子のオーバードライバ制御信号の生成回路
KR20100052885A (ko) 반도체 메모리 장치
KR100625793B1 (ko) 반도체메모리소자
KR102259905B1 (ko) 반도체 메모리 장치
KR20150017574A (ko) 센스앰프 구동 장치 및 이를 포함하는 반도체 장치
KR20170096391A (ko) 반도체 장치
KR20150089539A (ko) 프리차지 회로 및 이를 이용하는 반도체 메모리 장치
KR20110025487A (ko) 반도체 메모리 장치
JP2000285676A (ja) オーバードライブ方式のセンスアンプを有するメモリデバイス
KR102414690B1 (ko) 반도체 메모리 장치
KR102101994B1 (ko) 데이터입출력회로 및 이를 포함하는 반도체메모리장치
KR101470529B1 (ko) 반도체 메모리 장치 및 이 장치의 센스 앰프 제어 방법
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
US20070104003A1 (en) Memory device with auxiliary sensing
KR100853486B1 (ko) 비트라인 쌍의 프리차지 제어를 위한 반도체메모리소자
KR100612951B1 (ko) 반도체 메모리 소자
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR100483003B1 (ko) 반도체 메모리 장치
KR20140028556A (ko) 차동 신호 전송 구조를 가진 반도체 집적회로 및 그의 구동방법
KR20140075363A (ko) 센스앰프 및 이를 포함하는 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right