KR20070094439A - 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 - Google Patents

전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20070094439A
KR20070094439A KR1020060093896A KR20060093896A KR20070094439A KR 20070094439 A KR20070094439 A KR 20070094439A KR 1020060093896 A KR1020060093896 A KR 1020060093896A KR 20060093896 A KR20060093896 A KR 20060093896A KR 20070094439 A KR20070094439 A KR 20070094439A
Authority
KR
South Korea
Prior art keywords
voltage
power supply
value
selection
voltages
Prior art date
Application number
KR1020060093896A
Other languages
English (en)
Other versions
KR100895472B1 (ko
Inventor
히데키요 오자와
모리히토 하세가와
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070094439A publication Critical patent/KR20070094439A/ko
Application granted granted Critical
Publication of KR100895472B1 publication Critical patent/KR100895472B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

본 발명은 집적 회로의 전력 절약화를 도모할 수 있는 동시에 집적 회로의 지연 시간을 단축할 수 있는 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법을 제공하는 것이다.
전압값이 각각 다른 복수의 직류 전압(VCC, VBGP, VBGN)을 출력하는 전원 장치(10)의 제어 회로(50)에서, 복수의 직류 전압 내의 하나인 제1 직류 전압(VCC)에 관련된 출력 전류(I1)을 검출하고, 검출된 출력 전류(I1)에 기초하여 제1 직류 전압(VCC)을 제외한 적어도 하나의 상기 직류 전압을 설정하는 전압 변경부(SW1) 등을 포함한다.

Description

전원 장치의 제어 회로, 전원 장치 및 그 제어 방법{CONTROL CIRCUIT OF POWER SUPPLY, POWER SUPPLY AND CONTROL METHOD THEREOF}
도 1은 본 발명의 실시 형태 1에 따른 전원 장치의 회로 구성도.
도 2는 실시 형태 2에 따른 전원 장치의 회로 구성도.
<도면의 주요 부분에 대한 부호의 식별>
10, 10A : 전원 장치
50 : 제어부(제어 회로)
AMP1 : 증폭기(버퍼, 검출부)
COMP1 : 비교기(비교부)
e1 : 기준 전압(설정 전압, 제1 선택 전압)
e2 : 기준 전압(설정 전압, 제2 선택 전압)
e5 : 기준 전압
e8 : 기준 전압(설정 전압, 제3 선택 전압)
e9 : 기준 전압(설정 전압, 제4 선택 전압)
I1 : 전류(출력 전류)
RS : 센스 저항(검출부)
S1 : 공급 전원(제1 전원)
S2 : 공급 전원(제2 전원)
S8 : 공급 전원(제3 전원)
S9 : 공급 전원(제4 전원)
SW1 : 스위치(제1 전환부)
SW2 : 스위치(제2 전환부)
VBGP, VBGN : 백게이트 전압
VCC : 전원 전압(제1 직류 전압)
VP : 오차 증폭 전압(검출값)
본 발명은 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법에 관한 것이다.
최근의 IC(집적 회로)는 집적화가 진행되어 전원 전압의 저하가 진행되고 있기 때문에, 전력의 소비량을 감소시켜, 전력 절약화가 도모된다. 최근의 IC는 전원 전압의 저하에 따라 IC에 탑재되는 MOS 트랜지스터의 임계 전압도 저하하고 있다. 임계 전압의 저하에 의해, 서브 임계 영역에서의 전류 차단 특성이 뒤떨어게 되고, MOS 트랜지스터의 게이트 소스 사이에 전압이 인가되지 않는 오프 상태이더라도, 누설 전류가 흐르게 되는 경우가 있다. 그래서, 전력의 소비량을 감소시켜 전력 절약화를 도모하기 위해서는 누설 전류의 영향을 무시할 수 없었다.
MOS 트랜지스터에서 누설 전류가 흐르는 것을 억제하기 위해, 특허 문헌 1 및 특허 문헌 2에 기재된 기술이 알려져 있다. 특허 문헌 1에 기재된 집적 회로에 의하면, PMOS 트랜지스터가 오프 상태일 때에는 PMOS 트랜지스터의 백게이트에 대해 상기 PMOS 트랜지스터가 온 상태일 때의 백게이트 전압에 비해 전압값이 높은 백게이트 전압을 인가함과 동시에, NMOS 트랜지스터의 백게이트에 대해 상기 NMOS 트랜지스터가 온 상태일 때의 백게이트 전압에 비해 전압값이 낮은 백게이트 전압을 인가하여 각 트랜지스터의 임계 전압을 높게 하여 누설 전류가 흐르는 것을 억제하고 전력의 소비량을 감소시킬 수 있다.
또한, 특허 문헌 2에 기재된 집적 회로에 의하면, 백 바이어스 발생 회로가 PMOS 트랜지스터의 N 기판에 대해서는 전원 전압보다도 전압값이 높은 전압을 인가하고, NMOS 트랜지스터의 P 기판에 대해서는 접지 전압보다도 전압값이 낮은 전압을 인가하여, 각 트랜지스터의 임계치 전압(임계 전압)을 높게 함과 동시에 정션 용량을 저하시켜, 누설 전류가 흐르는 것을 억제하여 전력의 소비량을 감소시킬 수 있다.
[특허 문헌 1] 일본국 특허 공개 평 제7-176624호 공보
[특허 문헌 2] 일본국 특허 공개 평 제7-111314호 공보
전술한 집적 회로에는 MOS 트랜지스터에 전압을 인가하기 위해 전원 장치가 접속된다. 이 전원 장치에 의해, 특허 문헌 1에 기재되어 있는 바와 같이, 백게이트 전압을 각 트랜지스터에 인가하면 누설 전류가 흐르는 것을 억제하고 집적 회로 의 소비 전력량을 감소시켜 전력 절약화를 도모할 수 있지만, 백게이트 전압이 트랜지스터에 인가된 상태에서는, 트랜지스터는 온 상태일 때에 온 저항이 커지므로 집적 회로의 동작 속도가 시간이 늦어지게 되어 집적 회로의 지연 시간이 길어지게 되는 것으로 생각할 수 있다.
본 발명은 이러한 상황에 감안하여 제안된 것으로, 집적 회로의 전력 절약화를 도모할 수 있는 동시에 집적 회로의 지연 시간을 단축할 수 있는 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법을 제공한다.
청구항 제1항의 발명에 따른 전원 장치의 제어 회로 및 청구항 제8항의 발명에 따른 전원 장치는 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치의 제어 회로 및 전원 장치에서, 상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 전압 변경부를 포함하는 것을 특징으로 한다.
청구항 제1항의 발명에 따른 전원 장치의 제어 회로 및 청구항 제8항의 발명에 따른 전원 장치에 의하면, 전압 변경부가 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 직류 전압을 설정하므로, 예컨대, 상기 전압 변경부는 반도체 소자의 전원 전압(제1 직류 전압)의 값이 관련된 출력 전류를 검출하고, 반도체 소자로 출력하는 백게이트 전압(하나의 직류 전압)을 적절하게 변경함으로써, 임계 전압을 높게 할 수 있으며, 반도체 소자에 누설 전류가 흐르는 것을 방지하고, 누설 전류에 의해 전력이 소비되는 것을 억제하여 전력 절약화를 도모할 수 있다.
또한, 청구항 제1항의 발명에 따른 전원 장치의 제어 회로 및 청구항 제8항의 발명에 따른 전원 장치에 의하면, 예컨대, 전압 변경부가 반도체 소자로 출력하는 백게이트 전압(하나의 직류 전압)을 적절하게 변경함으로써, 상기 백게이트 전압의 변경에 대응시켜 반도체 소자의 온 저항을 작게 할 수 있고, 반도체 소자의 동작 속도를 빠르게 하여 반도체 소자의 지연 시간을 단축할 수 있다.
청구항 제10항의 발명에 따른 전원 장치의 제어 방법은, 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치의 제어 방법에서, 상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 것을 특징으로 한다.
청구항 제10항의 발명에 따른 전원 장치의 제어 방법에 의하면, 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고, 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 직류 전압을 설정하므로, 예컨대, 반도체 소자의 전원 전압(제1 직류 전압)의 값에 관련된 출력 전류를 검출하고, 반도체 소자로 출력하는 백게이트 전압(하나의 직류 전압)을 적절하게 변경함으로써 임계 전압을 높게 할 수 있으며, 반도체 소자에 누설 전류가 흐르는 것을 방지하고 누설 전류에 의해 전력이 소비되는 것을 억제하여 전력 절약화 를 도모할 수 있다.
또한, 제10항의 발명에 따른 전원 장치의 제어 방법에 의하면, 예컨대, 반도체 소자로 출력하는 백게이트 전압(하나의 직류 전압)을 적절하게 변경함으로써 상기 백게이트 전압의 변경에 대응시켜 반도체 소자의 온 저항을 작게 할 수 있고 반도체 소자의 동작 속도를 빠르게 하여 반도체 소자의 지연 시간을 단축할 수 있다.
본 발명의 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법에 의하면, 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 직류 전압을 설정하므로, 예컨대, 반도체 소자의 전원 전압(제1 직류 전압)의 값에 관련된 출력 전류를 검출하고 반도체 소자로 출력하는 백게이트 전압(하나의 직류 전압)을 적절하게 변경함으로써, 임계 전압을 높게 할 수 있으며, 반도체 소자에 누설 전류가 흐르는 것을 방지하여, 누설 전류에 의해 전력이 소비되는 것을 억제하고, 전력 절약화를 도모할 수 있다.
또한, 본 발명의 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법에 의하면, 예컨대, 반도체 소자로 출력하는 백게이트 전압(하나의 직류 전압)을 적절하게 변경함으로써, 상기 백게이트 전압의 변경에 대응시켜 반도체 소자의 온 저항을 작게 할 수 있고 반도체 소자의 동작 속도를 빠르게 하여 반도체 소자의 지연 시간을 단축할 수 있다.
<실시 형태 1>
본 발명의 실시 형태 1을 도 1을 참조하면서 설명한다. 도 1은 실시 형태 1의 전원 장치(10)의 회로 구성도이다. 전원 장치(10)는 도시한 바와 같이, 제1 DC-DC 컨버터(20)와, 제2 DC-DC 컨버터(30)와, 제3 DC-DC 컨버터(40)와, 제어부(50)를 구비하고 있다. 또한, 제어부(50)는 IC(집적 회로)에 의해 형성되어 본 발명의 제어 회로를 구성한다.
제1 DC-DC 컨버터(20)는 메인 스위칭 트랜지스터(FET1)와, 동기측 스위칭 트랜지스터(FET2)와, 초크 코일(L1)과, 콘덴서(C1)와, 센스 저항(RS)을 갖는다. 또한, 제어부(50)는 저항(R1, R2)과, 증폭기(AMP1)와, 비교기(COMP1)와, 오차 증폭기(ERA1)와, 삼각파 발진기(OSC1)와, PWM 비교기(PWM1)를 갖는다.
메인 스위칭 트랜지스터(FET1)는 도시한 바와 같이, 드레인에 입력 단자(IN1)가 접속되어, 직류 입력 전압(VIN)이 입력 단자(IN1)를 통해 인가된다. 메인 스위칭 트랜지스터(FET1)의 소스는 동기측 스위칭 트랜지스터(FET2)의 드레인에 접속되어 있다. 동기측 스위칭 트랜지스터(FET2)의 소스는 그라운드에 접속되어 있다. 나아가, 메인 스위칭 트랜지스터(FET1)의 소스 및 동기측 스위칭 트랜지스터(FET2)의 드레인은 초크 코일(L1)에 접속되어 있다. 초크 코일(L1)은 센스 저항(RS)과 직렬로 접속되어 있다. 이 센스 저항(RS)은 출력 단자(OUT1)에 접속되어 있다. 또한, 콘덴서(C1)가 초크 코일(L1)과 센스 저항(RS)의 접속점과 그라운드 사이에 접속되어 있다.
센스 저항(RS)의 양끝은 제어부(50)의 입력 단자(FB1) 및 입력 단자(CS1)에 각각 접속되어 있다. 입력 단자(FB1)는 직렬로 접속된 저항(R1, R2)을 통해 그라운 드에 접속되어 있는 동시에, 증폭기(AMP1)의 비반전 입력 단자에 접속되어 있다. 한편, 입력 단자(CS1)는 증폭기(AMP1)의 반전 입력 단자에 접속되어 있다.
증폭기(AMP1)의 출력 단자(N1)는 도시한 바와 같이, 비교기(COMP1)의 제2 비반전 입력 단자에 접속되어 있다. 이 비교기(COMP1)는 도시한 바와 같이, 제1 비반전 입력 단자가, 소프트 스타트용 콘덴서(CS)에 접속되고, 반전 입력 단자에 기준 전압(e5)이 인가되어 있다. 이 기준 전압(e5)의 값은 도면내의 전류(I1)가 흘러, 상기 전류(I1)가 소정값 이상으로 흐를 때에 발생하는 전압(VRS)의 전압값을 증폭한 전압[오차 증폭 전압(VP)]보다도 작은 값으로 설정되어 있다. 또한, 비교기(COMP1)의 출력 단자(N2)는 도시한 바와 같이, 제2 DC-DC 컨버터(30)의 스위치(SW1) 및 제3 DC-DC 컨버터(40)의 스위치(SW2)에 접속되어 있다. 본 실시 형태에서는, 스위치(SW1) 및 스위치(SW2)가 논리 회로(멀티플렉서)에 의해 구성되어 있다. 제1 DC-DC 컨버터(20)를 기동시키면, 소프트 스타트용 콘덴서(CS)는 도시하지 않은 정전류 회로에 의해 충전되어 소프트 스타트용 콘덴서(CS)의 전압은 접지 전압으로부터 서서히 상승한다. 비교기(COMP1)는 제1 비반전 입력 단자에 입력된 전압 및 제2 비반전 입력 단자에 입력된 전압 내의 전압값이 높은 전압과 기준 전압(e5)을 비교한다. 비교기(COMP2)는 상기 비반전 입력 단자에 입력된 전압이 기준 전압(e5)보다도 높은 경우에 하이 레벨 신호를 출력한다. 제1 DC-DC 컨버터(20)를 기동시킬 때에는, 비교기(COMP1)가 소프트스타트용 콘덴서(CS)의 전압과 기준 전압(e5)을 비교하여 로우 레벨 신호를 출력한다. 그 후, 제1 DC-DC 컨버터(20)의 기동 동작이 종료하여 정상 동작으로 이행되면, 소프트 스타트용 콘덴서(CS)의 전압은 충분히 높은 전압이므로, 비교기(COMP1)는 상기 오차 증폭 전압(VP)과 기준 전압(e5)을 비교한다. 증폭기(AMP1)는 상기 전압(VRS)을 증폭하고 있으므로, 비교기(COMP1)는 센스 저항(RS)을 흐르는 전류(I1)가 소정값보다도 클[오차 증폭 전압(VP)이 기준 전압(e5)보다도 큼] 때에는 하이 레벨 신호를 출력한다.
오차 증폭기(ERA1)에서 반전 입력 단자에 상기 저항(R1)과 상기 저항(R2)의 접속점이 접속되어 있다. 이 반전 입력 단자에는 외부 장치(예컨대 전자 기기)의 전원 전압(VCC)을 저항(R1)과 저항(R2)에 따라 분압한 전압(V1)이 인가된다. 또한, 오차 증폭기(ERA1)에는 제1 비반전 입력 단자에 상기 평활용 콘덴서(CS) 및 상기 비교기(COMP1)의 제1 비반전 입력 단자가 접속되어 있는 동시에, 제2 비반전 입력 단자에 기준 전압(e1)이 인가되어 있다. 이 기준 전압(e1)의 값은 상기 전압(e1)의 값이 상기 반전 입력에 인가되는 전압(V1)의 값과 같게 되는 때에, 전원 전압(VCC)의 값이 목표 전압값이 되도록 설정되고 있다.
PWM 비교기(PWM1)는 도시하는 바와 같이, 플러스측 입력 단자(+) 및 마이너스측 입력 단자(-)를 갖는다. 이 플러스측 입력 단자(+)는 오차 증폭기(ERA1)의 출력 단자(N3)에 접속되어 있다. 한편, 마이너스측 입력 단자(-)는 삼각파 발진기(OSC1)에 접속되어 있다. 삼각파 발진기(OSC1)는 삼각파 신호(VS)를 출력한다. 이 삼각파 신호(VS)는 일정한 전압값의 범위(예컨대, 1.0 V∼2.0 V)에서 발진한다.
PWM 비교기(PWM1)의 출력 단자(Q1)는 비반전 출력 단자(DHl)를 통해 메인 스위칭 트랜지스터(FET1)의 게이트에 접속되어 있다. 한편, PWM 비교기(PWM1)의 출력 단자(*Q1)는 반전 출력 단자(DL1)를 통해 동기측 스위칭 트랜지스터(FET2)의 게이 트에 접속되어 있다. 또한, 본 실시 형태에서는, 출력 단자(OUT1)는 외부 장치(예컨대 전자 기기)에 접속되어 있다.
제2 DC-DC 컨버터(30)는 메인 스위칭 트랜지스터(FET3)와, 동기측 스위칭 트랜지스터(FET4)와, 초크 코일(L2)과, 콘덴서(C2)를 갖는다. 또한, 제어부(50)는 저항(R3, R4)과, 오차 증폭기(ERA2)와, 스위치(SW1)와, 삼각파 발진기(OSC1)와, PWM 비교기(PWM2)를 갖는다.
메인 스위칭 트랜지스터(FET3)는 드레인에 입력 단자(IN2)가 접속되어, 직류 입력 전압(VIN)이 입력 단자(IN2)를 통해 인가된다. 메인 스위칭 트랜지스터(FET3)의 소스는 동기측 스위칭 트랜지스터(FET4)의 드레인에 접속되어 있다. 동기측 스위칭 트랜지스터(FET4)의 소스는 그라운드에 접속되어 있다. 또한, 메인 스위칭 트랜지스터(FET3)의 소스 및 동기측 스위칭 트랜지스터(FET4)의 드레인은 초크 코일(L2)에 접속되어 있다. 이 초크 코일(L2)은 출력 단자(OUT2)에 접속되어 있다. 또한, 콘덴서(C2)가 출력 단자(OUT2)와 그라운드 사이에 접속되어 있다. 또한, 본 실시 형태에서는, 출력 단자(OUT2)는 외부 장치(예컨대 전자 기기)의 PMOS 트랜지스터의 백게이트에 접속되어 있다.
출력 단자(OUT2)는 제어부(50)의 입력 단자(FB2)에 접속되어 있다. 입력 단자(FB2)는 직렬로 접속된 저항(R3, R4)을 통해 그라운드에 접속되어 있다. 오차 증폭기(ERA2)에서 반전 입력 단자에 상기 저항(R3)과 상기 저항(R4)과의 접속점이 접속되어 있다. 이 반전 입력 단자에는 PMOS 트랜지스터의 백게이트의 전압(VBGP)을 저항(R3)과 저항(R4)에 의해 분압한 전압(V2)이 인가된다.
한편, 오차 증폭기(ERA2)에서 비반전 입력 단자에 스위치(SW1)가 접속되어 있다. 이 비반전 입력 단자에는, 스위치(SW1)를 통해 상기 기준 전압(e1) 또는 기준 전압(e2)가 인가된다. 기준 전압(e2)의 값은, 상기 전압(e2)의 값이 상기 반전 입력 단자에 인가되는 전압(V2)의 값과 같게 되는 때, 전압(VBGP)의 값이 목표 전압값이 되는 것으로, 기준 전압(e1)의 값보다도 큰 값으로 설정되어 있다.
PWM 비교기(PWM2)는 플러스측 입력 단자(+) 및 마이너스측 입력 단자(-)를 갖는다. 이 플러스측 입력 단자(+)는 오차 증폭기(ERA2)의 출력 단자(N4)에 접속되어 있다. 한편, 마이너스측 입력 단자(-)는 상기 PWM 비교기(PWM1)와 같이 삼각파 발진기(OSC1)에 접속되어 있다.
PWM 비교기(PWM2)의 출력 단자(Q2)는 비반전 출력 단자(DH2)를 통해 메인 스위칭 트랜지스터(FET3)의 게이트에 접속되어 있다. 한편, PWM 비교기(PWM2)의 출력 단자(*Q2)는 반전 출력 단자(DL2)를 통해 동기측 스위칭 트랜지스터(FET4)의 게이트에 접속되어 있다.
제3 DC-DC 컨버터(40)는 메인 스위칭 트랜지스터(FET5)와, 동기측 스위칭 트랜지스터(FET6)와, 초크 테일(L3)과, 콘덴서(C3)를 갖는다. 제어부(50)는 저항(R5)∼저항(R7)과, 증폭기(AMP2)와, 오차 증폭기(ERA3)와, 스위치(SW2)와, 삼각파 발진기(OSC1)와, PWM 비교기(PWM3)를 갖는다.
메인 스위칭 트랜지스터(FET5)는 드레인에 입력 단자(IN3)가 접속되어, 직류 입력 전압(VIN)이 입력 단자(IN3)를 통해 인가된다. 메인 스위칭 트랜지스터(FET5)의 소스는 동기측 스위칭 트랜지스터(FET6)의 드레인에 접속되어 있다. 동기측 스 위칭 트랜지스터(FET6)의 소스는 출력 단자(OUT3)에 접속되어 있다. 또한, 메인 스위칭 트랜지스터(FET5)의 소스 및 동기측 스위칭 트랜지스터(FET6)의 드레인은, 초크 코일(L3)에 접속되어 있다. 이 초크 코일(L3)은 그라운드에 접속되어 있다. 또한, 콘덴서(C3)가 출력 단자(OUT3)와 그라운드 사이에 접속되어 있다. 또한, 본 실시 형태에서는, 출력 단자(OUT3)는 외부 장치(예컨대 전자 기기)의 NMOS 트랜지스터의 백게이트에 접속되어 있다.
출력 단자(OUT3)는 제어부(50)의 입력 단자(FB3)에 접속되어 있다. 출력 단자(OUT3)는 저항(R5)를 통해 증폭기(AMP2)의 반전 입력 단자에 접속되어 있다. 이 반전 입력 단자에는 NMOS 트랜지스터의 백게이트 전압(VBGN)이 저항(R5)을 통해 귀환된 전압(V3)이 인가된다. 한편, 증폭기(AMP2)의 비반전 입력 단자는 그라운드에 접속되어 있다. 또한, 증폭기(AMP2)의 출력 단자(N5)와 상기 증폭기(AMP2)의 반전 입력 단자 사이에는 도시한 바와 같이 귀환 저항(R6)이 접속되어 있다.
증폭기(AMP2)의 출력 단자(N5)는 저항(R7)을 통해 오차 증폭기(ERA3)의 반전 입력 단자에 접속되어 있다. 한편, 오차 증폭기(ERA3)에서는 비반전 입력 단자에 스위치(SW2)가 접속되어 있다. 이 비반전 입력 단자에는 스위치(SW2)를 통해 접지 전압 또는 기준 전압(e3)이 인가된다. 기준 전압(e3)의 값은 상기 전압(e3)의 값이 상기 반전 입력 단자에 인가되는 전압(V4)의 값과 같게 되는 때에, 전압(VBGN)의 값이 목표 전압값이 되도록 설정되어 있다.
PWM 비교기(PWM3)는 플러스측 입력 단자(+) 및 마이너스측 입력 단자(-)를 갖는다. 이 플러스측 입력 단자(+)는 오차 증폭기(ERA3)의 출력 단자(N6)에 접속되 어 있다. 한편, 마이너스측 입력 단자(-)는 상기 PWM 비교기(PWM1, PWM2)와 동일하게, 삼각파 발진기(OSC1)에 접속되어 있다.
PWM 비교기(PWM3)의 출력 단자(Q3)는 비반전 출력 단자(DH3)를 통해 메인 스위칭 트랜지스터(FET5)의 게이트에 접속되어 있다. 한편, PWM 비교기(PWM3)의 출력 단자(*Q3)는 반전출력 단자(DL3)를 통해 동기측 스위칭 트랜지스터(FET6)의 게이트에 접속되어 있다.
다음으로, 전원 장치(10)의 제어 방법을, 도 1을 참조하면서 설명한다. 제1 DC-DC 컨버터(20)는 트랜지스터(FET1, FET2)를 교대로 온·오프 제어함으로써, 전원 전압(VCC)의 값을 제어한다. 이 제1 DC-DC 컨버터(20)에서는 메인 스위칭 트랜지스터(FET1)의 온 시간(TON)과 상기 메인 스위칭 트랜지스터(FET1)의 오프 시간(TOFF)의 비(듀티 비)를 변화시킴으로써, 직류 입력 전압(VIN)에 대해, 전원 전압(VCC)을 목표 전압값으로 제어할 수 있다. 본 실시 형태에서는, 전원 전압(VCC)이 출력 단자(OUT1)를 통해 외부 장치에 공급된다.
입력 전압(VIN)과 전원 전압(VCC)의 관계는 하기의 수식과 같이 나타낸다.
VCC=[TON/(TON+TOFF)]×VIN
여기서, TON/(TON+TOFF) : 듀티 비
저항(R1, R2)은 전원 전압(VCC)을 분압하고, 분압된 전압(V1)은 오차 증폭기(ERA1)에 입력된다. 오차 증폭기(ERA1)는 전압(V1)과 기준 전압(e1)를 비교하여, 오차 출력 전압(VOP1)를 PWM 비교기(PWM1)에 출력한다. 이 오차 출력 전압(VOP1)은 기준 전압(e1)과 전압(V1)의 오차 전압을 반전 증폭한 것이다.
PWM 비교기(PWM1)에는 오차 출력 전압(VOP1)이 플러스측 입력 단자(+)에, 상기 삼각파 발진기(OSC1)로부터의 삼각파 신호(VS)가 마이너스측 입력 단자(-)에, 각각 입력된다. PWM 비교기(PWM1)는 오차 출력 전압(VOP1)과 삼각파 신호(VS)의 전압값을 비교한다.
오차 출력 전압(VOP1)이, 삼각파 신호(VS)의 전압값보다도 클 때는 PWM 비교기(PWM1)가 하이 레벨의 PWM 신호를 출력 단자(Q1)부터 출력한다. 이 때, PWM 비교기(PWM1)는 로우 레벨의 반전 PWM 신호를 반전 출력 단자(*Q1)로부터 출력한다. 한편, 오차 출력 전압(VOP1)이, 삼각파 신호(VS)의 전압값보다도 작을 때는 PWM 비교기(PWM1)가 로우 레벨의 PWM 신호를 출력 단자(Q1)로부터 출력한다. 이 때, PWM 비교기(PWM1)는 하이 레벨의 반전 PWM 신호를 반전 출력 단자(*Q1)로부터 출력한다.
전압(V1)이 기준 전압(e1)에 비해 낮은 경우에는 오차 출력 전압(VOP1)은 커지고, PWM 신호가 하이 레벨이 되는 기간(TON)이 길어진다. 이에 의해, 상기 듀티 비가 크게 되고, 전원 전압(VCC)이 상승한다. 이에 대해, 전압(V1)이 기준 전압(e1)에 비해 높은 경우에는 오차 출력 전압(VOP1)은 작아지고, PWM 신호가 로우 레벨이 되는 기간(TOFF)이 길어진다. 이에 의해, 상기 듀티 비가 작아지고, 전원 전압(VCC)이 하강한다.
PWM 신호는 비반전 출력 단자(DH1)를 통해 메인 스위칭 트랜지스터(FET1)의 게이트에 입력된다. 메인 스위칭 트랜지스터(FET1)는 PWM 신호가 하이 레벨일 때에 온 상태가 되고, 로우 레벨일 때에 오프 상태가 된다. 또한, 반전 PWM 신호는 반전 출력 단자(DL1)를 통해 동기측 스위칭 트랜지스터(FET2)의 게이트에 입력된다. 동 기측 스위칭 트랜지스터(FET2)는 반전 PWM 신호가 로우 레벨일 때에 오프 상태가 되고, 하이 레벨일 때에 온 상태가 된다. PWM 신호가 하이 레벨과 로우 레벨 사이를 소정의 듀티로 반복 변화되어, 동시에 반전 PWM 신호가 로우 레벨과 하이 레벨 사이를 소정의 듀티로 반복 변화함으로써, 전원 전압(VCC)이 목표 전압에 제어되어, 출력 단자(OUT1)를 통해 외부 장치(예컨대 전자 기기)의 전원 단자에 공급된다.
본 실시 형태의 제1 DC-DC 컨버터(20)는 전원 전압(VCC)을 외부 장치에 공급할 때에 다음과 같이 동작한다. 제1 DC-DC 컨버터(20)가 전원 전압(VCC)을 외부 장치에 공급할 때는 도시한 바와 같이, 전류(I1)가 센스 저항(RS)을 통해 흐른다. 이 전류(I1)는 센스 저항(RS)의 양단 사이에서 전압(VRS)을 발생시킨다. 그리고, 이 전압(VRS)은 도시한 바와 같이, 증폭기(AMP1)의 반전 입력 단자 및 비 반전측 입력 단자에 인가된다. 이 증폭기(AMP1)는 버퍼로서의 기능을 갖는다.
본 실시 형태에서는, 전원 전압(VCC)은 전원 장치(10)가 외부 기기에 공급하는 전압[전원 전압(VCC) 및 백게이트 전압(VBGP, VBGN)] 중의 하나이므로, 본 발명의 제1 직류 전압에 해당한다. 전류(I1)는 도시하지 않은 외부 장치의 부하에 따라 변화되어, 도 1에서 이해할 수 있는 바와 같이, 전원 전압(VCC)에 관련되므로, 본 발명의 출력 전류에 해당한다. 또한, 센스 저항(RS)은 전류(I1)를 통전시켜 전압(VRS)으로 변환하므로 본 발명의 저항 소자에 해당한다. 본 실시 형태에서는, 센스 저항(RS) 및 증폭기(AMP1)가 본 발명의 검출부(전압 변경부)에 해당한다.
증폭기(AMP1)는 오차 증폭 전압(VP)을 출력한다. 이 오차 증폭 전압(VP)은 센스 저항(RS)의 일단의 전위와 상기 저항(RS)의 타단의 전위의 전위차(VRS)에 비례한 값을 지니고, 본 발명의 검출값에 해당한다. 오차 증폭 전압(VP)은 비교기(COMP1)의 제2 비반전 입력 단자에 입력된다. 비교기(COMP1)는 오차 증폭 전압(VP)을 기준 전압(e5)과 비교한다. 이 비교기(COMP1)는 오차 증폭 전압(VP)이 기준 전압(e5)보다도 클 때에 하이 레벨 신호를 출력한다. 비교기(COMP1)가 하이 레벨 신호를 출력할 때는 전원 전압(VCC)이 외부 기기로 공급되고, 전류(I1)가 소정값 이상 흘러, 상기 오차 증폭 전압(VP)의 값이 기준 전압(e5)의 값을 상회하고 있는 상태이다.
한편, 비교기(COMP1)는 오차 출력 신호(VP)가 기준 전압(e5)보다도 작을 때에 로우 레벨 신호를 출력한다. 비교기(COMP1)가 로우 레벨 신호를 출력할 때는 전원 전압이 외부 기기에 공급되어 있지 않고, 전류(I1)가 흐르고 있지 않은 상태이다. 또한, 비교기(COMP1)는 오차 증폭 전압(VP)을 기준 전압(e5)과 비교하여, 하이 레벨 신호 또는 로우 레벨 신호를 출력하므로, 본 발명의 비교부(전압 변경부)에 해당한다.
제2 DC-DC 컨버터(30)는 제1 DC-DC 컨버터(20)의 비교기(COMP1)가 하이 레벨 신호를 출력하면 다음과 같이 동작한다. 제2 DC-DC 컨버터(30)는 전술한 제1 DC-DC 컨버터(20)와 동일하게, 트랜지스터(FET3, FET4)를 교대로 온·오프 제어함으로써, 백게이트 전압(VBGP)의 값을 제어한다. 여기서는, 제1 DC-DC 컨버터(20)와 동일한 제어 방법의 설명을 생략한다. 본 실시 형태에서는, 백게이트 전압(VBGP)이 출력 단자(OUT2)를 통해 외부 장치의 PMOS 트랜지스터의 백게이트에 공급된다.
저항(R3, R4)은 백게이트 전압(VBGP)을 분압하여, 분압된 전압(V2)이 오차 증폭기(ERA2)에 입력된다. 스위치(SW1)는 상기 비교기(COMP1)가 출력한 하이 레벨 신호를 수신하면 단자(T1)에 접속된다. 이에 따라, 기준 전압(e1)이 스위치(SW1)를 통해 오차 증폭기(ERA2)의 비반전 입력 단자에 인가된다.
오차 증폭기(ERA2)는 전압(V2)과 기준 전압(e1)을 비교하여, 오차 출력 전압 (VOP2)을 PWM 비교기(PWM2)에 출력한다. 이 오차 출력 전압(VOP2)은 기준 전압(e1)과 전압(V2)과의 오차 전압을 반전 증폭한 것이다.
PWM 비교기(PWM2)에는 도시한 바와 같이, 오차 출력 전압(VOP2)이 플러스측 입력 단자(+)에, 삼각파 신호(VS)가 마이너스측 입력 단자(-)에 각각 입력된다. PWM 비교기(PWM2)는 전술한 PWM 비교기(PWM1)와 동일하게 동작하여, 백게이트 전압(VBGP)이 전원 전압(VCC)과 동일한 값을 갖도록 제어되어, 출력 단자(OUT2)를 통해 상기 PMOS 트랜지스터의 백게이트에 공급된다. 여기서는 기준 전압(e1)은 백게이트 전압(VBGP)의 전압값이 전원 전압(VCC)(제1 직류 전압)의 전압값과 거의 동일하게 되도록 설정되어 있으므로, 본 발명의 제1 선택 전압에 해당한다. 또한, 기준 전압(e1)의 공급 전원(S1)은 백게이트 전압(VBGP)의 전압값을 전원 전압(VCC)의 전압값과 거의 동일한 값에 설정하기 위해서 이용되므로, 본 발명의 제1 전원에 해당한다.
한편, 제2 DC-DC 컨버터(30)는 제1 DC-DC 컨버터(20)의 비교기(COMP1)가 로우 레벨 신호를 출력하면 다음과 같이 동작한다. 스위치(SW1)는 상기 로우 레벨 신호를 수신하면 단자(T2)에 접속된다. 이에 따라, 기준 전압(e2)이 스위치(SW2)를 통해 오차 증폭기(ERA2)의 비반전 입력 단자에 인가된다. 이 기준 전압(e2)의 값은 기준 전압(e1)의 값보다도 큰 값으로 설정되어 있다. 또한, 스위치(SW1)는 상기 하이 레벨 신호 또는 상기 로우 레벨 신호를 수신하면, 단자(T1) 또는 단자(T2)에 접속되고, 상기 공급 전원(S1) 또는 기준 전압(e2)의 공급 전원(S2)에 접속되므로, 본 발명의 제1 전환부(전압 변경부)에 해당한다.
오차 증폭기(ERA2)는 전압(V2)과 기준 전압(e2)을 비교하여, 오차 출력 전압(VOP3)을 PWM 비교기(PWM2)에 출력한다. 이 오차 출력 전압(VOP3)은 기준 전압(e2)과 전압(V2)의 오차 전압을 반전 증폭한 것이다.
PWM 비교기(PWM2)에는 오차 출력 전압(VOP3)이 플러스측 입력 단자(+)에, 삼각파 신호(VS)가 마이너스측 입력 단자(-)에 각각 입력된다. PWM 비교기(PWM2)는 전술한 PWM 비교기(PWM1)와 동일하게 동작하여, 백게이트 전압(VBGP)이 전원 전압(VCC)의 값보다도 큰 값을 갖도록 제어되어, 출력 단자(OUT2)를 통해 상기 PMOS 트랜지스터의 백게이트에 공급된다. 여기서는, 기준 전압(c2)은 백게이트 전압(VBGP)의 전압값이 전원 전압(VCC)(제1 직류 전압)의 전압값보다도 커지도록 미리 설정되어 있으므로, 본 발명의 제2 선택 전압에 해당한다. 또한, 기준 전압(e2)의 공급 전원(S2)은 백게이트 전압(VBGP)의 전압값을 전원 전압(VCC)의 전압값보다도 큰 값으로 설정하기 위해 이용되므로, 본 발명의 제2 전원에 해당한다.
또한, 제3 DC-DC 컨버터(40)는 제1 DC-DC 컨버터(20)의 비교기(COMP1)가 하이 레벨 신호를 출력하면, 다음과 같이 동작한다. 여기서는, 전술한 제1 및 제2 DC-DC 컨버터(20, 30)와 동일한 제어 방법의 설명을 생략한다. 제3 DC-DC 컨버터 (40)는 제1 및 제2 DC-DC 컨버터(20, 30)와 동일하게, 트랜지스터(FET5, FET6)를 교대로 온·오프 제어함으로써, 백게이트 전압(VBGN)의 값을 제어한다. 본 실시 형태에서는, 마이너스의 전압값을 갖는 백게이트 전압(VBGN)이 출력 단자(OUT3)를 통해 외부 장치의 NMOS 트랜지스터의 백게이트에 공급된다.
스위치(SW2)는 상기 비교기(COMP1)가 출력한 하이 레벨 신호를 수신하면 단자(T4)에 접속된다. 이에 따라, 기준 전압(e3)이 스위치(SW2)를 통해 오차 증폭기(ERA3)의 비반전 입력 단자에 인가된다.
오차 증폭기(ERA3)는 상기 전압(V4)과 기준 전압(e3)을 비교하여, 오차 출력 전압(VOP4)을 PWM 비교기(PWM3)에 출력한다. 이 오차 출력 신호 (VOP4)는 기준 전압(e3)과 전압(V4)의 오차 전압을 반전 증폭한 것이다.
PWM 비교기(PWM3)에는 오차 출력 전압(VOP4)이 플러스측 입력 단자(+)에 삼각파 신호(VS)가 마이너스측 입력 단자(-)에 각각 입력된다. PWM 비교기(PWM3)는 전술한 PWM 비교기(PWM1, PWM2)와 동일하게 동작하여, 백게이트 전압(VBGN)이 목표 전압값을 갖도록 제어되고, 출력 단자(OUT3)를 통해 상기 NMOS 트랜지스터의 백게이트에 공급된다.
한편, 제3 DC-DC 컨버터(40)는 제1 DC-DC 컨버터(20)의 비교기(COMP1)가 로우 레벨 신호를 출력하면 다음과 같이 동작한다. 스위치(SW2)는 상기 로우 레벨 신호를 수신하면 단자(T3)에 접속된다. 이에 따라, 접지 전압이 스위치(SW2)를 통해 오차 증폭기(ERA3)의 비반전 입력 단자에 인가된다. 또한, 스위치(SW2)는 상기 하이 레벨 신호 또는 상기 로우 레벨 신호를 수신하면, 단자(T3) 또는 단자(T4)에 접 속되어, 접지 전압 또는 기준 전압(e3)을 선택하기 때문에, 본 발명의 제2 전환부(전압 변경부)에 해당한다.
오차 증폭기(ERA3)는 전압(V4)과 접지 전압을 비교하여, 오차 출력 전압(VOP5)을 PWM 비교기(PWM3)에 출력한다. 이 오차 출력 전압(VOP5)은 접지 전압과 전압(V4)와의 오차 전압을 반전 증폭한 것이다.
PWM 비교기(PWM3)에는 오차 출력 전압(VOP5)이 플러스측 입력 단자(+)에, 삼각파 신호(VS)가 마이너스측 입력 단자(-)에 각각 입력된다. PWM 비교기(PWM3)는 전술한 PWM 비교기(PWM1, PWM2)와 동일하게 동작하여, 백게이트 전압(VBGN)이 접지 전압값을 갖도록 제어되어, 출력 단자(OUT3)를 통해 상기 NMOS 트랜지스터의 백게이트에 공급된다.
<실시 형태 1의 효과>
전술한 실시 형태 1의 전원 장치(10) 및 그 제어 회로는 센스 저항(RS) 및 증폭기(AMP1)에 의해 전류(I1)를 검출하고, 전류(I1)에 기초하여 비교기(COMP1) 및 스위치(SW1, SW2)를 이용하여 백게이트 전압(VBGP, VBGN)의 값을 변화시킨다. 본 실시 형태에서는, 센스 저항(RS) 및 증폭기(AMP1)가 외부 장치에 공급하는 전류(I1)을 검출하고 비교기(COMP1) 및 스위치(SW1)를 이용하여 외부 장치가 대기 상태인 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 제어하여 임계 전압을 높게 할 수 있으며, PMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하여 누설 전류에 의해 전력이 소비되는 것을 억제하고 전력 절약화를 도모할 수 있다.
또한, 본 실시 형태의 전원 장치(10) 및 그 제어 회로에 의하면, 비교기(COMP1) 및 스위치(SW1)를 이용하여 외부 장치가 동작 상태인 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 동일한 값으로 제어하고, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 제어한 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 할 수 있고 PMOS 트랜지스터의 동작 속도를 빠르게 하여 PMOS 트랜지스터의 지연 시간을 단축할 수 있다.
나아가서, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 전류(I1)를 검출하고 전류(I1)에 기초하여, 백게이트 전압(VBGP, VBGN)의 값을 변화시킨다. 본 실시 형태에서는, 외부 장치에 공급하는 전류(I1)를 검출하고 외부 장치가 대기 상태인 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 제어하고, 임계 전압을 높게 할 수 있어서 PMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하여 누설 전류에 의해 전력이 소비되는 것을 억제하고 전력 절약화를 도모할 수 있다.
덧붙여, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 외부 장치가 동작 상태인 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 거의 동일한 값으로 제어하여, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 제어하는 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 할 수 있고, PMOS 트랜지스터의 동작 속도를 빠르게 하여, PMOS 트랜지스터의 지연 시간을 단축할 수 있다.
실시 형태 1의 전원 장치(10) 및 그 제어 회로에서는, 비교기(COMP1)가 센스 저항(RS)의 양단의 전위차(VRS)를 증폭한 전압[오차 증폭 전압(VP)]과, 기준 전압(e5) 또는 소프트 스타트용 콘덴서(CS)의 전압과의 대소관계를 비교한 결과에 기초하여, 백게이트 전압(VBGP, VBGN)의 설정에 이용하는 기준 전압을 미리 설정된 기준 전압(e1∼e3) 내에서 선택한다. 본 실시 형태에서는, 비교기(COMP1)의 비교 결과마다, 스위치(SW1, SW2)가 백게이트 전압(VBGP, VBGN)의 설정에 이용하는 기준 전압을 기준 전압(e1∼e3) 내에서 선택하여, 선택한 기준 전압이 임계 전압을 변경하기 위해, 최적화 될 수 있다.
또한, 본 실시 형태의 전원 장치(10) 및 그 제어 회로에 의하면, 비교기(COMP1)의 비교 결과마다, 스위치(SW1, SW2)가 백게이트 전압(VBGP, VBGN)의 설정에 이용하는 기준 전압을 기준 전압(e1∼e3) 내에서 선택하여, 선택한 기준 전압을, PMOS 트랜지스터 및 NMOS 트랜지스터의 온 저항을 작게 하여, PMOS 트랜지스터 및 NMOS 트랜지스터의 동작 속도를 빠르게 하기위해, 최적으로 할 수 있다.
나아가서, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 전류(I1)에 기인하여 생기는 전위차(VRS)를 증폭한 전압[오차 증폭 전압(VP)]과, 기준 전압(e5)의 대소 관계를 비교한 결과에 기초하여, 백게이트 전압(VBGP, VBGN)의 설정에 이용하는 기준 전압을 미리 설정된 기준 전압(e1∼e3) 내에서 선택한다. 본 실시 형태에서는, 오차 증폭 전압(VP)과 기준 전압(e5) 또는 소프트 스타트용 콘덴서(CS)의 전압과의 비교 결과마다, 백게이트 전압(VBGP, VBGN)의 설정에 이용하는 기준 전압을 기준 전압(e1∼e3) 내에서 선택하여, 선택한 기준 전압이 임계 전압을 변경하기 위해서, 최적화 될 수 있다.
나아가서, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 상기 오차 증폭 전압(VP)과 기준 전압(e5) 또는 소프트 스타트용 콘덴서(CS)의 전압과의 비교 결과마다, 백게이트 전압(VBGP, VBGN)의 설정에 이용하는 기준 전압을, 기준 전압(e1∼e3) 내에서 선택하여, PMOS 트랜지스터 및 NMOS 트랜지스터의 온 저항을 작게 하여 PMOS 트랜지스터 및 NMOS 트랜지스터의 동작 속도를 빠르게 하기 위해, 선택한 기준 전압이 최적화 될 수 있다.
실시 형태 1의 전원 장치(10)는 전류(I1)를 통전시켜 전압(VRS)에 변환하는 저항 소자(RS)와, 상기 전압(VRS)에 변환된 전류(I1)의 값이 입력되는 증폭기(AMP1)를 구비하고 있다. 본 실시 형태에서는, 간이한 구성[저항 소자(RS)]에 의해, 전류(I1)를 전압(VRS)으로 변환할 수 있고, 증폭기(AMP1)(버퍼)에 의해, 입력 임피던스를 높게 하고 있으므로, 전류(I1)가 증폭기(AMP1)에 유입되는 일이 없고, 외부 장치에 흐르는 전류를 정밀도 높게 검출할 수 있다.
또한, 본 실시 형태의 전원 장치(10)의 제어 회로에 의하면, 전압(VRS)에 변환된 전류(I1)의 값이 입력되는 증폭기(AMP1)를 갖추고 있다. 본 실시 형태에서는, 증폭기(AMP1)(버퍼)에 의해, 입력 임피던스를 높게 하고 있으므로, 전류(I1)가 증폭기(AMP1)에 유입되는 것을 막을 수 있다.
실시 형태 1의 전원 장치(10) 및 그 제어 회로는 비교부(COMP1)의 비교 결과에 기초하여, 센스 저항(RS)의 양단의 전위차(VRS)를 증폭한 전압[오차 증폭 전압(VP)]이 기준 전압(e5)의 값보다도 크다고 판단했을 때에는, 스위치(SW1)가 단자(T1)에 접속되어 기준 전압(e1)을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항 (RS)을 통해 소정값 이상 흘러, 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 크게되어, 외부 장치가 동작 상태일 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 거의 동일한 값이 되도록 설정하여, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 설정하는 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 하여 PMOS 트랜지스터의 동작 속도를 빠르게 하고 PMOS 트랜지스터의 지연 시간을 단축하도록 설정할 수 있다.
또한, 본 실시 형태의 전원 장치(10) 및 그 제어 회로에 의하면, 비교부(COMP1)의 비교 결과에 기초하여 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작다고 판단했을 때에, 스위치(SW1)는 단자(T2)에 접속되어, 기준 전압(e2)을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항(RS)를 흐르지 않고, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작아지고, 외부 장치가 대기 상태일 때에, 백게이트 전압(VBGP)의 값을, 전원 전압(VCC)의 값보다도 큰 값이 되도록 설정하며, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 거의 동일한 값으로 설정하는 경우에 비해, 임계 전압을 높게 하여, PMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고, 누설 전류에 의해 전력이 소비되는 것을 억제하여, 전력 절약화를 도모할 수 있다.
나아가서, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 상기 오차 증폭 전압(VP)과 기준 전압(e5) 값의 대소 관계를 비교한 결과에 기초하여, 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 크다고 판단했을 때에, 기준 전압(e1)을 선택한다. 본 실시 형태에서는, 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다 도 크게되어, 외부 장치가 동작 상태일 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 거의 동일하게 되도록 설정하여, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 설정하는 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 하고 PMOS 트랜지스터의 동작 속도를 빠르게 하여 PMOS 트랜지스터의 지연 시간을 단축하도록 설정할 수 있다.
덧붙여, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작다고 판단했을 때에, 기준 전압(e2)을 선택한다. 본 실시 형태에서는, 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작아지고, 외부 장치가 대기 상태일 때에, 백게이트 전압(VBGP)의 값을, 전원 전압(VCC)의 값보다도 큰 값이 되도록 설정하여, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 동일하게 설정하는 경우에 비해, 임계 전압을 높게 하여, PMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고, 누설 전류에 의해 전력이 소비되는 것을 억제하여, 전력 절약화를 도모할 수 있다.
실시 형태 1의 전원 장치(10) 및 그 제어 회로에 의하면, 기준 전압(e1)(제1 선택 전압)에 의해, 백게이트 전압(VBGP)을 전압값이 전원 전압(VCC)과 거의 동일한 값이 되도록 설정하면, 전압값이 상기 전원 전압(VCC)보다도 큰 값이 되도록 설정하는 경우에 비해, 외부 장치가 동작 상태일 때에, PMOS 트랜지스터의 온 저항을 작게 하고 PMOS 트랜지스터의 동작 속도를 빠르게 하여 PMOS 트랜지스터의 지연 시간을 단축할 수 있도록 설정할 수 있다.
또한, 본실시 형태의 전원 장치(10) 및 그 제어 회로에 의하면, 기준 전압 (e2)(제2 선택 전압)에 의해, 백게이트 전압(VBGP)을 전압값이 전원 전압(VCC)보다도 큰 값이 되도록 설정하면, 전압값이 전원 전압(VCC)과 거의 동일한 값이 되도록 설정하는 경우에 비해, 외부 장치가 대기 상태일 때에, 임계 전압을 높게 설정하여, PMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고 누설 전류에 의해 전력이 소비되는 것을 억제하도록 설정하여 전력 절약화를 도모할 수 있다.
나아가서, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 기준 전압(e1)(제1 선택 전압)을 이용하여 백게이트 전압을 설정하고, 외부 장치가 동작 상태일 때에, 상기 백게이트 전압을 PMOS 트랜지스터의 백게이트로 출력하면, 전압값이 전원 전압(VCC)보다도 큰 전압을 상기 백게이트로 출력하는 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 하고, PMOS 트랜지스터의 동작 속도를 빠르게 하여, PMOS 트랜지스터의 지연 시간을 단축할 수 있도록 설정할 수 있다.
덧붙여, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 기준 전압(e2)(제2 선택 전압)을 이용하여 백게이트 전압을 설정하고, 외부 장치가 대기 상태일 때에, 상기 백게이트 전압을 PMOS 트랜지스터의 백게이트로 출력하면, 전압값이 전원 전압(VCC)보다도 작은 전압을 상기 백게이트로 출력하는 경우에 비해, 임계 전압을 높게 설정하여, PMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고, 누설 전류에 의해서 전력이 소비되는 것을 억제하도록 설정하여 전력 절약화를 도모할 수 있다.
실시 형태 1의 전원 장치(10) 및 그 제어 회로는, 비교부(COMP1)의 비교 결과에 기초하여, 센스 저항(RS)의 양단의 전위차(VRS)를 증폭한 전압[오차 증폭 전 압(VP)]이 기준 전압(e5)의 값보다도 크다고 판단했을 때에, 스위치(SW2)는 단자(T3)에 접속되어 접지 전압을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항(RS)을 통해 소정값 이상 흘러, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 커지면, 백게이트 전압(VBGN)의 값을 접지 전압이 되도록 설정하고, 백게이트 전압(VBGN)의 값을 접지 전압에 설정하지 않는 경우에 비해, 외부 장치가 동작 상태일 때에, NMOS 트랜지스터의 온 저항을 작게 하고 NMOS 트랜지스터의 동작 속도를 빠르게 하여 NMOS 트랜지스터의 지연 시간을 단축하도록 설정할 수 있다.
또한, 본 실시 형태의 전원 장치(10) 및 그 제어 회로에 의하면, 비교부(COMP1)의 비교 결과에 기초하여 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작다고 판단했을 때에, 스위치(SW2)는 단자(T4)에 접속되어, 기준 전압(e3)을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항(RS)을 통해 흐르지 않고, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작아지면, 백게이트 전압(VBGN)의 값을, 스위치(SW2)가 단자(T3)에 접속될 때와 비교하여 작아지도록(절대값이 커짐) 설정하여, 백게이트 전압(VBGN)의 값을 접지 전압에 설정하는 경우에 비해, 외부 장치가 대기 상태일 때에, 임계 전압을 높게 하여, NMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하여, 누설 전류에 의해서 전력이 소비되는 것을 억제하고 전력 절약화를 도모할 수 있다.
실시 형태 1의 전원 장치(10) 및 그 제어 회로에 의하면, 접지 전압에 의해, 백게이트 전압(VBGN)을 전압값이 접지 전압값이 되도록 설정하면, 전압값이 접지 전압값이 되지 않도록 설정하는 경우에 비해, 외부 장치가 동작 상태일 때에, NMOS 트랜지스터의 온 저항을 작게 하고, NMOS 트랜지스터의 동작 속도를 빠르게 하여, NMOS 트랜지스터의 지연 시간을 단축할 수 있도록 설정할 수 있다.
또한, 본 실시 형태의 전원 장치(10) 및 그 제어 회로에 의하면, 기준 전압(e3)에 의해, 백게이트 전압(VBGN)의 전압값을, 상기 접지 전압을 이용하는 경우에 비해 작은 값(절대값이 큰 값)으로 설정하면, 백게이트 전압(VBGN)을 상기 접지 전압에 의해 설정하는 경우에 비해, 외부 장치가 대기 상태일 때에, 임계 전압을 높게 설정하여, NMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고, 누설 전류에 의해 전력이 소비되는 것을 억제하도록 설정하여, 전력 절약화를 도모할 수 있다.
또한, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 접지 전압을 이용하여 백게이트 전압(VBGN)을 설정하여, 외부 장치가 동작 상태일 때에, 상기 백게이트 전압(VBGN)을, NMOS 트랜지스터의 백게이트로 출력하면, 기준 전압(e3)을 이용하여 설정한 백게이트 전압(VBGN)을, NMOS 트랜지스터의 백게이트로 출력하는 경우에 비해, NMOS 트랜지스터의 온 저항을 작게 하고, NMOS 트랜지스터의 동작 속도를 빠르게 하여 NMOS 트랜지스터의 지연 시간을 단축할 수 있도록 설정할 수 있다.
덧붙여, 본 실시 형태의 전원 장치(10)의 제어 방법에 의하면, 기준 전압(e3)에 의해, 백게이트 전압(VBGN)을 설정하고, 외부 장치가 대기 상태일 때에, 상기 백게이트 전압(VBGN)을 NMOS 트랜지스터의 백게이트로 출력하면, 상기 접지 전압에 의해, 백게이트 전압을 설정하여, 상기 백게이트 전압을 상기 NMOS 트랜지스터의 백게이트로 출력하 는 경우에 비해, 임계 전압을 높게 설정하여, NMOS 트랜지 스터에 누설 전류가 흐르는 것을 방지하고, 누설 전류에 의해서 전력이 소비되는 것을 억제하도록 설정하여 전력 절약화를 도모할 수 있다.
<실시 형태 2>
본 발명의 실시 형태 2를, 도 2를 참조하면서 설명한다. 도 2는 실시 형태 2의 전원 장치(10A)의 회로 구성도이다. 여기에서는, 실시 형태 1과 동일한 구성은 동일한 부호를 붙이고 그 설명을 생략한다. 제2 DC-DC 컨버터(30)에서는 도시한 바와 같이, 기준 전압(e2) 또는 기준 전압(e7)이 스위치(SW1)를 통해 오차 증폭기(ERA2)의 비반전 입력 단자에 인가된다. 이 기준 전압(e7)의 값은 상기 기준 전압(e1)의 값과 동일한 값으로 설정되어 있다.
도 2에 도시한 바와 같이, 제3 DC-DC 컨버터(40)에서는 기준 전압(e8) 또는 기준 전압(e9)이 스위치(SW2)를 통해 오차 증폭기(ERA3)의 비반전 입력 단자에 인가된다. 기준 전압(e8)의 값은 기준 전압(e1)의 값보다도 작은 값으로 설정되어 있다. 또한, 기준 전압(e9)의 값은 기준 전압(e8)보다도 큰 값으로 설정되어 있다.
제2 DC-DC 컨버터(30)는 제1 DC-DC 컨버터(20)의 비교기(COMP1)가 하이 레벨 신호를 출력하면 다음과 같이 동작한다. 스위치(SW1)는 상기 하이 레벨 신호를 수신하면 단자(T1)1에 접속된다. 이에 따라, 기준 전압(e7)이 스위치(SW1)를 통해 오차 증폭기(ERA2)의 비반전 입력 단자에 인가된다.
오차 증폭기(ERA2)는 전압(V2)과 기준 전압(e7)을 비교하여, 오차 출력 신호(VOP21)를 PWM 비교기(PWM2)에 출력한다. 이 오차 출력 신호(VOP21)는 기준 전압(e7)과 전압(V2)의 오차 전압을 반전 증폭한 것이다.
본 실시 형태에서는, PWM 비교기(PWM2)가 실시 형태 1과 동일하게 동작하여, 백게이트 전압(VBGP)이 전원 전압(VCC)과 거의 동일한 값을 갖도록 제어되어, 출력 단자(OUT2)를 통해 상기 PMOS 트랜지스터의 백게이트에 공급된다. 여기서는, 기준 전압(e7)은 백게이트 전압(VBGP)의 전압값이 전원 전압(VCC)(제1 직류 전압)의 전압값과 거의 동일하게 되도록 설정되어 있으므로, 본 발명의 제1 선택 전압에 해당한다. 또한, 기준 전압(e7)의 전원(S7)은, 백게이트 전압(VBGP)의 전압값을 전원 전압(VCC)의 전압값과 거의동일한 값에 설정하기 위해 이용되므로, 본 발명의 제1 전원에 해당한다.
한편, 스위치(SW1)는 상기 로우 레벨 신호를 수신하면, 단자(T2)에 접속된다. 이에 따라, 기준 전압(e2)이 스위치(SW2)를 통해 오차 증폭기(ERA2)의 비반전 입력 단자에 인가된다. 본 실시 형태에서는, PWM 비교기(PWM2)가, 실시 형태 1과 동일하게 동작하여, 백게이트 전압(VBGP)이 전원 전압(VCC)의 값보다도 큰 값을 갖도록 제어되어, 출력 단자(OUT2)를 통해 상기 PMOS 트랜지스터의 백게이트에 공급된다.
또한, 제3 DC-DC 컨버터(40)는 제1 DC-DC 컨버터(20)의 비교기(COMP1)가 하이 레벨 신호를 출력하면, 다음과 같이 동작한다. 스위치(SW2)는 상기 하이 레벨 신호를 수신하면, 단자(T13)에 접속된다. 이에 따라, 기준 전압(e8)이 스위치(SW2)를 통해 오차 증폭기(ERA3)의 비반전 입력 단자로 인가된다.
오차 증폭기(ERA3)는 전압(V4)과 기준 전압(e8)을 비교하여, 오차 출력 신호(VOP41)를 PWM 비교기(PWM3)로 출력한다. 이 오차 출력 신호(VOP41)는 기준 전압 (e8)과 전압(V4)의 오차 전압을 반전 증폭한 것이다.
본 실시 형태에서는, PWM 비교기(PWM3)가 실시 형태 1과 같이 동작하여, 마이너스의 전압값을 갖는 백게이트 전압(VBGN)이 전원 전압(VCC) 및 접지 전압보다도 작은 값을 갖도록 제어되어, 출력 단자(OUT3)를 통해 상기 NMOS 트랜지스터의 백게이트에 공급된다. 여기서는, 기준 전압(e8)은 백게이트 전압(VBGN)의 전압값이 전원 전압(VCC)(제1 직류 전압)의 전압값 및 접지 전압값보다도 작아지도록 설정되어 있으므로 본 발명의 제3 선택 전압에 해당한다. 또한, 기준 전압(e8)의 전원(S8)은 백게이트 전압(VBGN)의 전압값을 전원 전압(VCC)의 전압값 및 접지 전압값보다도 작은 값으로 설정하기 위해 이용되므로 본 발명의 제3 전원에 해당한다.
한편, 스위치(SW2)는 상기 로우 레벨 신호를 수신하면, 단자(T1)4에 접속된다. 이에 따라, 기준 전압(e9)이 스위치(SW2)를 통해 오차 증폭기(ERA3)의 비반전 입력 단자에 인가된다.
이 오차 출력 신호(VOP42)는 기준 전압(e9)과 전압(V4)의 오차 전압을 반전 증폭한 것이다.
본 실시 형태에서는, PWM 비교기(PWM3)가 실시 형태 1과 동일하게 동작하여, 마이너스의 전압값을 갖는 백게이트 전압(VBGN)이 출력 단자(OUT3)를 통해 상기 NMOS 트랜지스터의 백게이트에 공급된다. 여기에서는, 기준 전압(e9)은 스위치(SW2)를 단자(T13)에 접속한 때보다도, 백게이트 전압(VBGN)의 절대 전압값이 커지도록 설정되어 있으므로, 본 발명의 제4 선택 전압에 해당한다. 또한, 기준 전압(e9)의 전원(S9)은 백게이트 전압(VBGN)의 절대 전압값을 기준 전압(e8)을 이용하 는 때에 비해 큰 값으로 설정하기 위해서 이용되므로, 본 발명의 제4 전원에 해당한다.
<실시 형태 2의 효과>
전술한 실시 형태 2의 전원 장치(10A) 및 그 제어 회로에 의하면, 비교부(COMP1)의 비교 결과에 기초하여, 센스 저항(RS)의 양단의 전위차(VRS)를 증폭한 전압[오차 증폭 전압(VP)]이 기준 전압(e5)의 값보다도 크다고 판단했을 때에, 스위치(SW1)는 단자(T11)에 접속되어, 기준 전압(e7)을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항(RS)을 통해 소정값 이상 흘러, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 커져, 외부 장치가 동작 상태일 때에, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값과 거의 동일한 값이 되도록 설정하고, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 설정하는 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 하고, PMOS 트랜지스터의 동작 속도를 빠르게 하여, PMOS 트랜지스터의 지연 시간을 단축하도록 설정할 수 있다.
나아가서, 본 실시 형태의 전원 장치(10A)의 제어 방법에 의하면, 상기 오차 증폭 전압(VP)과 기준 전압(e5) 값의 대소 관계를 비교한 결과에 기초하여, 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 크다고 판단했을 때에, 기준 전압(e7)을 선택한다. 본 실시 형태에서는, 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 커져, 외부 장치가 동작 상태일 때에, 백게이트 전압(VBGP)의 값을, 전원 전압(VCC)의 값과 동일하게 되도록 설정하고, 백게이트 전압(VBGP)의 값을 전원 전압(VCC)의 값보다도 큰 값으로 설정하는 경우에 비해, PMOS 트랜지스터의 온 저항을 작게 하고, PMOS 트랜지스터의 동작 속도를 빠르게 하여, PMOS 트랜지스터의 지연 시간을 단축하도록 설정할 수 있다.
실시 형태 2의 전원 장치(10A) 및 그 제어 회로는, 비교부(COMP1)의 비교 결과에 기초하여, 센스 저항(RS)의 양단의 전위차(VRS)를 증폭한 전압[오차 증폭 전압(VP)]이 기준 전압(e5)의 값보다도 크다고 판단했을 때에, 스위치(SW2)가 단자(T13)에 접속되어, 기준 전압(e8)을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항(RS)을 통해 소정값 이상 흘러, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 커지면, 백게이트 전압(VBGN)의 값을, 전원 전압(VCC)의 값 및 접지 전압값보다 작아지도록 설정하여, 백게이트 전압(VBGN)의 값을, 전원 전압(VCC)의 값보다도 큰 값 및 접지 전압값에 설정하는 경우에 비해, 외부 장치가 동작 상태일 때에, NMOS 트랜지스터의 온 저항을 작게 하고 NMOS 트랜지스터의 동작 속도를 빠르게 하여 NMOS 트랜지스터의 지연 시간을 단축하도록 설정할 수 있다.
또한, 본 실시 형태의 전원 장치(10A) 및 그 제어 회로에 의하면, 비교부(COMP1)의 비교 결과에 기초하여 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작다고 판단했을 때에, 스위치(SW2)는 단자(T14)에 접속되어, 기준 전압(e9)을 선택한다. 본 실시 형태에서는, 전류(I1)가 저항(RS)을 통해 흐르지 않고, 상기 오차 증폭 전압(VP)이 기준 전압(e5)의 값보다도 작아지면, 백게이트 전압(VBGN)의 값을, 스위치(SW2)가 단자(T13)에 접속되는 때에 비해 커지도록 설정하여, 스위치(SW2)가 단자(T13)에 접속되는 때에 비해 임계 전압을 높게 하고, 외부 장치가 대기 상태일 때에, NMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고 누설 전류 에 의해 전력이 소비되는 것을 억제하여 전력 절약화를 도모할 수 있다.
실시 형태 2의 전원 장치(10A) 및 그 제어 회로는 기준 전압(e8)(제3 선택 전압)에 의해, 백게이트 전압(VBGN)을 전압값이 전원 전압(VCC) 및 접지 전압보다도 작은 값이 되도록 설정하면, 전압값이 상기 전원 전압(VCC) 및 접지 전압보다도 큰 값이 되도록 설정하는 경우에 비해, 외부 장치가 동작 상태일 때에, NMOS 트랜지스터의 온 저항을 작게 하고, NMOS 트랜지스터의 동작 속도를 빠르게 하여, NMOS 트랜지스터의 지연 시간을 단축할 수 있도록 설정할 수 있다.
또한, 본 실시 형태 2의 전원 장치(10A) 및 그 제어 회로에 의하면, 기준 전압(e9)(제4 선택 전압)에 의해, 백게이트 전압(VBGN)의 절대 전압값을 상기 기준 전압(e8)를 이용하는 경우에 비해 큰 값에 설정하면, 백게이트 전압(VBGN)을 기준 전압(e8)에 의해 설정하는 경우에 비해, 외부 장치가 대기 상태일 때에, 임계 전압을 높게 설정하여, NMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하고 누설 전류에 의해 전력이 소비되는 것을 억제하도록 설정하여 전력 절약화를 도모할 수 있다.
나아가서, 본 실시 형태의 전원 장치(10A)의 제어 방법에 의하면, 기준 전압(e8)(제3 선택 전압)을 이용하여 백게이트 전압(VBGN)을 설정하고, 외부 장치가 동작 상태일 때에, 상기 백게이트 전압(VBGN)을 NMOS 트랜지스터의 백게이트로 출력하면, 전압값이 상기 전원 전압(VCC) 및 접지 전압보다도 작은 전압을 NMOS 트랜지스터의 백게이트로 출력하는 경우에 비해, NMOS 트랜지스터의 온 저항을 작게 하고, NMOS 트랜지스터의 동작 속도를 빠르게 하여, NMOS 트랜지스터의 지연 시간을 단축할 수 있도록 설정할 수 있다.
덧붙여, 본 실시 형태의 전원 장치(10A)의 제어 방법에 의하면, 기준 전압(e9)(제4 선택 전압)에 의해, 백게이트 전압(VBGN)을 설정하고, 외부 장치가 대기 상태일 때에, 상기 백게이트 전압(VBGN)을 NMOS 트랜지스터의 백게이트로 출력하면, 상기 기준 전압(e8)(제3 선택 전압)에 의해, 백게이트 전압을 설정하고, 상기 백게이트 전압을 상기 NMOS 트랜지스터의 백게이트로 출력하 는 경우에 비해, 임계 전압을 높게 설정하고, NMOS 트랜지스터에 누설 전류가 흐르는 것을 방지하며, 누설 전류에 의해 전력이 소비되는 것을 억제하도록 설정하여, 전력 절약화를 도모할 수 있다.
본 발명은 전술한 실시 형태에 한정되지 않고, 발명의 취지를 일탈하지 않는 범위 내에서 구성의 일부를 적절하게 변경하여 실시할 수 있다. 전술한 실시 형태 2의 전원 장치(10A) 및 제어 회로에서는, 기준 전압(e7)의 값을, 상기 기준 전압(e1)의 값과 동일과 설정하는 것에 한하지 않고, 기준 전압(e1)의 값보다도 크게 기준 전압(e2)의 값보다도 작은 값으로 설정하여도 좋다. 또한, 전술한 실시 형태의 전원 장치(10, 10A)의 제어부(50)는 단일의 반도체 칩 또는 복수의 반도체 칩에 의해 구성하여도 좋다. 또한, 전원 장치(10, 10A)를 단일의 반도체 칩 또는 복수의 반도체 칩에 의해 구성하여도 좋다. 나아가서, 전자 기기를, 제어부 및 DC-DC 컨버터를 구비하는 전원 장치를 이용하는 것으로 하여도 좋다.
본 발명의 기술 사상에 의해 배경 기술에서의 과제를 해결하기 위한 수단을 이하에 열기한다.
(부기 1) 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치의 제어 회로에서,
상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 전압 변경부를 포함하는 것을 특징으로 하는 전원 장치의 제어 회로.
(부기 2) 상기 전압 변경부는 상기 출력 전류를 검출하는 검출부와, 상기 검출부의 검출값과 기준 전압값의 비교 결과를 출력하는 비교부와, 상기 비교 결과에 기초하여 상기 적어도 하나의 상기 직류 전압의 설정에 이용하는 설정 전압을 미리 설정된 복수의 설정 전압 내에서 선택하는 선택부를 포함하는 것을 특징으로 하는 부기 1에 기재한 전원 장치의 제어 회로.
(부기 3) 상기 검출부는 전압으로 변환된 상기 출력 전류의 값이 입력되어 상기 검출값을 출력하는 버퍼를 포함하는 것을 특징으로 하는 부기 2에 기재한 전원 장치의 제어 회로.
(부기 4) 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압으로 설정하는 제1 선택 전압 및 상기 제1 선택 전압의 전압값보다도 큰 값으로 설정하는 제2 선택 전압으로서, 상기 제1 선택 전압을 공급하는 제1 전원과, 상기 제2 선택 전압을 공급하는 제2 전원을 구비하고, 상기 선택부는 상기 제1 전원 또는 상기 제2 전원 중 어느 한쪽에 접속되는 제1 전환부를 지니고, 상기 선택부는 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에, 상 기 제1 전환부를 상기 제1 전원에 접속하여 상기 제1 선택 전압을 선택하여, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에, 상기 제1 전환부를 상기 제2 전원에 접속하여 상기 제2 선택 전압을 선택하는 것을 특징으로 하는 부기 2에 기재한 전원 장치의 제어 회로.
(부기 5) 상기 제1 직류 전압은 P형 반도체 소자의 전원 단자로 출력하 는 전원 전압으로서, 상기 제1 선택 전압 및 상기 제2 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압은 상기 P형 반도체 소자의 백게이트로 출력하는 백게이트 전압인 것을 특징으로 하는 부기 4에 기재한 전원 장치의 제어 회로.
(부기 6) 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압의 전압값보다도 작은 값으로 설정하는 제3 선택 전압 및 상기 제3 선택 전압의 전압값보다도 큰 값으로 설정하는 제4 선택 전압으로서, 상기 제3 선택 전압을 공급하는 제3 전원과, 상기 제4 선택 전압을 공급하는 제4 전원을 구비하고, 상기 선택부는 상기 제3 전원 또는 상기 제4 전원 중 어느 한쪽에 접속되는 제2 전환부를 지니고, 상기 선택부는 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에, 상기 제2 전환부를 상기 제3 전원에 접속하여 상기 제3 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에, 상기 제2 전환부를 상기 제4 전원에 접속하여 상기 제4 선택 전압을 선택하는 것을 특징으로 하는 부기 2에 기재한 전원 장치의 제어 회로.
(부기 7) 상기 제1 직류 전압은 N형 반도체 소자의 전원 단자로 출력하 는 전원 전압으로서, 상기 제3 선택 전압 및 상기 제4 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압은 상기 N형 반도체 소자의 백게이트로 출력하 는 백게이트 전압인 것을 특징으로 하는 부기 6에 기재한 전원 장치의 제어 회로.
(부기 8) 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치에서,
상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 전압 변경부를 구바하는 것을 특징으로 하는 전원 장치.
(부기 9) 상기 전압 변경부는 상기 출력 전류를 검출하는 검출부와, 상기 검출부의 검출값과 기준 전압값의 비교 결과를 출력하는 비교부와, 상기 비교 결과에 기초하여 상기 적어도 하나의 상기 직류 전압의 설정에 이용하는 설정 전압을 미리 설정된 복수의 설정 전압 내에서 선택하는 선택부를 포함하는 것을 특징으로 하는 부기 8에 기재한 전원 장치.
(부기 10) 상기 검출부는 상기 출력 전류를 통전시켜 전압으로 변환하는 저항 소자와, 상기 저항 소자에 의해 전압으로 변환된 상기 출력 전류의 값이 입력되어 상기 검출값을 출력하는 버퍼를 포함하는 것을 특징으로 하는 부기 9에 기재한 전원 장치.
(부기 11) 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압으로 설정하는 제1 선택 전압 및 상기 제1 선택 전압의 전압값보다도 큰 값을 설정하는 제2 선택 전압으로서, 상기 제1 선택 전압을 공급하는 제1 전원과, 상기 제2 선택 전 압을 공급하는 제2 전원을 구비하고, 상기 선택부는 상기 제1 전원 또는 상기 제2 전원 중 어느 한쪽에 접속되는 제1 전환부를 지니고, 상기 선택부는 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에, 상기 제1 전환부를 상기 제1 전원에 접속하여 상기 제1 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에, 상기 제1 전환부를 상기 제2 전원에 접속하여 상기 제2 선택 전압을 선택하는 것을 특징으로 하는 부기 9에 기재한 전원 장치.
(부기 12) 상기 제1 직류 전압은 P형 반도체 소자의 전원 단자로 출력하 는 전원 전압으로서, 상기 제1 선택 전압 및 상기 제2 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압은 상기 P형 반도체 소자의 백게이트로 출력하는 백게이트 전압인 것을 특징으로 하는 부기 11에 기재한 전원 장치.
(부기 13) 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압의 전압값보다도 작은 값에 설정하는 제3 선택 전압 및 상기 제3 선택 전압의 전압값보다도 큰 값에 설정하는 제4 선택 전압으로서, 상기 제3 선택 전압을 공급하는 제3 전원과, 상기 제4 선택 전압을 공급하는 제4 전원을 구비하고, 상기 선택부는 상기 제3 전원 또는 상기 제4 전원 중 어느 한쪽에 접속되는 제2 전환부를 지니고, 상기 선택부는 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에, 상기 제2 전환부를 상기 제3 전원에 접속하여 상기 제3 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에, 상기 제2 전환부를 상기 제4 전원에 접속하여 상기 제4 선 택 전압을 선택하는 것을 특징으로 하는 부기 9에 기재한 전원 장치.
(부기 14) 상기 제1 직류 전압은 N형 반도체 소자의 전원 단자로 출력하 는 전원 전압으로서, 상기 제3 선택 전압 및 상기 제4 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압은 상기 N형 반도체 소자의 백게이트로 출력하 는 백게이트 전압인 것을 특징으로 하는 부기 13에 기재한 전원 장치.
(부기 15) 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치의 제어 방법에 있어서,
상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 것을 특징으로 하는 전원 장치의 제어 방법.
(부기 16) 상기 출력 전류를 검출하고 상기 출력 전류에 기인하여 생기는 검출값과 기준 전압값의 비교 결과를 출력하여, 상기 비교 결과에 기초하여 상기 적어도 하나의 상기 직류 전압의 설정에 이용하는 설정 전압을 미리 설정된 복수의 설정 전압 내에서 선택하는 것을 특징으로 하는 부기 15에 기재한 전원 장치의 제어 방법.
(부기 17) 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압으로 설정하는 제1 선택 전압 및 상기 제1 선택 전압의 전압값보다도 큰 값으로 설정하는 제2 선택 전압이며, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에 상기 제1 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에 상기 제2 선 택 전압을 선택하는 것을 특징으로 하는 부기 16에 기재한 전원 장치의 제어 방법.
(부기 18) 상기 제1 직류 전압을 P형 반도체 소자의 전원 단자로 출력하여, 상기 제1 선택 전압 및 상기 제2 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압을, 상기 P형 반도체 소자의 백게이트로 출력하는 것을 특징으로 하는 부기 17에 기재한 전원 장치의 제어 방법.
(부기 19) 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압의 전압값보다도 작은 값으로 설정하는 제3 선택 전압 및 상기 제3 선택 전압의 전압값보다도 큰 값으로 설정하는 제4 선택 전압이며, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에 상기 제3 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에 상기 제4 선택 전압을 선택하는 것을 특징으로 하는 부기 16에 기재한 전원 장치의 제어 방법.
(부기 20) 상기 제1 직류 전압을 N형 반도체 소자의 전원 단자로 출력하 여, 상기 제3 선택 전압 및 상기 제4 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압을 상기 N형 반도체 소자의 백게이트로 출력하 는 것을 특징으로 하는 부기 19에 기재한 전원 장치의 제어 방법.

Claims (10)

  1. 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치의 제어 회로로서,
    상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 전압 변경부를 포함하는 것을 특징으로 하는 전원 장치의 제어 회로.
  2. 제1항에 있어서, 상기 전압 변경부는, 상기 출력 전류를 검출하는 검출부와, 상기 검출부의 검출값과 기준 전압값의 비교 결과를 출력하는 비교부와, 상기 비교 결과에 기초하여 상기 적어도 하나의 상기 직류 전압의 설정에 이용하는 설정 전압을 미리 설정된 복수의 설정 전압 내에서 선택하는 선택부를 포함하는 것을 특징으로 하는 전원 장치의 제어 회로.
  3. 제2항에 있어서, 상기 검출부는 전압으로 변환된 상기 출력 전류의 값이 입력되어 상기 검출값을 출력하는 버퍼를 포함하는 것을 특징으로 하는 전원 장치의 제어 회로.
  4. 제2항에 있어서, 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압 으로 설정하는 제1 선택 전압 및 상기 제1 선택 전압의 전압값보다도 큰 값으로 설정하는 제2 선택 전압으로서, 상기 제1 선택 전압을 공급하는 제1 전원과, 상기 제2 선택 전압을 공급하는 제2 전원을 구비하고, 상기 선택부는 상기 제1 전원 또는 상기 제2 전원 중 어느 한쪽에 접속되는 제1 전환부를 포함하며, 상기 선택부는 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에는 상기 제1 전환부를 상기 제1 전원에 접속하여 상기 제1 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에는 상기 제1 전환부를 상기 제2 전원에 접속하여 상기 제2 선택 전압을 선택하는 것을 특징으로 하는 전원 장치의 제어 회로.
  5. 제4항에 있어서, 상기 제1 직류 전압은 P형 반도체 소자의 전원 단자에 출력되는 전원 전압으로서, 상기 제1 선택 전압 및 상기 제2 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압은 상기 P형 반도체 소자의 백게이트에 출력되는 백게이트 전압인 것을 특징으로 하는 전원 장치의 제어 회로.
  6. 제2항에 있어서, 상기 미리 설정된 복수의 설정 전압은 상기 제1 직류 전압의 전압값보다도 작은 값으로 설정하는 제3 선택 전압 및 상기 제3 선택 전압의 전압값보다도 큰 값으로 설정하는 제4 선택 전압으로서, 상기 제3 선택 전압을 공급하는 제3 전원과, 상기 제4 선택 전압을 공급하는 제4 전원을 구비하고, 상기 선택부는 상기 제3 전원 또는 상기 제4 전원 중 어느 한쪽에 접속되는 제2 전환부를 포 함하며, 상기 선택부는 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 크다고 판단했을 때에는 상기 제2 전환부를 상기 제3 전원에 접속하여 상기 제3 선택 전압을 선택하고, 상기 비교 결과에 기초하여 상기 검출값이 상기 기준 전압값보다도 작다고 판단했을 때에는 상기 제2 전환부를 상기 제4 전원에 접속하여 상기 제4 선택 전압을 선택하는 것을 특징으로 하는 전원 장치의 제어 회로.
  7. 제6항에 있어서, 상기 제1 직류 전압은 N형 반도체 소자의 전원 단자에 출력되는 전원 전압으로서, 상기 제3 선택 전압 및 상기 제4 선택 전압에 의해 설정된 전압값을 갖는 상기 직류 전압은 상기 N형 반도체 소자의 백게이트에 출력되는 백게이트 전압인 것을 특징으로 하는 전원 장치의 제어 회로.
  8. 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치로서,
    상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고, 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 전압 변경부를 포함하는 것을 특징으로 하는 전원 장치.
  9. 제8항에 있어서, 상기 전압 변경부는, 상기 출력 전류를 검출하는 검출부와, 상기 검출부의 검출값과 기준 전압값의 비교 결과를 출력하는 비교부와, 상기 비교 결과에 기초하여 상기 적어도 하나의 상기 직류 전압의 설정에 이용하는 설정 전압 을 미리 설정된 복수의 설정 전압 내에서 선택하는 선택부를 포함하는 것을 특징으로 하는 전원 장치.
  10. 전압값이 각각 다른 복수의 직류 전압을 출력하는 전원 장치의 제어 방법으로서,
    상기 복수의 직류 전압 내의 하나인 제1 직류 전압에 관련된 출력 전류를 검출하고, 상기 검출된 출력 전류에 기초하여 상기 제1 직류 전압을 제외한 적어도 하나의 상기 직류 전압을 설정하는 것을 특징으로 하는 전원 장치의 제어 방법.
KR1020060093896A 2006-03-17 2006-09-27 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법 KR100895472B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006074777A JP4789662B2 (ja) 2006-03-17 2006-03-17 電源装置の制御回路、電源装置及びその制御方法
JPJP-P-2006-00074777 2006-03-17

Publications (2)

Publication Number Publication Date
KR20070094439A true KR20070094439A (ko) 2007-09-20
KR100895472B1 KR100895472B1 (ko) 2009-05-06

Family

ID=38517555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060093896A KR100895472B1 (ko) 2006-03-17 2006-09-27 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법

Country Status (5)

Country Link
US (1) US7781909B2 (ko)
JP (1) JP4789662B2 (ko)
KR (1) KR100895472B1 (ko)
CN (1) CN101039067B (ko)
TW (1) TWI326153B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137406A (ko) * 2012-03-15 2014-12-02 퀄컴 인코포레이티드 Ddr 터미네이션을 지원하도록 추적하는 로드 스위치 제어기에 대한 장치 및 방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
JP4841282B2 (ja) * 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
FR2914511B1 (fr) * 2007-03-26 2009-06-12 Airbus France Sas Dispositif d'equilibrage de puissance fournie par des generateurs electriques.
US8766478B2 (en) * 2007-09-11 2014-07-01 Ching Hsiung Liu Power system and control method thereof
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
BR112012019383A2 (pt) 2010-02-02 2017-09-12 Pixtronix Inc Circuitos para controlar aparelho de exibição
KR101211987B1 (ko) 2010-10-06 2012-12-12 주식회사 금영 복수의 전원 레벨을 가진 프로세서를 위한 전원 공급 장치 및 전원 공급 방법
JP5589769B2 (ja) * 2010-10-29 2014-09-17 富士通セミコンダクター株式会社 スイッチング電源の制御回路及び電子機器
TWI429162B (zh) * 2011-02-22 2014-03-01 Delta Electronics Inc 多電源並聯供電系統
CN102158082B (zh) * 2011-04-12 2013-09-18 矽力杰半导体技术(杭州)有限公司 一种具有多路输出的电源管理系统
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
JP6258751B2 (ja) * 2014-03-31 2018-01-10 Hoya株式会社 負荷電圧制御装置、電子内視鏡および電子内視鏡システム
CN108205371B (zh) * 2016-12-20 2020-10-27 中兴通讯股份有限公司 电源芯片、电源及电能提供方法
TWI712047B (zh) * 2019-10-29 2020-12-01 台灣積體電路製造股份有限公司 電源供應裝置、半導體製程系統與電源管理方法
CN116954297B (zh) * 2023-09-19 2023-12-15 深圳市思远半导体有限公司 一种电源选择电路和电源

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426347A (en) 1980-08-14 1995-06-20 Nilssen; Ole K. Lighting system with emergency standby feature
JPH07111314A (ja) 1993-10-14 1995-04-25 Kawasaki Steel Corp 半導体集積回路装置
JPH07176624A (ja) 1993-12-20 1995-07-14 Nippon Telegr & Teleph Corp <Ntt> 相補性ｍｏｓ型電界効果トランジスタ集積回路
EP0678984B1 (en) 1994-04-15 2000-07-26 STMicroelectronics S.r.l. High-to-low-voltage signal level shift circuit
TW309911U (en) 1996-07-05 1997-07-01 Cheng-Chen Cai Packing storage case for food
KR20000028826A (ko) * 1998-10-08 2000-05-25 아끼구사 나오유끼 Ｄｃ-ｄｃ 컨버터의 제어 방법, ｄｃ-ｄｃ 컨버터의 제어회로 및 ｄｃ-ｄｃ 컨버터
JP3865283B2 (ja) * 1999-05-26 2007-01-10 松下電器産業株式会社 半導体集積回路
KR20000074998A (ko) 1999-05-27 2000-12-15 윤문수 직류-직류 컨버터
JP2001339045A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
JP2002112542A (ja) 2000-09-29 2002-04-12 Fujitsu General Ltd 電源回路
JP2002111470A (ja) 2000-10-03 2002-04-12 Hitachi Ltd 半導体装置
JP2002159173A (ja) * 2000-11-20 2002-05-31 Sony Corp 電源装置
KR100849355B1 (ko) * 2001-01-17 2008-07-29 엔엑스피 비 브이 제어된 다중-출력 ｄｃ/ｄｃ 컨버터
JP2004088956A (ja) 2002-07-04 2004-03-18 Ricoh Co Ltd 電源回路
JP4270820B2 (ja) * 2002-08-19 2009-06-03 富士通テレコムネットワークス株式会社 多出力ｄｃ−ｄｃコンバータ
US6894466B2 (en) * 2003-02-28 2005-05-17 Astec International Limited Active current sharing circuit
US6903537B2 (en) * 2003-10-22 2005-06-07 Aimtron Technology Corp. Switching DC-to-DC converter with multiple output voltages
KR100928542B1 (ko) * 2003-12-22 2009-11-26 재단법인 포항산업과학연구원 인버터 시스템의 콘덴서 뱅크 상태 감시 장치
JP4381327B2 (ja) 2005-03-02 2009-12-09 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法
JP4841282B2 (ja) 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137406A (ko) * 2012-03-15 2014-12-02 퀄컴 인코포레이티드 Ddr 터미네이션을 지원하도록 추적하는 로드 스위치 제어기에 대한 장치 및 방법

Also Published As

Publication number Publication date
US7781909B2 (en) 2010-08-24
JP2007252140A (ja) 2007-09-27
CN101039067A (zh) 2007-09-19
US20070217108A1 (en) 2007-09-20
CN101039067B (zh) 2011-08-31
KR100895472B1 (ko) 2009-05-06
TWI326153B (en) 2010-06-11
JP4789662B2 (ja) 2011-10-12
TW200737667A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
KR100895472B1 (ko) 전원 장치의 제어 회로, 전원 장치 및 그 제어 방법
US7148665B2 (en) Power supplying methods and apparatus that provide stable output voltage
KR100832827B1 (ko) 정전압 회로
KR100703643B1 (ko) 직류-직류 변환기, 전원 회로 및 그 제어 방법
US8018214B2 (en) Regulator with soft-start using current source
US20080224675A1 (en) Voltage regulator and voltage regulation method
JP2007252137A (ja) 非絶縁降圧型ｄｃ−ｄｃコンバータ
JP2009131062A (ja) 降圧型スイッチングレギュレータ
WO2007018089A1 (ja) 電源装置及びこれを用いた電気機器
JP2008172905A (ja) 半導体装置
CN108432112B (zh) Dc-dc变换器以及负载驱动用半导体集成电路
JP2010051053A (ja) 昇圧ｄｃ−ｄｃコンバータ用制御回路及び昇圧ｄｃ−ｄｃコンバータ
US11881780B2 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
JP2007244012A (ja) Ｄｃ−ｄｃコンバータ制御回路、ｄｃ−ｄｃコンバータ、電源装置およびｄｃ−ｄｃコンバータ制御方法
US7759920B2 (en) Switching regulator and semiconductor device having the same
CN110574273B (zh) 控制电路以及理想二极管电路
JP2007228760A (ja) 電源装置
JP4673350B2 (ja) 直流電源装置
KR100793678B1 (ko) Ｄｃ-ｄｃ 컨버터 제어 회로, ｄｃ-ｄｃ 컨버터 및ｄｃ-ｄｃ 컨버터 제어 방법
KR100797874B1 (ko) 정전압 전원 회로 및 정전압 전원 회로의 제어 방법
JP2006163814A (ja) 電源回路
KR20080012955A (ko) 저전력의 전압 검출 회로 및 그 방법
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
JP2005261102A (ja) スイッチングレギュレータ
JP4973724B2 (ja) 一次側制御用半導体集積回路および直流電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140408

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee