CN101039067B - 电源控制电路、电源及其控制方法 - Google Patents

电源控制电路、电源及其控制方法 Download PDF

Info

Publication number
CN101039067B
CN101039067B CN2006101278819A CN200610127881A CN101039067B CN 101039067 B CN101039067 B CN 101039067B CN 2006101278819 A CN2006101278819 A CN 2006101278819A CN 200610127881 A CN200610127881 A CN 200610127881A CN 101039067 B CN101039067 B CN 101039067B
Authority
CN
China
Prior art keywords
voltage
select
power supply
direct
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101278819A
Other languages
English (en)
Other versions
CN101039067A (zh
Inventor
小泽秀清
长谷川守仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101039067A publication Critical patent/CN101039067A/zh
Application granted granted Critical
Publication of CN101039067B publication Critical patent/CN101039067B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0083—Converters characterised by their input or output configuration
    • H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

本发明的目的在于提供一种电源控制电路、电源及其控制方法，它们能够实现在集成电路中节省功率，并且减少集成电路的延迟时间。输出各自具有不同电压值的多个直流电压(VCC、VBGP、VBGN)的电源(10)的控制电路(50)包括电压改变部分(SW1)，其检测与所述多个直流电压之一的第一直流电压(VCC)相关的输出电流(I1)，并且基于所检测到的输出电流(I1)等设置除第一直流电压(VCC)之外的至少一个直流电压。

Description

电源控制电路、电源及其控制方法
技术领域
本发明涉及电源控制电路、电源及其控制方法。
背景技术
因为近年来随着集成电路(IC)的集成度的提高，加速了电源电压的降低，所以减少了功率消耗，从而实现了功率节省。随着近年来IC的电源电压的降低，装在IC上的MOS晶体管的阈值电压也降低了。阈值电压的降低使得亚阈值区域中的电流中断性能变差，因此即使是在MOS晶体管的栅极和源极之间没有施加电压的关断(OFF)状态下有时也会有漏电流流出。因而，为了通过降低功率消耗量来实现功率节省，漏电流的影响是不能忽视的。
为了抑制MOS晶体管中的漏电流的流动，公知的现有技术有日本未审查专利公开H7-176624和日本未审查专利公开H7-111314中所描述的技术。在日本未审查专利公开H7-176624中所描述的集成电路中，当PMOS晶体管关断时，比PMOS晶体管导通时的背栅极(back gate)电压高的电压被施加到PMOS晶体管的背栅极，并且比NMOS晶体管导通时的背栅极电压低的电压被施加到NMOS晶体管的背栅极，以提高每个晶体管的阈值电压，从而抑制漏电流的流动并且减小功率消耗。
在日本未审查专利公开H7-111314中所描述的集成电路中，其背偏置生成电路将高于电源电压的电压施加到PMOS晶体管的N衬底上，并将低于地电压的电压施加到NMOS晶体管的P衬底上，以提高每个晶体管的阈值电压并减小结电容，从而抑制漏电流的流动并且减小功率消耗量。
发明内容
电源被连接到上述集成电路以向MOS晶体管施加电压。虽然如日本未审查专利公开H7-176624中所述，当背栅极电压被施加到每个晶体管时，抑制了漏电流的流动，减小了集成电路的功率消耗量从而实现了功率节省，但是如果背栅极电压被施加到晶体管，则当晶体管处于导通状态时晶体管的导通电阻增大，因此集成电路的工作速度变低，从而可能延长集成电路的延迟时间。
在这种情况下提出了本发明，并且本发明的目的在于提供能够实现集成电路的功率节省并减少集成电路的延迟时间的电源控制电路、电源及其控制方法。
根据本发明的第一方面，提供了一种电源控制电路，并且根据本发明的第二方法，提供了一种电源。针对这两个方面的电源输出各自具有不同电压值的多个DC电压，并且针对第一方面的电源控制电路和针对第二方面的电源的特征在于包括：电压改变部分，其检测与多个DC电压之一的第一DC电压相关的输出电流，并基于所检测到的输出电流来选择设置电压以设置除第一DC电压之外的至少一个DC电压，其中所述电压改变部分包括检测部分，用于检测输出电流；比较部分，用于输出在检测部分的检测值和参考电压值之间进行比较的结果；以及选择部分，用于基于比较的结果从预先设置的多个设置电压中选择用于设置除第一直流电压之外的至少一个直流电压的设置电压。。
根据本发明第一方面的电源的控制电路和本发明第二方面的电源，电压改变部分检测与多个DC电压之一的第一DC电压相关的输出电流，并基于所检测到的输出电流建立除第一DC电压之外的至少一个DC电压。因此，电压改变部分检测与半导体器件的电源电压(第一DC电压)的值相关的输出电流，并且如果适当地改变输出到半导体器件的背栅极电压(DC电压)，则可以提高阈值电压以防止任何漏电流流入半导体器件，并且抑制由漏电流引起的功率消耗，从而实现功率节省。
此外，根据本发明第一方面的电源的控制电路和本发明第二方面的电源，如果电压改变部分适当地改变要输出到半导体器件的背栅极电压(DC电压)，则与背栅极电压的变化相对应，可以减小半导体器件的导通电阻，从而加快半导体器件的工作速度并且缩短半导体器件的延迟时间。
根据本发明的第三方面，提供了一种用于输出各自具有不同电压值的多个DC电压的电源控制方法，该方法包括以下步骤：检测与多个DC电压之一的第一DC电压相关的输出电流；输出在来自于输出电流的检测值与参考电压值之间进行比较的结果；以及基于比较的结果从预先设置的多个设置电压中选择用于设置除第一直流电压之外的至少一个直流电压的设置电压。
根据本发明的第三方面的电源控制方法，检测与多个DC电压之一的第一DC电压相关的输出电流，并且基于所检测的输出电流设置除第一DC电压之外的至少一个DC电压。因此，如果检测与半导体器件的电源电压(第一DC电压)的值相关的输出电流，并且适当地改变输出到半导体器件的背栅极电压(DC电压)，则可以提高阈值电压，从而防止任何漏电流流入半导体器件，并且抑制由漏电流引起的功率消耗，实现功率节省。
此外，根据本发明的第三方面的电源控制方法，如果适当地改变输出到半导体器件的背栅极电压(DC电压)，则对应于背栅极电压的变化，可以减小半导体器件的导通电阻，从而加快半导体器件的工作速度，并且缩短半导体器件的延迟时间。
根据下面的详细描述并结合附图，将更全面地清楚理解本发明以上的和其它的目的和新颖的特征。但是应当理解，这些附图只是为了说明的目的，而不希望作为对本发明的界限的限定。
附图说明
图1是根据本发明的第一实施例的电源的电路结构图；以及
图2是根据第二实施例的电源的电路结构图。
具体实施方式
<第一实施例>
将参考图1描述本发明的第一实施例。图1是根据第一实施例的电源10的电路结构图。如该图所示，电源10包括第一DC-DC转换器20、第二DC-DC转换器30、第三DC-DC转换器40和控制部分50。同时，控制部分50由集成电路(IC)形成，构成了本发明的控制电路。
第一DC-DC转换器20包括主开关晶体管FET1、同步侧开关晶体管FET2、扼流线圈L1、电容器C1以及传感电阻器RS。此外，控制部分50包括电阻器R1、R2、放大器AMP1、比较器COMP1、误差放大器ERA1、三角波振荡器OSC1和PWM比较器PWM1。
在主开关晶体管FET1中，如图1中所示，输入端(IN1)被连接到其漏极，以使得DC输入电压VIN经输入端(IN1)施加于其漏极。主开关晶体管FET1的源极被连接到同步侧开关晶体管FET2的漏极。同步侧开关晶体管FET2的源极被接地。此外，主开关晶体管FET1的源极和同步侧开关晶体管FET2的漏极被连接到扼流线圈L1。扼流线圈L1被串联连接到传感电阻器RS。该传感电阻器RS被连接到输出端(OUT1)。此外，电容器C1被连接在扼流线圈L1和传感电阻器RS的连接点与地之间。
传感电阻器RS的两端被连接到控制部分50的输入端(FB1)和输入端(CS1)。输入端(FB1)经串联连接的电阻器R1、R2接地，并且被连接到放大器AMP1的非反相输入端。另一方面，输入端(CS1)被连接到放大器AMP1的反相输入端。
如图1中所示，放大器AMP1的输出端(N1)被连接到比较器COMP1的第二非反相输入端。在比较器COMP1中，如图1中所示，其第一非反相输入端被连接到软启动电容器CS，并且参考电压e5被施加到其反相输入端。该参考电压e5被设置为比通过放大电压VRS的电压值而得到的电压(误差放大电压VP)小的值，所述电压VRS是当图中的电流I1超过预定值时所产生的。比较器COMP1的输出端(N2)被连接到第二DC-DC转换器30的开关SW1和第三DC-DC转换器40的开关SW2。根据该实施例，开关SW1和开关SW2由逻辑电路(复用器)构成。当第一DC-DC转换器20被启动时，软启动电容器CS通过恒流电路(未示出)被充电，使得软启动电容器CS的电压从地电压开始逐渐地上升。比较器COMP1将输入到第一非反相输入端的电压和输入到第二非反相输入端的电压中的较高者与参考电压e5进行比较。当输入到非反相输入端的电压高于参考电压e5时，比较器COMP1输出高电平信号。当第一DC-DC转换器20被启动时，比较器COMP1将软启动电容器CS的电压与参考电压e5进行比较，并输出低电平信号。之后，如果第一DC-DC转换器20结束了其启动动作，并且进入到其正常动作状态，则因为软启动电容器CS的电压足够高，所以比较器COMP1将误差放大电压VP与参考电压e5进行比较。因为放大器AMP1放大了电压VRS，所以当流经传感电阻器RS的电流I1大于预定值(误差放大电压VP高于参考电压e5)时，比较器COMP1输出高电平信号。
在误差放大器ERA1中，电阻器R1和电阻器R2的连接点被连接到其反相输入端。通过利用电阻器R1和电阻器R2对外部设备(例如电子设备)的电源电压VCC分压而得到的电压V1被施加到误差放大器ERA1的反相输入端。在误差放大器ERA1中，平滑电容器CS和比较器COMP1的第一非反相输入端被连接到第一非反相输入端，并且参考电压e1被施加到第二非反相输入端。该参考电压e1的值被设置使得当电压e1的值等于被施加到反相输入端的电压V1的值时，电源电压VCC的值变为目标电压值。
PWM比较器PWM1包括正侧输入端(+)和负侧输入端(-)，如图1中所示。该正侧输入端(+)被连接到误差放大器ERA1的输出端(N3)。另一方面，负侧输入端(-)被连接到三角波振荡器OSC1。三角波振荡器OSC1输出三角波信号VS。该三角波信号VS在指定的电压值范围(例如1.0V到2.0V)内振荡。
PWM比较器PWM1的输出端(Q1)经非反相输出端(DH1)连接到主开关晶体管FET1的栅极。另一方面，PWM比较器PWM1的输出端(*Q1)经反相输出端(DL1)被连接到同步侧开关晶体管FET2的栅极。在本实施例中，输出端(OUT1)被连接到外部设备(例如电子设备)。
第二DC-DC转换器30包括主开关晶体管FET3、同步侧开关晶体管FET4、扼流线圈L2和电容器C2。此外，控制部分50包括电阻器R3、R4、误差放大器ERA2、开关SW1、三角波振荡器OSC1和PWM比较器PWM2。
在主开关晶体管FET3中，输入端(IN2)被连接到其漏极，使得DC输入电压VIN经输入端(IN2)施加于其漏极。主开关晶体管FET3的源极被连接到同步侧开关晶体管FET4的漏极。同步侧开关晶体管FET4的源极被接地。此外，主开关晶体管FET3的源极和同步侧开关晶体管FET4的漏极被连接到扼流线圈L2。该扼流线圈L2被连接到输出端(OUT2)。电容器C2被连接在输出端(OUT2)和地之间。同时，根据本实施例，输出端(OUT2)被连接到外部设备(例如电子设备)的PMOS晶体管的背栅极。
输出端(OUT2)被连接到控制部分50的输入端(FB2)。输入端(FB2)经串联连接的电阻器R3、R4接地。在误差放大器ERA2中，电阻器R3和电阻器R4的连接点被连接到其反相输入端。通过利用电阻器R3、R4对PMOS晶体管的背栅极电压VBGP进行分压而得到的电压V2被施加到上述反相输入端。
另一方面，开关SW1被连接到误差放大器ERA2的非反相输入端。参考电压e1或参考电压e2经开关SW1施加到该非反相输入端。当参考电压e2的值等于施加到反相输入端的电压V2时，电压VBGP的值变为目标电压值，并且参考电压e2被设置为比参考电压e1大的值。
PWM比较器PWM2具有正侧输入端(+)和负侧输入端(-)。该正侧输入端(+)被连接到误差放大器ERA2的输出端(N4)。另一方面，像上述PWM比较器PWM1一样，PWM比较器PWM2的负侧输入端(-)被连接到三角波振荡器OSC1。
PWM比较器PWM2的输出端(Q2)经非反相输出端(DH2)连接到主开关晶体管FET3的栅极。另一方面，PWM比较器PWM2的输出端(*Q2)经反相输出端(DL2)连接到同步侧开关晶体管FET4的栅极。
第三DC-DC转换器40包括主开关晶体管FET5、同步侧开关晶体管FET6、扼流线圈L3和电容器C3。控制部分50包括电阻器R5-R7、放大器AMP2、误差放大器ERA3、开关SW2、三角波振荡器OSC1和PWM比较器PWM3。
在主开关晶体管FET5中，输入端(IN3)被连接到其漏极，以使得DC输入电压VIN经输入端(IN3)施加于其漏极。主开关晶体管FET5的源极被连接到同步侧开关晶体管FET6的漏极。同步侧开关晶体管FET6的源极被连接到输出端(OUT3)。此外，主开关晶体管FET5的源极和同步侧开关晶体管FET6的漏极被连接到扼流线圈L3。该扼流线圈L3被接地。电容器C3被连接在输出端(OUT3)和地之间。根据本实施例，输出端(OUT3)被连接到外部设备(例如电子设备)的NMOS晶体管的背栅极。
输出端(OUT3)被连接到控制部分50的输入端(FB3)。输出端(OUT3)经电阻器R5连接到放大器AMP2的反相输入端。电压V3被施加到该反相输入端，电压V3即经电阻器R5反馈NMOS晶体管的背栅极电压VBGN的结果。另一方面，放大器AMP2的非反相输入端被接地。反馈电阻器R6被连接在放大器AMP2的输出端(N5)和放大器AMP2的非反相输入端之间，如图1中所示。
放大器AMP2的输出端(N5)经电阻器R7连接到误差放大器ERA3的反相输入端。另一方面，开关SW2被连接到误差放大器ERA3的非反相输入端。地电压或参考电压e3经开关SW2施加到该非反相输入端。参考电压e3的值被设置使得当电压e3的值等于施加到反相输入端的电压V4的值时，电压VBGN的值变为目标电压值。
PWM比较器PWM3具有正侧输入端(+)和负侧输入端(-)。该正侧输入端(+)被连接到误差放大器ERA3的输出端(N6)。另一方面，像上述PWM比较器PWM1、PWM2一样，负侧输入端(-)被连接到三角波振荡器OSC1。
PWM比较器PWM3的输出端(Q3)经非反相输出端(DH3)连接到主开关晶体管FET5的栅极。另一方面，PWM比较器PWM3的输出端(*Q3)经反相输出端(DL3)连接到同步侧开关晶体管FET6。
接下来，将参考图1描述电源10的控制方法。第一DC-DC转换器20通过交替通/断晶体管FET1、FET2来控制电源电压VCC的值。这个第一DC-DC转换器20可以通过改变主开关晶体管FET1的导通时间TON和主开关晶体管FET1的关断时间TOFF之间的比例(占空比)来将电源电压VCC控制为DC输入电压VIN的目标电压值。根据本实施例，电源电压VCC经输出端(OUT1)提供给外部设备。
输入电压VIN和电源电压VCC之间的关系用如下表达式表示。
VCC＝{TON/(TON+TOFF)}×VIN
其中TON/(TON+TOFF)：占空比
电阻器R1和R2对电源电压VCC进行分压，并且分压得到的电压V1被输入到误差放大器ERA1。误差放大器ERA1将电压V1与参考电压e1进行比较，并且将误差输出电压VOP1输出到PWM比较器PWM1。该误差输出电压VOP1通过反相放大参考电压e1和电压V1之间的误差电压而得到。
在PWM比较器PWM1中，误差输出电压VOP1被输入到正侧输入端(+)，并且三角波信号VS从三角波振荡器OSC1输入到负侧输入端(-)。PWM比较器PWM1将误差输出电压VOP1与三角波信号VS的电压值进行比较。
如果误差输出电压VOP1大于三角波信号VS的电压值，则PWM比较器PWM1从输出端(Q1)输出高电平PWM信号。此时，PWM比较器PWM1从反相输出端(*Q1)输出低电平反相PWM信号。另一方面，如果误差输出电压VOP1小于三角波信号VS的电压值，则PWM比较器PWM1从输出端(Q1)输出低电平PWM信号。此时，PWM比较器PWM1从反相输出端(*Q1)输出高电平反相PWM信号。
如果电压V1低于参考电压e1，则误差输出电压VOP1增大，使得PWM信号变为高电平(TON)的时段延长。因此，上述占空比增大，从而电源电压VCC升高。相反，如果电压V1高于参考电压e1，则误差输出电压VOP1降低，使得PWM信号变为低电平(TOFF)的时段延长。因而，上述占空比减小，从而电源电压VCC下降。
PWM信号经非反相输出端(DH1)被输入到主开关晶体管FET1的栅极。当PWM信号为高电平时，主开关晶体管FET1导通，并且当PWM信号为低电平时，主开关晶体管FET1关断。此外，反相PWM信号经反相输出端(DL1)被输入到同步侧开关晶体管FET2的栅极。当反相PWM信号为低电平时，同步侧开关晶体管FET2关断，并且当反相PWM信号为高电平时，同步侧开关晶体管FET2导通。当PWM信号按预定的占空比在高电平和低电平之间重复地变化，并且同时反相PWM信号按预定的占空比在低电平和高电平之间重复地变化时，电源电压VCC由目标电压控制，并经输出端(OUT1)提供到外部设备(例如电子设备)的电源端。
当电源电压VCC被提供到外部设备时，本实施例的第一DC-DC转换器20的操作如下。当第一DC-DC转换器20为外部设备提供电源电压VCC时，电流I1流经传感电阻器RS，如图1中所示。该电流I1产生传感电阻器RS两端之间的电压VRS。然后，该电压VRS被施加到放大器AMP1的反相输入端和非反相侧输入端，如图1中所示。该放大器AMP1具有缓冲器的功能。
根据本实施例，电源电压VCC对应于本发明的第一DC电压，因为其是多个电压(电源电压VCC和背栅极电压VBGP、VBGN)之中电源10提供给外部设备的那个电压。电流I1对应于本发明的输出电流，因为该电流与外部设备的负载(未示出)相对应地改变，并且从图1中可知该电流与电源电压VCC相关联。此外，传感电阻器RS对应于本发明的电阻器器件，因为其传导电流I1并将电流I1转换成电压VRS。根据本实施例，传感电阻器RS和放大器AMP1对应于本发明的检测部分(电压改变部分)。
放大器AMP1输出误差放大电压VP。该误差放大电压VP的值与传感电阻器RS两端的电位之间的电位差(VRS)成比例，并且对应于本发明的检测值。误差放大电压VP被输入到比较器COMP1的第二非反相输入端。比较器COMP1将误差放大电压VP与参考电压e5进行比较。当误差放大电压VP大于参考电压e5时，该比较器COMP1输出高电平信号。当比较器COMP1输出高电平信号时，电源电压VCC被提供给外部设备，电流I1大于预定值，并且误差放大电压VP的值超过参考电压e5的值。
另一方面，当误差输出信号VP小于参考电压e5时，比较器COMP1输出低电平信号。当比较器COMP1输出低电平信号时，不向外部设备提供电源电压，并且没有电流I1流过。同时，比较器COMP1对应于本发明的比较部分(电压改变部分)，因为其将误差放大电压VP与参考电压e5进行比较，并且输出高电平信号或低电平信号。
当第一DC-DC转换器20的比较器COMP1输出高电平信号时，第二DC-DC转换器30的操作如下。像上述第一DC-DC转换器20一样，第二DC-DC转换器30通过交替通/断晶体管FET3、FET4来控制背栅极电压VBGP的值。这里省略了对与第一DC-DC转换器20相同的控制方法的描述。根据本实施例，背栅极电压VBGP经输出端(OUT2)被提供给外部设备的PMOS晶体管的背栅极。
电阻器R3、R4对背栅极电压VBGP进行分压，并且通过分压得到的电压V2被输入到误差放大器ERA2。当开关SW1接收到从比较器COMP1输出的高电平信号时，其被连接到端子T1。因此，参考电压e1经开关SW1施加到误差放大器ERA2的非反相输入端。
误差放大器ERA2将电压V2与参考电压e1进行比较，并将误差输出电压输出到PWM比较器PWM2。该误差输出电压VOP2通过反相放大参考电压e1与电压V2之间的误差电压而得到。
在PWM比较器PWM2中，如图1中所示，误差输出电压VOP2被输入到正侧输入端(+)，并且三角波信号VS被输入到负侧输入端(-)。PWM比较器PWM2与上述PWM比较器PWM1的工作方式相同，使得背栅极电压VBGP被控制为具有与电源电压VCC相同的值，并且经输出端(OUT2)提供给PMOS晶体管的背栅极。参考电压e1对应于本发明的第一选择电压，因为背栅极电压VBGP的电压值被设置为基本上与电源电压VCC(第一DC电压)的电压值相同。此外，电压值为参考电压e1的电源S1对应于本发明的第一电源，因为其被用于将背栅极电压VBGP的电压值设置为基本上与电源电压VCC的电压值相同的值。
另一方面，当第一DC-DC转换器20的比较器COMP1输出低电平信号时，第二DC-DC转换器30的操作如下。当开关SW1接收到低电平信号时，其被连接到端子T2。因此，参考电压e2经开关SW2施加到误差放大器ERA2的非反相输入端。参考电压e2的值被设为大于参考电压e1的值。同时，开关SW1对应于本发明的第一改变部分(电压改变部分)，因为当开关SW1接收到高电平信号或低电平信号时，其被连接到端子T1或端子T2，从而使得其被连接到电源S1或电压值为参考电压e2的电源S2。
误差放大器ERA2将电压V2与参考电压e2进行比较，并将误差输出电压VOP3输出到PWM比较器PWM2。该误差输出电压VOP3通过反相放大参考电压e2和电压V2之间的误差电压而得到。
在PWM比较器PWM2中，误差输出电压VOP3被输入到正侧输入端(+)，并且三角波信号VS被输入到负侧输入端(-)。PWM比较器PWM2的工作方式与PWM比较器PWM1相同，使得背栅极电压VBGP被控制为具有比电源电压VCC大的值，并经输出端(OUT2)提供给PMOS晶体管的背栅极。这里，参考电压e2对应于本发明的第二选择电压，因为背栅极电压VBGP的电压值被预先设置为大于电源电压VCC(第一DC电压)的电压值。此外，电压值为参考电压e2的电源S2对应于本发明的第二电源，因为其被用于将背栅极电压VBGP的电压值设置为大于电源电压VCC的电压值的值。
当第一DC-DC转换器20的比较器COMP1输出高电平信号时，第三DC-DC转换器40的操作如下。这里将省略对与第一和第二DC-DC转换器20、30相同的控制方法的描述。像第一和第二DC-DC转换器20、30一样，第三DC-DC转换器40通过交替通/断晶体管FET5、FET6来控制背栅极电压VBGN的值。根据本实施例，具有负电压值的背栅极电压VBGN经输出端(OUT3)被提供给外部设备的NMOS晶体管的背栅极。
当开关SW2接收到从比较器COMP1输出的高电平信号时，开关SW2被连接到端子T4。因此，参考电压e3经开关SW2施加到误差放大器ERA3的非反相输入端。
误差放大器ERA3通过比较电压V4和参考电压e3将误差输出电压VOP4输出到PWM比较器PWM3。该误差输出电压VOP4通过反相放大参考电压e3和电压V4之间的误差电压而得到。
在PWM比较器PWM3中，误差输出电压VOP4被输入到正侧输入端(+)，并且三角波信号VS被输入到负侧输入端(-)。PWM比较器PWM3的工作方式与PWM比较器PWM1和PWM2相同，因此背栅极电压VBGN被控制为具有目标电压值，并且经输出端(OUT3)提供给NMOS晶体管的背栅极。
另一方面，当第一DC-DC转换器20的比较器COMP1输出低电平信号时，第三DC-DC转换器40的操作如下。当开关SW2接收到低电平信号时，其被连接到端子T3。因此，地电压经开关SW2施加到误差放大器ERA3的非反相输入端。同时，开关SW2对应于本发明的第二改变部分(电压改变部分)，因为当开关SW2接收到高电平信号或低电平信号时，其被连接到端子T3或端子T4以选择地电压或参考电压e3。
误差放大器ERA3将电压V4与地电压进行比较，并将误差输出电压VOP5输出到PWM比较器PWM3。该误差输出电压VOP5通过反相放大地电压与电压V4之间的误差电压而得到。
在PWM比较器PWM3中，误差输出电压VOP5被输入到正侧输入端(+)，并且三角波信号VS被输入到负侧输入端(-)。PWM比较器PWM3的工作方式与PWM比较器PWM1和PWM2相同，使得背栅极电压VBGN被控制为具有地电压值，并且经输出端(OUT3)被提供给NMOS晶体管的背栅极。
<第一实施例的效果>
上述第一实施例的电源10及其控制电路利用传感电阻器RS和放大器AMP1检测电流I1，并利用比较器COMP1和开关SW1、SW2基于电流I1改变背栅极电压VBGP、VBGN的值。根据本实施例，传感电阻器RS和放大器AMP1检测被提供给外部设备的电流I1，并且当外部设备处于待机状态时，利用比较器COMP和开关SW1将背栅极电压VBGP控制为比电源电压VCC大的值，以提高阈值电压并防止漏电流流入PMOS晶体管，从而防止漏电流消耗功率并实现功率节省。
此外，当外部设备处于工作状态时，本实施例的电源10和控制电路利用比较器COMP1和开关SW1将背栅极电压VBGP控制为与电源电压VCC相同的值，从而与背栅极电压VBGP的值被控制为大于电源电压VCC的值的情况相比，可以减小PMOS晶体管的导通电阻，从而加快PMOS晶体管的工作速度，并且缩短PMOS晶体管的延迟时间。
根据本实施例的电源10的控制方法，检测电流I1，并基于电流I1改变背栅极电压VBGP、VBGN的值。根据本实施例，检测被提供给外部设备的电流I1，并且当外部设备处于待机状态时，将背栅极电压VBGP的值控制为比电源电压VCC的值大的值，以提高阈值电压，防止漏电流流入PMOS晶体管，从而防止漏电流消耗功率并且实现功率节省。
此外，根据本实施例的电源10的控制方法，当外部设备处于工作状态时，背栅极VBGP的值被控制为基本上与电源电压VCC相同的值，从而与背栅极电压VBGP的值被控制为大于电源电压VCC的值的情况相比，可以减小PMOS晶体管的导通电阻，从而加快PMOS晶体管的工作速度，并且缩短PMOS晶体管的延迟时间。
本实施例的电源10及其控制电路从预先设置的参考电压e1-e3中选择用于设置背栅极电压VBGP、VBGN的参考电压，该选择基于比较器COMP1将通过放大传感电阻器RS的两端之间的电位差(VRS)而得到的电压(误差放大电压VP)与参考电压e5或软启动电容器CS的电压进行比较而得到的比较结果。根据本实施例，在比较器COMP1的每次比较中，开关SW1、SW2可以从参考电压e1-e3中选择用于设置背栅极电压VBGP、VBGN的参考电压，以优化被选择的参考电压，来改变阈值电压。
此外，根据本实施例的电源10及其控制电路，在比较器COMP1的每次比较中，开关SW1、SW2从参考电压e1-e3中选择用于设置背栅极电压VBGP、VBGN的参考电压，并且可以优化被选择的参考电压，以减小PMOS晶体管和NMOS晶体管的导通电阻，并加快PMOS晶体管和NMOS晶体管的工作速度。
此外，根据本实施例的电源10的控制方法，从预先设置的参考电压e1-e3中选择用于设置背栅极电压VBGP、VBGN的参考电压，该选择基于将通过放大源自于电流I1的电位差(VRS)而得到的电压(误差放大电压VP)与参考电压e5进行比较得到的结果。根据本实施例，在每次将误差放大电压VP与参考电压e5或软启动电容器CS的电压进行比较时，从参考电压e1-e3中选择用于设置背栅极电压VBGP、VBGN的参考电压，并且可以优化被选择的参考标准，以改变阈值电压。
此外，根据本实施例的电源10的控制方法，在每次将误差放大电压VP与参考电压e5或软启动电容器CS的电压进行比较时，从参考电压e1-e3中选择用于设置背栅极电压VBGP、VBGN的参考电压，并且可以优化被选择的标准电压，以减小PMOS晶体管和NMOS晶体管的导通电阻，并加快PMOS晶体管和NMOS晶体管的工作速度。
第一实施例的电源10包括用于传导电流以转换成电压VRS的电阻器器件RS以及被转换为电压VRS的电流I1被输入到其中的放大器AMP1。根据本实施例，电流I1可以被利用简单的结构(电阻器器件RS)转换成电压VRS，并且通过放大器AMP1(缓冲器)提高输入阻抗。因此，不会发生电流I1流入放大器AMP1的情况，从而可以准确地检测流到外部设备的电流。
此外，本实施例的电源10的控制电路具有放大器AMP1，由电压VRS转换的电流I1的值被输入放大器AMP1。因为在本实施例中，通过放大器AMP1(缓冲器)提高了输入阻抗，所以可以防止电流I1流入放大器AMP1。
当在第一实施例的电源10及其控制电路中基于比较器COMP1的比较结果判定通过放大传感电阻器RS的两端之间的电位差(VRS)得到的电压(误差放大电压VP)大于参考电压e5的值时，开关SW1被连接到端子T1以选择参考电压e1。根据本实施例，当外部设备处于工作状态时(其中流经电阻器RS的电流I1大于预定值，并且误差放大电压VP大于参考电压e5)，背栅极电压VBGP的值可以被设置为基本上与电源电压VCC相同的值，从而与背栅极电压VBGP的值被设置为大于电源电压VCC的值的情况相比，减小了PMOS的导通电阻，从而加快了PMOS晶体管的工作速度，并且缩短了PMOS晶体管的延迟时间。
根据本实施例的电源10及其控制电路，当基于比较器COMP1的比较结果判定误差放大电压VP小于参考电压e5的值时，开关SW1被连接到端子T2以选择参考电压e2。根据本实施例，当外部设备处于待机状态时(其中没有电流I1流经电阻器RS，并且误差放大电压VP小于参考电压e5)，背栅极电压VBGP的值被设置为比电源电压VCC的值大的值，从而与背栅极电压VBGP的值被设置为基本上与电源电压VCC相同的值的情况相比，提高了阈值电压，从而防止了漏电流流入PMOS晶体管中，以减少漏电流所引起的功率消耗，并实现功率节省。
此外，根据本实施例的电源10的控制方法，当基于将误差放大电压VP与参考电压e5的值进行比较得到的结果判定误差放大电压VP大于参考电压e5的值时，选择参考电压e1。根据本实施例，误差放大电压VP变为大于参考电压e5的值，并且当外部设备处于工作状态时，背栅极电压VBGP的值被设置为基本上与电源电压VCC的值相同，从而与背栅极电压VBGP的值被设置为大于电源电压VCC的值的情况相比，减小了PMOS晶体管的导通电阻，从而加快了PMOS晶体管的工作速度，并且缩短了PMOS晶体管的延迟时间。
此外，根据本实施例的电源10的控制方法，当判定误差放大电压VP小于参考电压e5的值时，选择参考电压e2。根据本实施例，误差放大电压VP变为小于参考电压e5，并且当外部设备处于待机状态时，背栅极电压VBGP的值被设置为比电源电压VCC的值大的值，从而与背栅极电压VBGP的值被设置为与电源电压VCC相同的值的情况相比，提高了阈值电压，从而防止了任何漏电流流入PMOS晶体管，并且减少了由漏电流引起的功率消耗以实现功率节省。
根据第一实施例的电源10及其控制电路，当背栅极电压VBGP被利用参考电压e1(第一选择电压)设置为基本上与电源电压VCC相同的值时，与电压值被设置为大于电源电压VCC的值的情况相比，当外部设备处于工作状态时，可以减小PMOS晶体管的导通电阻，从而加快PMOS晶体管的工作速度，并且缩短PMOS晶体管的延迟时间。
根据本实施例的电源10及其控制电路，当背栅极电压VBGP被利用参考电压e2(第二选择电压)设置为大于电源电压VCC的值时，与电压值被设置为基本上与电源电压VCC相同的值的情况相比，当外部设备处于待机状态时，阈值电压可以被设置为更高的值，从而防止了任何漏电流流入PMOS晶体管，并减少了由漏电流引起的功率消耗，以实现功率节省。
此外，根据本实施例的电源10的控制方法，如果背栅极电压被利用参考电压e1(第一选择电压)进行设置，并且当外部设备处于工作状态时背栅极电压被输出到PMOS晶体管的背栅极，则与大于电源电压VCC的电压被输出到背栅极的情况相比，可以减小PMOS晶体管的导通电阻，从而加快PMOS晶体管的工作速度，并且缩短PMOS晶体管的延迟时间。
此外，根据本实施例的电源10的控制方法，如果当背栅极电压被利用参考电压e2(第二选择电压)进行设置并且外部设备处于待机状态时背栅极电压被输出到PMOS晶体管的背栅极，则与小于电源电压VCC的电压被输出到背栅极的情况相比，阈值电压可以被设置为更高的值，从而防止任何漏电流流入PMOS晶体管，并且抑制由漏电流引起的功率消耗以实现功率节省。
根据第一实施例的电源10及其控制电路，当基于比较器COMP1的比较结果判定通过放大传感电阻器RS两端之间的电位差(VRS)而得到的电压(误差放大电压VP)大于参考电压e5的值时，开关SW2被连接到端子T3以选择地电压。根据本实施例，如果流经电阻器RS的电流I1超过预定值并且误差放大电压VP变得大于参考电压e5，则背栅极电压VBGN的值被设置为地电压，从而与背栅极电压VBGN的值不被设置为地电压的情况相比，当外部设备处于工作状态时可以减小NMOS晶体管的导通电阻，从而加快NMOS晶体管的工作速度，并且缩短NMOS晶体管的延迟时间。
根据本实施例的电源10及其控制电路，当基于比较器COMP1的比较结果判定误差放大电压VP小于参考电压e5的值时，开关SW2被连接到端子T4以选择参考电压e3。根据本实施例，当没有电流I1流经电阻器RS从而误差放大电压VP变得小于参考电压e5的值时，背栅极电压VBGN的值被设置为比开关被连接到端子T3时的值小的值(绝对值变大)，因此与背栅极电压VBGN的值被设置为地电压的情况相比，当外部设备处于待机状态时可以提高阈值电压，从而防止任何漏电流流入NMOS晶体管，并且减小由漏电流引起的功率消耗以实现功率节省。
根据第一实施例的电源10及其控制电路，当背栅极电压VBGN被利用地电压进行设置从而其电压值为地电压值时，与其电压值不被设置为地电压值的情况相比，当外部设备处于工作状态时可以减小NMOS晶体管的导通电阻，从而加快NMOS晶体管的工作速度，并且缩短NMOS晶体管的延迟时间。
此外，根据本实施例的电源10及其控制电路，如果背栅极电压VBGN的电压值被利用参考电压e3设置为比使用地电压时的值小的值(其绝对值较大)，则与背栅极电压VBGN被设置为地电压的情况相比，当外部设备处于待机状态时阈值电压可以被设置为更高的值，从而防止任何漏电流流入NMOS晶体管，并且抑制由漏电流引起的功率消耗以实现功率节省。
根据本实施例的电源10的控制方法，如果背栅极电压VBGN被利用地电压进行设置并且当外部设备处于工作状态时背栅极电压VBGN被输出到NMOS晶体管的背栅极，则与利用参考电压e3设置的背栅极电压VBGN被输出到NMOS晶体管的背栅极的情况相比，可以减小NMOS晶体管的导通电阻，从而加快NMOS晶体管的工作速度，并且缩短NMOS晶体管的延迟时间。
根据本实施例的电源10的控制方法，如果背栅极电压VBGN被利用参考电压e3进行设置并且当外部设备处于待机状态时背栅极电压VBGN被输出到NMOS晶体管的背栅极，则与背栅极电压被利用地电压进行设置并且该背栅极电压被输出到NMOS晶体管的背栅极的情况相比，阈值电压可以被设置为更高的值，从而防止任何漏电流流入NMOS晶体管，并且抑制由漏电流引起的功率消耗以实现功率节省。
<第二实施例>
将参考图2描述本发明的第二实施例。图2是第二实施例的电源10A的电路结构示图。省略了对与第一实施例相同的结构的描述，并且相同的组件使用了相同的标号。在第二DC-DC转换器30中，如图2中所示，参考电压e2或参考电压e7经开关SW1施加到误差放大器ERA2的非反相输入端。该参考电压e7的值被设置为与参考电压e1相同的值。
在第三DC-DC转换器40中，如图2中所示，参考电压e8或参考电压e9经开关SW2施加到误差放大器ERA3的非反相输入端。参考电压e8的值被设置为小于参考电压e1的值。此外，参考电压e9的值被设置为大于参考电压e8的值。
如果第一DC-DC转换器20的比较器COMP1输出高电平信号，则第二DC-DC转换器30的操作如下。当开关SW1接收到高电平信号时，其被连接到端子T11。因此，参考电压e7经开关SW1施加到误差放大器ERA2的非反相输入端。
误差放大器ERA2将电压V2与参考电压e7进行比较，并将误差输出信号VOP21输出到PWM比较器PWM2。该误差输出信号VOP21通过反相放大参考电压e7与电压V2之间的误差电压而得到。
根据本实施例，PWM比较器PWM2的工作方式与第一实施例相同，从而背栅极电压VBGP被控制为具有基本上与电源电压VCC相同的值，并且经输出端(OUT2)被提供给PMOS晶体管的背栅极。这里，参考电压e7对应于本发明的第一选择电压，因为背栅极电压VBGP的值被设置为基本上与电源电压VCC(第一DC电压)的值相同的值。电压值为参考电压e7的电源S7对应于本发明的第一电源，因为背栅极电压VBGP的值被设置为基本上与电源电压VCC的值相同的值。
另一方面，当开关SW1接收到低电平信号时，其被连接到端子T2。因此，参考电压e2经开关SW1被施加到误差放大器ERA2的非反相输入端。根据本实施例，PWM比较器PWM2的工作方式与第一实施例相同，从而背栅极电压VBGP被控制为具有比电源电压VCC大的值，并且经输出端(OUT2)被提供给PMOS晶体管的背栅极。
如果第一DC-DC转换器20的比较器COMP1输出高电平信号，则第三DC-DC转换器40的操作如下。当开关SW2接收到高电平信号时，其被连接到端子T13。因此，参考电压e8经开关SW2被施加到误差放大器ERA3的非反相输入端。
误差放大器ERA3将电压V4与参考电压e8进行比较，并将误差输出信号VOP41输出到PWM比较器PWM3。该误差输出信号VOP41通过反相放大参考电压e8与电压V4之间的误差电压而得到。
根据本实施例，PWM比较器PWM3的工作方式与第一实施例相同，从而具有负电压值的背栅极电压VBGN被控制为具有小于电源电压VCC和地电压的值，并且通过输出端(OUT3)提供给NMOS晶体管的背栅极。参考电压e8对应于本发明的第三选择电压，因为背栅极电压VBGN的电压值被设置为比电源电压VCC(第一DC电压)的值和地电压值小的值。电压值为参考电压e8的电源S8对应于本发明的第三电源，因为背栅极电压VBGN的电压值被设置为比电源电压VCC的值和地电压值小的值。
另一方面，当开关SW2接收到低电平信号时，其被连接到端子T14。因此，参考电压e9经开关SW2施加到误差放大器ERA3的非反相输入端。
误差放大器ERA3将电压V4与参考电压e9进行比较，并将误差输出信号VOP42输出到PWM比较器PWM3。该误差输出信号VOP42通过反相放大参考电压e9与电压V4之间的误差电压而得到。
根据本实施例，PWM比较器PWM3的工作方式与第一实施例相同，从而具有负电压值的背栅极电压VBGN经输出端(OUT3)被施加到NMOS晶体管的背栅极。参考电压e9对应于本发明的第四选择电压，因为其被设置使得背栅极电压VBGN的绝对电压值变得大于开关SW2被连接到端子T13时的值。同时，电压值为参考电压e9的电源S9对应于本发明的第四电源，因为背栅极电压VBGN的绝对电压值被用于建立比使用参考电压e8时的值大的值。
<第二实施例的效果>
根据上述第二实施例的电源10A及其控制电路，当基于比较器COMP1的比较结果判定通过放大传感电阻器RS的两端之间的电位差(VRS)而得到的电压(误差放大电压VP)大于参考电压e5的值时，开关SW1被连接到端子T11以选择参考电压e7。根据本实施例，流经电阻器RS的电流I1大于预定值，所以误差放大电压VP变得大于参考电压e5，并且当外部设备处于工作状态时，背栅极电压VBGP的值被设置为基本上与电源电压VCC的值相同的值，因此与背栅极电压VBGP的值被设置为大于电源电压VCC的值的情况相比，可以减小PMOS晶体管的导通电阻，从而加快PMOS晶体管的工作速度，并且缩短PMOS晶体管的延迟时间。
此外，根据本实施例的电源10A的控制方法，当基于将误差放大电压VP与参考电压e5的值进行比较的结果判定误差放大电压VP大于参考电压e5的值时，选择参考电压e7。根据本实施例，误差放大电压VP变得大于参考电压e5，并且当外部设备处于工作状态时背栅极电压VBGP的值被设置为与电源电压VCC相同的值，因此与背栅极电压VBGP的值被设置为大于电源电压VCC的值的情况相比，可以减小PMOS晶体管的导通电阻，从而加快PMOS晶体管的工作速度，并且缩短PMOS晶体管的延迟时间。
根据第二实施例的电源10A及其控制电路，当基于比较器COMP1的比较结果判定通过放大传感电阻器RS两端之间的电位差(VRS)而得到的电压(误差放大电压VP)大于参考电压e5的值时，开关SW2被连接到端子T13以选择参考电压e8。根据该实施例，当流经电阻器RS的电流I1超过预定值从而误差放大电压VP变得大于参考电压e5的值时，背栅极电压VBGN被设置为小于电源电压VCC和地电压的值，因此与背栅极电压VBGN的值被设置为大于电源电压VCC和地电压的值的情况相比，当外部设备处于工作状态时可以减小NMOS晶体管的导通电阻，从而加快NMOS晶体管的工作速度，并且缩短NMOS晶体管的延迟时间。
此外，根据本实施例的电源10A及其控制电路，当基于比较器COMP1的比较结果判定误差放大电压VP小于参考电压e5的值时，开关SW2被连接到端子T14以选择参考电压e9。根据本实施例，当没有电流I1流经电阻器RS从而误差放大电压VP变得小于参考电压e5时，背栅极电压VBGN的值被设置为大于开关SW2被连接到端子T13时的值，因此与开关SW2被连接到端子T13的情况相比可以增大阈值电压，从而防止任何漏电流流入NMOS晶体管，并且抑制当外部设备处于待机状态时由漏电流引起的功率消耗以，因此可以实现功率节省。
根据第二实施例的电源10A及其控制电路，如果背栅极电压VBGN被利用参考电压e8(第三选择电压)设置为小于电源电压VCC和地电压的值，则与电压值被设置为大于电源电压VCC和地电压的值的情况相比，当外部设备处于工作状态时可以减小NMOS晶体管的导通电阻，从而加快NMOS晶体管的工作速度，并且缩短NMOS晶体管的延迟时间。
此外，根据本实施例的电源10A及其控制电路，如果背栅极电压VBGN的绝对电压值被利用参考电压e9(第四选择电压)设置为大于使用参考电压e8时的值，则与背栅极电压VBGN被利用参考电压e8设置的情况相比，当外部设备处于待机状态时阈值电压可以被设置为较大的值，从而防止任何漏电流流入NMOS晶体管并且抑制由漏电流引起的功率消耗。
根据本实施例的电源10A的控制方法，如果背栅极电压VBGN被利用参考电压e8(第三选择电压)进行设置并且当外部设备处于工作状态时背栅极电压VBGN被输出到NMOS晶体管的背栅极，则与大于电源电压VCC和地电压的电压值被输出到NMOS晶体管的背栅极的情况相比，可以减小NMOS晶体管的导通电阻，从而加快NMOS晶体管的工作速度，并且缩短NMOS晶体管的延迟时间。
此外，根据本实施例的电源10A的控制方法，如果背栅极电压VBGN被利用参考电压e9(第四选择电压)进行设置并且当外部设备处于待机状态时背栅极电压VBGN被输出到NMOS晶体管的背栅极，则与背栅极电压被利用参考电压e8(第三选择电压)进行设置并且背栅极电压被输出到NMOS晶体管的背栅极的情况相比，阈值电压可以被设置为较大的值，从而防止任何漏电流流入NMOS晶体管并且抑制由漏电流引起的功率消耗以实现功率节省。
本发明不局限于上述实施例，而是可以通过在不脱离本发明的精神的范围内修改其部分结构来执行。在第二实施例的电源10A及其控制电路中，参考电压e7的值不仅被设置为与参考电压e7相同的值，而且是大于参考电压e1的值且小于参考电压e2的值的值。同时，上述实施例的电源10、10A的控制部分50可以由单个半导体芯片或多个半导体芯片构成。此外，电源10、10A可以由单个半导体芯片或多个半导体芯片构成。此外，电子设备可以利用包括控制部分和DC-DC转换器的电源。
根据本发明的电源控制电路、电源及控制方法，因为检测了多个DC电压中与第一DC电压相关的输出电流并且基于检测到的输出电流建立了除第一DC电压之外的至少一个DC电压，所以如果检测与半导体器件的电源电压(第一DC电压)的值相关的输出电流并且适当地改变被输出到半导体器件的背栅极电压(DC电压)，则可以增大阈值电压，从而防止任何漏电流流入半导体器件，并且抑制由漏电流引起的功率消耗以实现功率节省。
此外，根据本发明的电源控制电路、电源及控制方法，如果适当地改变输出到半导体器件的背栅极电压(DC电压)，则与背栅极电压的变化相对应，可以减小半导体器件的导通电阻，从而加快半导体器件的工作速度，并且缩短半导体器件的延迟时间。
本申请基于2006年3月17日提交的在先日本专利申请No.2006-74777，并要求该专利申请的优先权，该专利申请的全部内容都被通过引用结合于此。

Claims (17)

1.一种用于输出各自具有不同电压值的多个直流电压的电源控制电路，包括：
电压改变部分，其检测与所述多个直流电压之一的第一直流电压相关的输出电流，并基于所述检测到的输出电流来选择设置电压以设置除所述第一直流电压之外的至少一个直流电压，其中所述电压改变部分包括：
检测部分，用于检测所述输出电流；
比较部分，用于输出在所述检测部分的检测值和参考电压值之间进行比较的结果；以及
选择部分，用于基于所述比较的结果从预先设置的多个设置电压中选择所述用于设置除第一直流电压之外的至少一个直流电压的设置电压。
2.根据权利要求1所述的电源控制电路，其中所述检测部分包括缓冲器，被转换为电压的所述输出电流的值被输入所述缓冲器中以输出所述检测值。
3.根据权利要求1所述的电源控制电路，其中所述预先设置的多个设置电压包括：被设置为所述第一直流电压的第一选择电压和被设置为比所述第一选择电压的电压值大的值的第二选择电压；提供了用于提供所述第一选择电压的第一电源和用于提供所述第二选择电压的第二电源；所述选择部分包括被连接到所述第一电源和所述第二电源中的任一个的第一改变部分；并且当基于所述比较的结果判定所述检测值大于所述参考电压值时，所述选择部分通过将所述第一改变部分连接到所述第一电源来选择所述第一选择电压，而当基于所述比较的结果判定所述检测值小于所述参考电压值时，所述选择部分通过将所述第一改变部分连接到所述第二电源来选择所述第二选择电压。
4.根据权利要求3所述的电源控制电路，其中所述第一直流电压是要被输出到P型半导体器件的电源端的电源电压，并且具有由所述第一选择电压和所述第二选择电压设置的电压值的直流电压是被输出到所述P型半导体器件的背栅极的背栅极电压。
5.根据权利要求1所述的电源控制电路，其中所述预先设置的多个设置电压包括：被设置为比所述第一直流电压的电压值较小的值的第三选择电压和被设置为比所述第三选择电压的电压值大的值的第四选择电压；提供了用于提供所述第三选择电压的第三电源和用于提供所述第四选择电压的第四电源；所述选择部分包括被连接到所述第三电源和所述第四电源中的任一个的第二改变部分；并且当基于所述比较的结果判定所述检测值大于所述参考电压值时，所述选择部分通过将所述第二改变部分连接到所述第三电源来选择所述第三选择电压，而当基于所述比较的结果判定所述检测值小于所述参考电压值时，所述选择部分通过将所述第二改变部分连接到所述第四电源来选择所述第四选择电压。
6.根据权利要求5所述的电源控制电路，其中所述第一直流电压是要被输出到N型半导体器件的电源端的电源电压，并且具有由所述第三选择电压和所述第四选择电压设置的电压值的直流电压是被输出到所述N型半导体器件的背栅极的背栅极电压。
7.一种用于输出各自具有不同电压值的多个直流电压的电源，包括：
电压改变部分，其检测与所述多个直流电压之一的第一直流电压相关的输出电流，并基于所述检测到的输出电流来选择设置电压以设置除所述第一直流电压之外的至少一个直流电压，其中所述电压改变部分包括：
检测部分，用于检测所述输出电流；
比较部分，用于输出在所述检测部分的检测值和参考电压值之间进行比较的结果；以及
选择部分，用于基于所述比较的结果从预先设置的多个设置电压中选择所述用于设置除第一直流电压之外的至少一个直流电压的设置电压。
8.根据权利要求7所述的电源，其中所述检测部分包括：电阻器器件，用于传导所述输出电流以转换为电压；以及缓冲器，由所述电阻器器件转换为电压的所述输出电流的值被输入到所述缓冲器中以输出所述检测结果。
9.根据权利要求7所述的电源，其中所述预先设置的多个设置电压包括：被设置为所述第一直流电压的第一选择电压和被设置为比所述第一选择电压的电压值大的值的第二选择电压；提供了用于提供所述第一选择电压的第一电源和用于提供所述第二选择电压的第二电源；所述选择部分包括被连接到所述第一电源和所述第二电源中的任一个的第一改变部分；并且当基于所述比较的结果判定所述检测值大于所述参考电压值时，所述选择部分通过将所述第一改变部分连接到所述第一电源来选择所述第一选择电压，而当基于所述比较的结果判定所述检测值小于所述参考电压值时，所述选择部分通过将所述第一改变部分连接到所述第二电源来选择所述第二选择电压。
10.根据权利要求9所述的电源，其中所述第一直流电压是要被输出到P型半导体器件的电源端的电源电压，并且具有由所述第一选择电压和所述第二选择电压设置的电压值的直流电压是被输出到所述P型半导体器件的背栅极的背栅极电压。
11.根据权利要求7所述的电源，其中所述预先设置的多个设置电压包括：被设置为比所述第一直流电压的电压值小的值的第三选择电压和被设置为比所述第三选择电压的电压值大的值的第四选择电压；提供了用于提供所述第三选择电压的第三电源和用于提供所述第四选择电压的第四电源；所述选择部分包括被连接到所述第三电源和所述第四电源中的任一个的第二改变部分；并且当基于所述比较的结果判定所述检测值大于所述参考电压值时，所述选择部分通过将所述第二改变部分连接到所述第三电源来选择所述第三选择电压，而当基于所述比较的结果判定所述检测值小于所述参考电压值时，所述选择部分通过将所述第二改变部分连接到所述第四电源来选择所述第四选择电压。
12.根据权利要求11所述的电源，其中所述第一直流电压是要被输出到N型半导体器件的电源端的电源电压，并且具有由所述第三选择电压和所述第四选择电压设置的电压值的直流电压是被输出到所述N型半导体器件的背栅极的背栅极电压。
13.一种用于输出各自具有不同电压值的多个直流电压的电源控制方法，包括以下步骤：
检测与所述多个直流电压之一的第一直流电压相关的输出电流；
输出在来自于所述输出电流的检测值与参考电压值之间进行比较的结果；并且
基于所述比较的结果从预先设置的多个设置电压中选择用于设置除第一直流电压之外的至少一个直流电压的设置电压。
14.根据权利要求13所述的电源控制方法，其中所述预先设置的多个设置电压包括被设置为所述第一直流电压的第一选择电压和被设置为比所述第一选择电压的电压值大的值的第二选择电压，并且当基于所述比较的结果判定所述检测值大于所述参考电压值时，选择所述第一选择电压，而当基于所述比较的结果判定所述检测值小于所述参考电压值时，选择所述第二选择电压。
15.根据权利要求14所述的电源控制方法，还包括将所述第一直流电压输出到P型半导体器件的电源端，并且将具有由所述第一选择电压和所述第二选择电压设置的电压值的直流电压输出到所述P型半导体器件的背栅极。
16.根据权利要求13所述的电源控制方法，其中所述预先设置的多个设置电压包括被设置为比所述第一直流电压的电压值小的值的第三选择电压和被设置为比所述第三选择电压的电压值大的值的第四选择电压，并且当基于所述比较的结果判定所述检测值大于所述参考电压值时，选择所述第三选择电压，而当基于所述比较的结果判定所述检测值小于所述参考电压值时，选择所述第四选择电压。
17.根据权利要求16所述的电源控制方法，其中所述第一直流电压被输出到N型半导体器件的电源端，并且具有由所述第三选择电压和所述第四选择电压设置的电压值的直流电压被输出到所述N型半导体器件的背栅极。
CN2006101278819A 2006-03-17 2006-09-27 电源控制电路、电源及其控制方法 Expired - Fee Related CN101039067B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006074777 2006-03-17
JP2006074777A JP4789662B2 (ja) 2006-03-17 2006-03-17 電源装置の制御回路、電源装置及びその制御方法
JP2006-074777 2006-03-17

Publications (2)

Publication Number Publication Date
CN101039067A CN101039067A (zh) 2007-09-19
CN101039067B true CN101039067B (zh) 2011-08-31

Family

ID=38517555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101278819A Expired - Fee Related CN101039067B (zh) 2006-03-17 2006-09-27 电源控制电路、电源及其控制方法

Country Status (5)

Country Link
US (1) US7781909B2 (zh)
JP (1) JP4789662B2 (zh)
KR (1) KR100895472B1 (zh)
CN (1) CN101039067B (zh)
TW (1) TWI326153B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
JP4841282B2 (ja) * 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
FR2914511B1 (fr) * 2007-03-26 2009-06-12 Airbus France Sas Dispositif d'equilibrage de puissance fournie par des generateurs electriques.
US8766478B2 (en) * 2007-09-11 2014-07-01 Ching Hsiung Liu Power system and control method thereof
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
JP2013519122A (ja) 2010-02-02 2013-05-23 ピクストロニックス・インコーポレーテッド ディスプレイ装置を制御するための回路
KR101211987B1 (ko) 2010-10-06 2012-12-12 주식회사 금영 복수의 전원 레벨을 가진 프로세서를 위한 전원 공급 장치 및 전원 공급 방법
JP5589769B2 (ja) * 2010-10-29 2014-09-17 富士通セミコンダクター株式会社 スイッチング電源の制御回路及び電子機器
TWI429162B (zh) * 2011-02-22 2014-03-01 Delta Electronics Inc 多電源並聯供電系統
CN102158082B (zh) * 2011-04-12 2013-09-18 矽力杰半导体技术(杭州)有限公司 一种具有多路输出的电源管理系统
WO2013138709A1 (en) * 2012-03-15 2013-09-19 Qualcomm Incorporated Method and apparatus for load switch controller with tracking to support ddr termination
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators
JP6258751B2 (ja) * 2014-03-31 2018-01-10 Hoya株式会社 負荷電圧制御装置、電子内視鏡および電子内視鏡システム
CN108205371B (zh) * 2016-12-20 2020-10-27 中兴通讯股份有限公司 电源芯片、电源及电能提供方法
TWI712047B (zh) * 2019-10-29 2020-12-01 台灣積體電路製造股份有限公司 電源供應裝置、半導體製程系統與電源管理方法
CN116954297B (zh) * 2023-09-19 2023-12-15 深圳市思远半导体有限公司 一种电源选择电路和电源

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250898A (zh) * 1998-10-08 2000-04-19 富士通株式会社 用于dc－dc转换器的控制器
US6894466B2 (en) * 2003-02-28 2005-05-17 Astec International Limited Active current sharing circuit

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426347A (en) * 1980-08-14 1995-06-20 Nilssen; Ole K. Lighting system with emergency standby feature
JPH07111314A (ja) 1993-10-14 1995-04-25 Kawasaki Steel Corp 半導体集積回路装置
JPH07176624A (ja) 1993-12-20 1995-07-14 Nippon Telegr & Teleph Corp <Ntt> 相補性ｍｏｓ型電界効果トランジスタ集積回路
EP0678984B1 (en) * 1994-04-15 2000-07-26 STMicroelectronics S.r.l. High-to-low-voltage signal level shift circuit
TW309911U (en) 1996-07-05 1997-07-01 Cheng-Chen Cai Packing storage case for food
JP3865283B2 (ja) * 1999-05-26 2007-01-10 松下電器産業株式会社 半導体集積回路
KR20000074998A (ko) 1999-05-27 2000-12-15 윤문수 직류-직류 컨버터
JP2001339045A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体集積回路装置
JP2002112542A (ja) 2000-09-29 2002-04-12 Fujitsu General Ltd 電源回路
JP2002111470A (ja) 2000-10-03 2002-04-12 Hitachi Ltd 半導体装置
JP2002159173A (ja) * 2000-11-20 2002-05-31 Sony Corp 電源装置
WO2002058224A1 (en) * 2001-01-17 2002-07-25 Koninklijke Philips Electronics N.V. A controlled multi-output dc/dc converter
JP2004088956A (ja) * 2002-07-04 2004-03-18 Ricoh Co Ltd 電源回路
JP4270820B2 (ja) * 2002-08-19 2009-06-03 富士通テレコムネットワークス株式会社 多出力ｄｃ−ｄｃコンバータ
US6903537B2 (en) * 2003-10-22 2005-06-07 Aimtron Technology Corp. Switching DC-to-DC converter with multiple output voltages
KR100928542B1 (ko) * 2003-12-22 2009-11-26 재단법인 포항산업과학연구원 인버터 시스템의 콘덴서 뱅크 상태 감시 장치
JP4381327B2 (ja) * 2005-03-02 2009-12-09 富士通マイクロエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法
JP4841282B2 (ja) * 2006-03-24 2011-12-21 富士通セミコンダクター株式会社 電源装置の制御回路、電源装置、およびその制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1250898A (zh) * 1998-10-08 2000-04-19 富士通株式会社 用于dc－dc转换器的控制器
US6894466B2 (en) * 2003-02-28 2005-05-17 Astec International Limited Active current sharing circuit

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2002-112542A 2002.04.12
JP特开2002-359970A 2002.12.13
JP特开平7-111314A 1995.04.25
JP特开平7-176624A 1995.07.14

Also Published As

Publication number Publication date
KR100895472B1 (ko) 2009-05-06
TW200737667A (en) 2007-10-01
JP2007252140A (ja) 2007-09-27
US20070217108A1 (en) 2007-09-20
TWI326153B (en) 2010-06-11
CN101039067A (zh) 2007-09-19
KR20070094439A (ko) 2007-09-20
JP4789662B2 (ja) 2011-10-12
US7781909B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
CN101039067B (zh) 电源控制电路、电源及其控制方法
US9831780B2 (en) Buck-boost converter and method for controlling buck-boost converter
JP3614156B2 (ja) 電源回路
JP5169170B2 (ja) 降圧型スイッチングレギュレータ
Roh High-performance error amplifier for fast transient DC-DC converters
US7411379B2 (en) Apparatus and method for over-voltage and over-current protection for a step-up current-mode converter
US7859324B2 (en) Power supply unit
CN100571000C (zh) 包含直流-直流变换器控制电路的半导体器件
US8023291B2 (en) Voltage detecting circuit and switching power source apparatus
US8284581B2 (en) Active rectifier and method for energy harvesting power management circuit
EP3361615A1 (en) Switching regulator and control device therefor
US9461545B2 (en) Boost converter with circuit for body switching of the rectification transistor
US9000811B2 (en) Driver circuit with controlled gate discharge current
CN101221197A (zh) 功率变换器中的电流检测
US20100072967A1 (en) Converter control circuit
CN107431427B (zh) 在组合开关与线性调节器中使用pmos电源开关
US20140320197A1 (en) Gate driver circuit
US20240030817A1 (en) Dynamic biasing circuit for main comparator to improve load-transient and line-transient performance of buck converter in 100% mode
US9531259B2 (en) Power supply circuit
JP2011199972A (ja) スイッチング電源の制御回路及び電子機器
US20090167419A1 (en) Voltage converting circuit
US9312848B2 (en) Glitch suppression in an amplifier
US11171565B2 (en) Switched-mode power converter
US10063132B1 (en) Over-current protection circuit
WO2020076499A1 (en) Integrated circuits with current limit clamps and skip clamps

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SPANSION LLC N. D. GES D. STAATES

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140102

Address after: American California

Patentee after: Spansion LLC N. D. Ges D. Staates

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160408

Address after: American California

Patentee after: Cypress Semiconductor Corp.

Address before: American California

Patentee before: Spansion LLC N. D. Ges D. Staates

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831

Termination date: 20180927