JP2002112542A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP2002112542A JP2002112542A JP2000297973A JP2000297973A JP2002112542A JP 2002112542 A JP2002112542 A JP 2002112542A JP 2000297973 A JP2000297973 A JP 2000297973A JP 2000297973 A JP2000297973 A JP 2000297973A JP 2002112542 A JP2002112542 A JP 2002112542A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- detection
- power supply
- voltage generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 複数の直流電圧発生回路からなり、各直流電
圧発生回路を順番に立ち上げるスイチッングレギュレー
タ方式の電源回路において、直流電圧の立ち上げの制御
を２次側回路側のみで処理し、回路構成を簡素化する。 【解決手段】 最初に立ち上げる直流電圧発生回路（Vc
c1）を除く他の直流電圧発生回路（Vcc2、Vcc3）それぞ
れの直流電圧出力ラインに、負荷への電源供給をオンオ
フするオンオフ回路12、同13を設ける。また、前記直流
電圧出力ラインの直流電圧の立ち上がりを検出する立ち
上がり検出回路10、同11を、最後に立ち上げる直流電圧
発生回路（Vcc3）を除く他の直流電圧発生回路（Vcc1、
Vcc2）それぞれの前記オンオフ回路の後にそれぞれ設け
る。そして、検出回路10による検出電圧でオンオフ回路
12をオンし、同オンにより検出回路11において検出され
た検出電圧でオンオフ回路13をオンすることでVcc1〜Vc
c3を順番に立ち上げる。
圧発生回路を順番に立ち上げるスイチッングレギュレー
タ方式の電源回路において、直流電圧の立ち上げの制御
を２次側回路側のみで処理し、回路構成を簡素化する。 【解決手段】 最初に立ち上げる直流電圧発生回路（Vc
c1）を除く他の直流電圧発生回路（Vcc2、Vcc3）それぞ
れの直流電圧出力ラインに、負荷への電源供給をオンオ
フするオンオフ回路12、同13を設ける。また、前記直流
電圧出力ラインの直流電圧の立ち上がりを検出する立ち
上がり検出回路10、同11を、最後に立ち上げる直流電圧
発生回路（Vcc3）を除く他の直流電圧発生回路（Vcc1、
Vcc2）それぞれの前記オンオフ回路の後にそれぞれ設け
る。そして、検出回路10による検出電圧でオンオフ回路
12をオンし、同オンにより検出回路11において検出され
た検出電圧でオンオフ回路13をオンすることでVcc1〜Vc
c3を順番に立ち上げる。
Description
【０００１】
【発明の属する技術分野】本発明は電源回路に係り、よ
り詳細には、複数の直流電圧発生回路からなる電源回路
において、各直流電圧発生回路を順番に立ち上げるシー
ケンス制御に関する。
り詳細には、複数の直流電圧発生回路からなる電源回路
において、各直流電圧発生回路を順番に立ち上げるシー
ケンス制御に関する。
【０００２】
【従来の技術】負荷回路の構成により複数種類の直流電
圧を必要とし、かつ、これら複数種類の直流電圧が順番
に立ち上がることが必要とされる場合がある。図３は例
えばＰＤＰ（プラズマディスプレイパネル）搭載の映像
表示装置等に使用される従来におけるスイッチングレギ
ュレータ方式の電源回路の一例を示す要部回路図であ
り、３種類の直流電圧（Vcc1、Vcc2、Vcc3）を発生する
ようにしたものである。これらVcc1、Vcc2及びVcc3がそ
れぞれ負荷回路へ供給される。同図において、11、12及
び13は直流電圧Eiを共通入力としたスイッチングレギュ
レータ電源回路を形成するトランス、14、15及び16はス
イッチング用のＦＥＴ（電界効果トランジスタ）、17、
18及び19は前記各ＦＥＴ（14、15、16）のスイッチング
動作を制御する制御部である。なお、上記各トランス1
4、15、16の各ＦＥＴ側が１次側回路、直流電圧（Vcc
1、Vcc2、Vcc3）側が２次側回路となる。各トランス（1
1、12、13）の２次側からは所定周波数の交流電圧が出
力し、同交流電圧をそれぞれダイオードＤ11、Ｄ12又は
Ｄ13で整流し、コンデンサＣ11、Ｃ12又はＣ13で平滑
し、所定電圧の直流電圧Vcc1、Vcc2、Vcc3を得ている。
圧を必要とし、かつ、これら複数種類の直流電圧が順番
に立ち上がることが必要とされる場合がある。図３は例
えばＰＤＰ（プラズマディスプレイパネル）搭載の映像
表示装置等に使用される従来におけるスイッチングレギ
ュレータ方式の電源回路の一例を示す要部回路図であ
り、３種類の直流電圧（Vcc1、Vcc2、Vcc3）を発生する
ようにしたものである。これらVcc1、Vcc2及びVcc3がそ
れぞれ負荷回路へ供給される。同図において、11、12及
び13は直流電圧Eiを共通入力としたスイッチングレギュ
レータ電源回路を形成するトランス、14、15及び16はス
イッチング用のＦＥＴ（電界効果トランジスタ）、17、
18及び19は前記各ＦＥＴ（14、15、16）のスイッチング
動作を制御する制御部である。なお、上記各トランス1
4、15、16の各ＦＥＴ側が１次側回路、直流電圧（Vcc
1、Vcc2、Vcc3）側が２次側回路となる。各トランス（1
1、12、13）の２次側からは所定周波数の交流電圧が出
力し、同交流電圧をそれぞれダイオードＤ11、Ｄ12又は
Ｄ13で整流し、コンデンサＣ11、Ｃ12又はＣ13で平滑
し、所定電圧の直流電圧Vcc1、Vcc2、Vcc3を得ている。
【０００３】また、直流電圧Vcc1、Vcc2の出力ラインと
接地間には図示のように検出回路20、21が設けられ、Vc
c1、Vcc2の電圧立ち上がりを検出している。これら検出
回路20、21は図示のように抵抗（Ｒ11、Ｒ12等）とツエ
ナーダイオード（Ｄ14等）の直列回路からなり、所定の
電圧まで立ち上がったときに検出電圧として出力する。
この検出電圧は抵抗Ｒ12又は抵抗Ｒ14の両端電圧であ
り、その発生タイミングは主にツエナーダイオードＤ14
又は同Ｄ15のツエナー電圧で設定する。また、上記検出
電圧を１次側回路へ戻すためのフォトカプラ22、23が設
けられ、それぞれ制御部18又は同19のスイッチング動作
制御の開始タイミングを設定している。上記構成によ
り、最初に直流電圧Vcc1が立ち上がり、その立ち上がり
が検出回路20で検出され、その検出電圧がフォトカプラ
22を介して制御部18に入力し、同入力によりスイッチン
グ動作が開始されて直流電圧Vcc2が立ち上がる。この立
ち上がりが検出回路21で検出され、その検出電圧がフォ
トカプラ23を介して制御部19に入力し、同入力によりス
イッチング動作が開始されて直流電圧Vcc3が立ち上が
る。これにより、Vcc1→Vcc2→Vcc3の順番で直流電圧が
立ち上がることとなる。しかし、図３の場合、上記説明
のように、直流電圧の立ち上げ制御が１次側回路と２次
側回路との双方にまたがる構成のため、回路構成が複雑
になるという欠点があった。
接地間には図示のように検出回路20、21が設けられ、Vc
c1、Vcc2の電圧立ち上がりを検出している。これら検出
回路20、21は図示のように抵抗（Ｒ11、Ｒ12等）とツエ
ナーダイオード（Ｄ14等）の直列回路からなり、所定の
電圧まで立ち上がったときに検出電圧として出力する。
この検出電圧は抵抗Ｒ12又は抵抗Ｒ14の両端電圧であ
り、その発生タイミングは主にツエナーダイオードＤ14
又は同Ｄ15のツエナー電圧で設定する。また、上記検出
電圧を１次側回路へ戻すためのフォトカプラ22、23が設
けられ、それぞれ制御部18又は同19のスイッチング動作
制御の開始タイミングを設定している。上記構成によ
り、最初に直流電圧Vcc1が立ち上がり、その立ち上がり
が検出回路20で検出され、その検出電圧がフォトカプラ
22を介して制御部18に入力し、同入力によりスイッチン
グ動作が開始されて直流電圧Vcc2が立ち上がる。この立
ち上がりが検出回路21で検出され、その検出電圧がフォ
トカプラ23を介して制御部19に入力し、同入力によりス
イッチング動作が開始されて直流電圧Vcc3が立ち上が
る。これにより、Vcc1→Vcc2→Vcc3の順番で直流電圧が
立ち上がることとなる。しかし、図３の場合、上記説明
のように、直流電圧の立ち上げ制御が１次側回路と２次
側回路との双方にまたがる構成のため、回路構成が複雑
になるという欠点があった。
【０００４】
【発明が解決しようとする課題】本発明は上記欠点に鑑
み、直流電圧の立ち上げ制御を２次側回路側のみで処理
するようにした電源回路を提供することを目的とする。
み、直流電圧の立ち上げ制御を２次側回路側のみで処理
するようにした電源回路を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、第１から第Ｎ
の複数の直流電圧発生回路からなる電源回路において、
前記第１の直流電圧発生回路を除く他の直流電圧発生回
路それぞれの直流電圧出力ラインに、負荷への電源供給
をオンオフするオンオフ回路を設けるとともに、前記直
流電圧出力ラインの直流電圧の立ち上がりを検出する立
ち上がり検出回路を、前記第１の直流電圧発生回路と、
前記第Ｎの直流電圧発生回路を除く他の直流電圧発生回
路それぞれの前記オンオフ回路の後にそれぞれ設け、前
記第１の直流電圧発生回路の立ち上がり検出回路による
検出電圧で第２の直流電圧発生回路の前記オンオフ回路
をオンし、同オンにより前記第２の直流電圧発生回路の
立ち上がり検出回路において検出された検出電圧で第３
の直流電圧発生回路の前記オンオフ回路をオンし、以降
同様にして前記第Ｎの直流電圧発生回路の前記オンオフ
回路までを順次オンすることにより前記第１の直流電圧
発生回路から第Ｎの直流電圧発生回路までを順番に立ち
上げる電源回路を提供するものである。
の複数の直流電圧発生回路からなる電源回路において、
前記第１の直流電圧発生回路を除く他の直流電圧発生回
路それぞれの直流電圧出力ラインに、負荷への電源供給
をオンオフするオンオフ回路を設けるとともに、前記直
流電圧出力ラインの直流電圧の立ち上がりを検出する立
ち上がり検出回路を、前記第１の直流電圧発生回路と、
前記第Ｎの直流電圧発生回路を除く他の直流電圧発生回
路それぞれの前記オンオフ回路の後にそれぞれ設け、前
記第１の直流電圧発生回路の立ち上がり検出回路による
検出電圧で第２の直流電圧発生回路の前記オンオフ回路
をオンし、同オンにより前記第２の直流電圧発生回路の
立ち上がり検出回路において検出された検出電圧で第３
の直流電圧発生回路の前記オンオフ回路をオンし、以降
同様にして前記第Ｎの直流電圧発生回路の前記オンオフ
回路までを順次オンすることにより前記第１の直流電圧
発生回路から第Ｎの直流電圧発生回路までを順番に立ち
上げる電源回路を提供するものである。
【０００６】また、前記オンオフ回路を、前記検出電圧
でオンするリレーで構成する。
でオンするリレーで構成する。
【０００７】または、前記オンオフ回路を、前記検出電
圧でオンするサイリスタ又はトライアックで構成する。
圧でオンするサイリスタ又はトライアックで構成する。
【０００８】または、前記オンオフ回路を、前記検出電
圧でオンするトランジスタ又はＦＥＴで構成する。
圧でオンするトランジスタ又はＦＥＴで構成する。
【０００９】または、前記オンオフ回路を、前記検出電
圧でオンするＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）で構成する。
圧でオンするＩＧＢＴ（絶縁ゲート形バイポーラトラン
ジスタ）で構成する。
【００１０】
【発明の実施の形態】以下、発明の実施の形態を実施例
に基づき図面を参照して説明する。図１は本発明による
電源回路の一実施例を示す要部回路図であって、図３と
同様にスイッチングレギュレータ方式の電源回路であ
り、３種類の直流電圧（Vcc1、Vcc2、Vcc3）を発生する
ようにしたものである。これらVcc1、Vcc2及びVcc3が負
荷回路へ供給される。また、図２はオンオフ回路の構成
例を示す図である。図１において、１、２及び３は直流
電圧Eiを共通入力としたスイッチングレギュレータ電源
回路を形成するトランス、４、５及び６はスイッチング
用のＦＥＴ（電界効果トランジスタ）、７、８及び９は
前記各ＦＥＴ（４、５、６）のスイッチング動作を制御
する制御部である。なお、上記各トランス４、５、６の
ＦＥＴ側が１次側回路、直流電圧（Vcc1、Vcc2、Vcc3）
側が２次側回路である。また、各制御部８、９は図３の
場合と異なり、制御部７と同様に独自にスイッチング制
御を開始するようにする。
に基づき図面を参照して説明する。図１は本発明による
電源回路の一実施例を示す要部回路図であって、図３と
同様にスイッチングレギュレータ方式の電源回路であ
り、３種類の直流電圧（Vcc1、Vcc2、Vcc3）を発生する
ようにしたものである。これらVcc1、Vcc2及びVcc3が負
荷回路へ供給される。また、図２はオンオフ回路の構成
例を示す図である。図１において、１、２及び３は直流
電圧Eiを共通入力としたスイッチングレギュレータ電源
回路を形成するトランス、４、５及び６はスイッチング
用のＦＥＴ（電界効果トランジスタ）、７、８及び９は
前記各ＦＥＴ（４、５、６）のスイッチング動作を制御
する制御部である。なお、上記各トランス４、５、６の
ＦＥＴ側が１次側回路、直流電圧（Vcc1、Vcc2、Vcc3）
側が２次側回路である。また、各制御部８、９は図３の
場合と異なり、制御部７と同様に独自にスイッチング制
御を開始するようにする。
【００１１】各トランス（１、２、３）の２次側からは
所定周波数の交流電圧が出力し、同交流電圧をそれぞれ
ダイオードD1、D2又はD3で整流し、コンデンサC1、C2又
はC3で平滑し、所定電圧の直流電圧Vcc1、Vcc2、Vcc3を
得る。また、直流電圧Vcc1、Vcc2の出力ラインと接地間
には図示のように検出回路10、11が設けられ、Vcc1、Vc
c2の電圧立ち上がりを検出している。これら検出回路1
0、11は図示のように抵抗（R1、R2等）とツエナーダイ
オード（D4等）の直列回路からなり、所定の電圧まで立
ち上がったときに検出電圧として出力する。この検出電
圧は抵抗R2又は同R4の両端電圧であり、その発生タイミ
ングは主にツエナーダイオードD4又は同D5のツエナー電
圧で設定する。または、図示しないが、抵抗R2及び抵抗
R4それぞれと並列にコンデンサを設け、同コンデンサと
抵抗R2（又は抵抗R4）との時定数を上記ツエナー電圧と
併せ発生タイミング設定の要素としてもよい。また、12
は直流電圧Vcc2の出力をオンオフするオンオフ回路であ
り、前記検出回路10よりの検出電圧でオンする。
所定周波数の交流電圧が出力し、同交流電圧をそれぞれ
ダイオードD1、D2又はD3で整流し、コンデンサC1、C2又
はC3で平滑し、所定電圧の直流電圧Vcc1、Vcc2、Vcc3を
得る。また、直流電圧Vcc1、Vcc2の出力ラインと接地間
には図示のように検出回路10、11が設けられ、Vcc1、Vc
c2の電圧立ち上がりを検出している。これら検出回路1
0、11は図示のように抵抗（R1、R2等）とツエナーダイ
オード（D4等）の直列回路からなり、所定の電圧まで立
ち上がったときに検出電圧として出力する。この検出電
圧は抵抗R2又は同R4の両端電圧であり、その発生タイミ
ングは主にツエナーダイオードD4又は同D5のツエナー電
圧で設定する。または、図示しないが、抵抗R2及び抵抗
R4それぞれと並列にコンデンサを設け、同コンデンサと
抵抗R2（又は抵抗R4）との時定数を上記ツエナー電圧と
併せ発生タイミング設定の要素としてもよい。また、12
は直流電圧Vcc2の出力をオンオフするオンオフ回路であ
り、前記検出回路10よりの検出電圧でオンする。
【００１２】また、13は直流電圧Vcc3の出力をオンオフ
するオンオフ回路であり、前記検出回路11よりの検出電
圧でオンする。上記オンオフ回路の構成例を図２（ａ）
〜（ｆ）に示す。なお、同図は検出回路10によるオンオ
フ回路12について描いたものであるが、オンオフ回路12
についても同構成である。同図（ａ）はリレーであり、
検出電圧による電流でリレーのＳＷ（スイッチ）オンす
る。また、同図（ｂ）はサイリスタであり、検出電圧で
ゲート（Ｇ）オンし、アノード（Ａ）とカソード（Ｋ）
間をオン状態にする。また、同図（ｃ）はトライアック
であり、検出電圧でゲート（Ｇ）オンし、アノード
（Ａ）とカソード（Ｋ）間をオン状態にする。また、同
図（ｄ）はトランジスタ（ＮＰＮ形）であり、ベース
（Ｂ）に印加する検出電圧でコレクタ（Ｃ）とエミッタ
（Ｅ）間をオン状態にする。また、同図（ｅ）はＦＥＴ
（ＭＯＳ形等）であり、ゲート（Ｇ）に印加する検出電
圧でドレイン（Ｄ）とソース（Ｓ）間をオン状態にす
る。
するオンオフ回路であり、前記検出回路11よりの検出電
圧でオンする。上記オンオフ回路の構成例を図２（ａ）
〜（ｆ）に示す。なお、同図は検出回路10によるオンオ
フ回路12について描いたものであるが、オンオフ回路12
についても同構成である。同図（ａ）はリレーであり、
検出電圧による電流でリレーのＳＷ（スイッチ）オンす
る。また、同図（ｂ）はサイリスタであり、検出電圧で
ゲート（Ｇ）オンし、アノード（Ａ）とカソード（Ｋ）
間をオン状態にする。また、同図（ｃ）はトライアック
であり、検出電圧でゲート（Ｇ）オンし、アノード
（Ａ）とカソード（Ｋ）間をオン状態にする。また、同
図（ｄ）はトランジスタ（ＮＰＮ形）であり、ベース
（Ｂ）に印加する検出電圧でコレクタ（Ｃ）とエミッタ
（Ｅ）間をオン状態にする。また、同図（ｅ）はＦＥＴ
（ＭＯＳ形等）であり、ゲート（Ｇ）に印加する検出電
圧でドレイン（Ｄ）とソース（Ｓ）間をオン状態にす
る。
【００１３】また、同図（ｆ）はＩＧＢＴ（絶縁ゲート
形バイポーラトランジスタ）であり、ゲート（Ｇ）に印
加する検出電圧でコレクタ（Ｃ）とエミッタ（Ｅ）間を
オン状態にする。上記構成により、最初に直流電圧Vcc1
が立ち上がって負荷に対し出力される一方、その立ち上
がりが検出回路10で検出され、その検出電圧でオンオフ
回路12がオンし、これにより直流電圧Vcc2が負荷に対し
出力されることとなる。また、上記オンオフ回路12のオ
ンによる上記直流電圧Vcc2の出力が検出回路11で検出さ
れ、その検出電圧でオンオフ回路13がオンし、これによ
り直流電圧Vcc3が負荷に対し出力されることとなる。こ
れにより、Vcc1→Vcc2→Vcc3の順番で直流電圧が立ち上
がり、負荷に対し出力されることとなる。なお、以上説
明の図１は直流電圧をVcc1、Vcc2及びVcc3の３系統とし
たものであるが、４系統以上の構成であっても順番に直
流電圧を立ち上げることができることは容易に理解でき
る。
形バイポーラトランジスタ）であり、ゲート（Ｇ）に印
加する検出電圧でコレクタ（Ｃ）とエミッタ（Ｅ）間を
オン状態にする。上記構成により、最初に直流電圧Vcc1
が立ち上がって負荷に対し出力される一方、その立ち上
がりが検出回路10で検出され、その検出電圧でオンオフ
回路12がオンし、これにより直流電圧Vcc2が負荷に対し
出力されることとなる。また、上記オンオフ回路12のオ
ンによる上記直流電圧Vcc2の出力が検出回路11で検出さ
れ、その検出電圧でオンオフ回路13がオンし、これによ
り直流電圧Vcc3が負荷に対し出力されることとなる。こ
れにより、Vcc1→Vcc2→Vcc3の順番で直流電圧が立ち上
がり、負荷に対し出力されることとなる。なお、以上説
明の図１は直流電圧をVcc1、Vcc2及びVcc3の３系統とし
たものであるが、４系統以上の構成であっても順番に直
流電圧を立ち上げることができることは容易に理解でき
る。
【００１４】
【発明の効果】以上説明したように本発明によれば以下
のような効果を奏する。即ち、スイッチングレギュレー
タ方式の電源回路のように、１次側回路と２次側回路と
からなり、また、負荷回路の構成により複数種類の直流
電圧を必要とし、かつ、これら複数種類の直流電圧が順
番に立ち上がることが必要とされる電源回路において、
従来、上記複数種類の直流電圧の立ち上げの制御を１次
側回路と２次側回路との双方にまたがる複雑な構成とし
ていたのに対し、本発明では２次側回路側のみで処理可
能な構成となり、回路構成が簡素化されることとなる。
また、図１の電源回路を電源オフした場合、コンデンサ
C1、C2、C3にはチャージ電圧が残存するが、例えばＰＤ
Ｐ（プラズマディスプレイパネル）駆動用の直流電源の
ように、負荷によっては電源オフ後には直ちに直流電圧
の供給を断って欲しい場合がある。そのため従来におい
ては、上記コンデンサに残存しているチャージ電圧を強
制放電させる放電回路を設けておき、電源オフと連動し
てこの放電回路をオンし、強制的に放電させるようにし
ていた。しかし、本発明においては電源オフによりオン
オフ回路が開き、負荷への電圧供給が直ちに停止するの
で上記のような放電回路が不要となり、回路が簡素化さ
れることとなる。
のような効果を奏する。即ち、スイッチングレギュレー
タ方式の電源回路のように、１次側回路と２次側回路と
からなり、また、負荷回路の構成により複数種類の直流
電圧を必要とし、かつ、これら複数種類の直流電圧が順
番に立ち上がることが必要とされる電源回路において、
従来、上記複数種類の直流電圧の立ち上げの制御を１次
側回路と２次側回路との双方にまたがる複雑な構成とし
ていたのに対し、本発明では２次側回路側のみで処理可
能な構成となり、回路構成が簡素化されることとなる。
また、図１の電源回路を電源オフした場合、コンデンサ
C1、C2、C3にはチャージ電圧が残存するが、例えばＰＤ
Ｐ（プラズマディスプレイパネル）駆動用の直流電源の
ように、負荷によっては電源オフ後には直ちに直流電圧
の供給を断って欲しい場合がある。そのため従来におい
ては、上記コンデンサに残存しているチャージ電圧を強
制放電させる放電回路を設けておき、電源オフと連動し
てこの放電回路をオンし、強制的に放電させるようにし
ていた。しかし、本発明においては電源オフによりオン
オフ回路が開き、負荷への電圧供給が直ちに停止するの
で上記のような放電回路が不要となり、回路が簡素化さ
れることとなる。
【図１】本発明による電源回路の一実施例を示す要部回
路図である。
路図である。
【図２】図１におけるオンオフ回路の構成例を示す図で
ある。
ある。
【図３】従来の電源回路の一例を示す要部回路図であ
る。
る。
１、２、３、11、12、13 トランス ４、５、６、14、15、16 ＦＥＴ ７、８、９、17、18、19 制御部 10、11、20、21 検出回路 12、13 オンオフ回路 R1、R2、R3、R4、R11 、R12 、R13 、R14 抵抗 D1、D2、D3、D11 、D12 、D13 ダイオード D4、D5、D14 、D15 ツエナーダイオード C1、C2、C3、C11 、C12 、C13 コンデンサ 22、23 フォトカプラ
Claims (5)
- 【請求項１】 第１から第Ｎの複数の直流電圧発生回路
からなる電源回路において、前記第１の直流電圧発生回
路を除く他の直流電圧発生回路それぞれの直流電圧出力
ラインに、負荷への電源供給をオンオフするオンオフ回
路を設けるとともに、前記直流電圧出力ラインの直流電
圧の立ち上がりを検出する立ち上がり検出回路を、前記
第１の直流電圧発生回路と、前記第Ｎの直流電圧発生回
路を除く他の直流電圧発生回路それぞれの前記オンオフ
回路の後にそれぞれ設け、前記第１の直流電圧発生回路
の立ち上がり検出回路による検出電圧で第２の直流電圧
発生回路の前記オンオフ回路をオンし、同オンにより前
記第２の直流電圧発生回路の立ち上がり検出回路におい
て検出された検出電圧で第３の直流電圧発生回路の前記
オンオフ回路をオンし、以降同様にして前記第Ｎの直流
電圧発生回路の前記オンオフ回路までを順次オンするこ
とにより前記第１の直流電圧発生回路から第Ｎの直流電
圧発生回路までを順番に立ち上げることを特徴とする電
源回路。 - 【請求項２】 前記オンオフ回路を、前記検出電圧でオ
ンするリレーで構成したことを特徴とする請求項１記載
の電源回路。 - 【請求項３】 前記オンオフ回路を、前記検出電圧でオ
ンするサイリスタ又はトライアックで構成したことを特
徴とする請求項１記載の電源回路。 - 【請求項４】 前記オンオフ回路を、前記検出電圧でオ
ンするトランジスタ又はＦＥＴで構成したことを特徴と
する請求項１記載の電源回路。 - 【請求項５】 前記オンオフ回路を、前記検出電圧でオ
ンするＩＧＢＴ（絶縁ゲート形バイポーラトランジス
タ）で構成したことを特徴とする請求項１記載の電源回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297973A JP2002112542A (ja) | 2000-09-29 | 2000-09-29 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000297973A JP2002112542A (ja) | 2000-09-29 | 2000-09-29 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002112542A true JP2002112542A (ja) | 2002-04-12 |
Family
ID=18780007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000297973A Pending JP2002112542A (ja) | 2000-09-29 | 2000-09-29 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002112542A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066480A1 (ja) * | 2002-12-27 | 2004-08-05 | Sony Corporation | スイッチング電源回路 |
| JP2009100644A (ja) * | 2007-09-27 | 2009-05-07 | Hitachi Ltd | 監視装置及びそれを用いた蓄電装置制御システム，鉄道車両 |
| US7781909B2 (en) | 2006-03-17 | 2010-08-24 | Fujitsu Semiconductor Limited | Control circuit of power supply, power supply and control method thereof |
| CN102158082A (zh) * | 2011-04-12 | 2011-08-17 | 杭州矽力杰半导体技术有限公司 | 一种具有多路输出的电源管理系统 |
| US8368373B2 (en) | 2006-03-24 | 2013-02-05 | Fujitsu Semiconductor Limited | Control circuit of power supply unit, power supply unit and control method thereof |
-
2000
- 2000-09-29 JP JP2000297973A patent/JP2002112542A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004066480A1 (ja) * | 2002-12-27 | 2004-08-05 | Sony Corporation | スイッチング電源回路 |
| US7781909B2 (en) | 2006-03-17 | 2010-08-24 | Fujitsu Semiconductor Limited | Control circuit of power supply, power supply and control method thereof |
| US8368373B2 (en) | 2006-03-24 | 2013-02-05 | Fujitsu Semiconductor Limited | Control circuit of power supply unit, power supply unit and control method thereof |
| JP2009100644A (ja) * | 2007-09-27 | 2009-05-07 | Hitachi Ltd | 監視装置及びそれを用いた蓄電装置制御システム，鉄道車両 |
| CN102158082A (zh) * | 2011-04-12 | 2011-08-17 | 杭州矽力杰半导体技术有限公司 | 一种具有多路输出的电源管理系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404059A (en) | Circuit for driving a voltage-controlled semiconductor switch | |
| US7684222B2 (en) | Power conversion apparatus with DC bus precharge circuits and methods of operation thereof | |
| JPH06165485A (ja) | 電源装置 | |
| JPH07169582A (ja) | ガス放電ランプの制御回路 | |
| JP2002112542A (ja) | 電源回路 | |
| US5828562A (en) | Double discharge circuit for improving the power factor | |
| JPH07284266A (ja) | ゲート充電フィルタを有する電源方法及び装置 | |
| JP4100134B2 (ja) | インバータ | |
| JP2006301804A (ja) | 突入電流低減回路 | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| JP2000175449A (ja) | スイッチング電源回路 | |
| JP2003333841A (ja) | スイッチング電源装置 | |
| JP4269716B2 (ja) | ゲート駆動用電源装置 | |
| JP2864153B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2000014127A (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP2908758B2 (ja) | 突入電流防止回路 | |
| JP3756353B2 (ja) | 半導体素子駆動回路 | |
| JPH0965650A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002252977A (ja) | 電源回路 | |
| US20240120830A1 (en) | System for Controlling an Inductor Freewheeling Voltage | |
| JP4784018B2 (ja) | 半導体スイッチのゲート駆動回路 | |
| JP2001178147A (ja) | インバータ装置 | |
| JP2001103677A (ja) | 電源装置 | |
| JP4389596B2 (ja) | 直流電源装置 | |
| KR20240033885A (ko) | 게이트 드라이버 장치 및 이를 포함하는 공진형 컨버터 |