JP2003005844A - 低消費電流型レギュレータ回路 - Google Patents
低消費電流型レギュレータ回路Info
- Publication number
- JP2003005844A JP2003005844A JP2001190667A JP2001190667A JP2003005844A JP 2003005844 A JP2003005844 A JP 2003005844A JP 2001190667 A JP2001190667 A JP 2001190667A JP 2001190667 A JP2001190667 A JP 2001190667A JP 2003005844 A JP2003005844 A JP 2003005844A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- circuit
- regulator
- differential pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 大容量のコンデンサをレギュレータ出力端子
に接続しても、低消費電流で、立ち上がり時間を短縮
し、高集積化を図る。 【解決手段】 制御端子１が「Ｈ」レベル時、ＮｃｈＭ
ＯＳトランジスタ１８はＯＮ状態であり、ＮｃｈＭＯＳ
トランジスタ１８のＯＮ抵抗は抵抗１９，２１に比べ十
分に小く、バンドギャップ回路３、定電流源８が動作状
態、ＰｃｈＭＯＳトランジスタ１７のゲート電圧は下が
りＯＮ状態となり、トランジスタ９とトランジスタ１０
のベース電圧が同じになるよう回路に帰還がかかる。制
御端子１が「Ｌ」レベル時、バンドギャップ回路３、定
電流源８が非動作状態、ＰｃｈＭＯＳトランジスタ１７
のゲート電圧は電源端子電圧と同じになりＯＦＦ状態と
なる。ＮｃｈＭＯＳトランジスタ１８もＯＦＦ状態とな
りレギュレータ出力端子７に接続のコンデンサ２３に蓄
えられた電荷は放電されずにレギュレータ出力端子７の
電位は保持される。
に接続しても、低消費電流で、立ち上がり時間を短縮
し、高集積化を図る。 【解決手段】 制御端子１が「Ｈ」レベル時、ＮｃｈＭ
ＯＳトランジスタ１８はＯＮ状態であり、ＮｃｈＭＯＳ
トランジスタ１８のＯＮ抵抗は抵抗１９，２１に比べ十
分に小く、バンドギャップ回路３、定電流源８が動作状
態、ＰｃｈＭＯＳトランジスタ１７のゲート電圧は下が
りＯＮ状態となり、トランジスタ９とトランジスタ１０
のベース電圧が同じになるよう回路に帰還がかかる。制
御端子１が「Ｌ」レベル時、バンドギャップ回路３、定
電流源８が非動作状態、ＰｃｈＭＯＳトランジスタ１７
のゲート電圧は電源端子電圧と同じになりＯＦＦ状態と
なる。ＮｃｈＭＯＳトランジスタ１８もＯＦＦ状態とな
りレギュレータ出力端子７に接続のコンデンサ２３に蓄
えられた電荷は放電されずにレギュレータ出力端子７の
電位は保持される。
Description
【０００１】
【発明の属する技術分野】本発明は、低消費電力が要求
される通信用レギュレータ回路、特に、間欠受信に用い
られる低消費電流型レギュレータ回路に関するものであ
る。
される通信用レギュレータ回路、特に、間欠受信に用い
られる低消費電流型レギュレータ回路に関するものであ
る。
【０００２】
【従来の技術】従来のこの種のレギュレータ回路は、図
５に示したように構成されている。図５に示すように、
間欠受信をするための制御端子１と、電池の正極が接続
される電源端子２と、電池の負極が接続されるＧＮＤ端
子４と、レギュレータ出力端子７を有するレギュレータ
回路において、バンドギャップ回路３の出力電圧端子は
エミッタ共通とした差動対トランジスタを構成するＮＰ
Ｎトランジスタ９，１０の一方のベース端子と接続され
る。
５に示したように構成されている。図５に示すように、
間欠受信をするための制御端子１と、電池の正極が接続
される電源端子２と、電池の負極が接続されるＧＮＤ端
子４と、レギュレータ出力端子７を有するレギュレータ
回路において、バンドギャップ回路３の出力電圧端子は
エミッタ共通とした差動対トランジスタを構成するＮＰ
Ｎトランジスタ９，１０の一方のベース端子と接続され
る。
【０００３】また、ＮＰＮトランジスタ９，１０のそれ
ぞれのコレクタは、トランジスタ１１，１２，１３，１
４，１５，１６から成るミラー回路に接続される。お互
いの差動電流出力であるトランジスタ１４，１６のコレ
クタとが接続されて構成される電流増幅器の出力には、
電源端子２との間に抵抗２２が接続され、またＰｃｈＭ
ＯＳトランジスタ１７のゲートが接続される。
ぞれのコレクタは、トランジスタ１１，１２，１３，１
４，１５，１６から成るミラー回路に接続される。お互
いの差動電流出力であるトランジスタ１４，１６のコレ
クタとが接続されて構成される電流増幅器の出力には、
電源端子２との間に抵抗２２が接続され、またＰｃｈＭ
ＯＳトランジスタ１７のゲートが接続される。
【０００４】このＰｃｈＭＯＳトランジスタ１７のソー
スには電源端子２、ドレインにはレギュレータ出力端子
７が接続される。さらに、ＰｃｈＭＯＳトランジスタ１
７のドレインは抵抗１９を介してエミッタ共通の差動対
トランジスタ（ＮＰＮトランジスタ９，１０）の他方の
ベース端子に接続され帰還がかかるように構成され、か
つ差動対トランジスタの他方のベース端子には抵抗２１
を介してＧＮＤ端子４と接続されている。
スには電源端子２、ドレインにはレギュレータ出力端子
７が接続される。さらに、ＰｃｈＭＯＳトランジスタ１
７のドレインは抵抗１９を介してエミッタ共通の差動対
トランジスタ（ＮＰＮトランジスタ９，１０）の他方の
ベース端子に接続され帰還がかかるように構成され、か
つ差動対トランジスタの他方のベース端子には抵抗２１
を介してＧＮＤ端子４と接続されている。
【０００５】制御端子１はバンドギャップ回路３と差動
対トランジスタ（ＮＰＮトランジスタ９，１０の共通と
したエミッタに接続）の定電流源８のＯＮ／ＯＦＦ動作
を制御するスイッチ回路５，６に接続され、レギュレー
タ出力端子７にはコンデンサ２３が接続されている。
対トランジスタ（ＮＰＮトランジスタ９，１０の共通と
したエミッタに接続）の定電流源８のＯＮ／ＯＦＦ動作
を制御するスイッチ回路５，６に接続され、レギュレー
タ出力端子７にはコンデンサ２３が接続されている。
【０００６】以上のように構成された従来例の動作を図
５を参照しながら説明する。いま、制御端子１が「Ｈ」
レベルの時はバンドギャップ回路３、および定電流源８
が動作状態となりＰｃｈＭＯＳトランジスタ１７のゲー
ト電圧が下がり、前記ＰｃｈＭＯＳトランジスタ１７が
ＯＮ状態となり、バンドギャップ出力端子が接続される
トランジスタ９のベース電圧と、トランジスタ１０のベ
ース電圧が同じになるように回路に帰還がかかる。レギ
ュレータ出力端子７に生じる電圧Ｖｏはバンドギャップ
出力電圧をＶｂｇｒ、抵抗１９，２１の抵抗値をそれぞ
れＲ１９，Ｒ２１とすると（数１）のように表される。
５を参照しながら説明する。いま、制御端子１が「Ｈ」
レベルの時はバンドギャップ回路３、および定電流源８
が動作状態となりＰｃｈＭＯＳトランジスタ１７のゲー
ト電圧が下がり、前記ＰｃｈＭＯＳトランジスタ１７が
ＯＮ状態となり、バンドギャップ出力端子が接続される
トランジスタ９のベース電圧と、トランジスタ１０のベ
ース電圧が同じになるように回路に帰還がかかる。レギ
ュレータ出力端子７に生じる電圧Ｖｏはバンドギャップ
出力電圧をＶｂｇｒ、抵抗１９，２１の抵抗値をそれぞ
れＲ１９，Ｒ２１とすると（数１）のように表される。
【０００７】
【数１】Ｖｏ＝Ｖｂｇｒ＋Ｖｂｇｒ／Ｒ２１×Ｒ１９
レギュレータ出力端子７に生じる雑音を低減させるため
にレギュレータ出力端子７にはコンデンサ２３が接続さ
れている。一般的に大容量のコンデンサを接続するほど
出力雑音は低減する。
にレギュレータ出力端子７にはコンデンサ２３が接続さ
れている。一般的に大容量のコンデンサを接続するほど
出力雑音は低減する。
【０００８】次に、制御端子１が「Ｌ」レベルの時はバ
ンドギャップ回路３および定電流源８が非動作状態とな
りミラー回路１１，１２，１３，１４，１５，１６には
電流が流れず、ＰｃｈＭＯＳトランジスタ１７のゲート
電圧は電源端子電圧と同じとなり、ＰｃｈＭＯＳトラン
ジスタ１７はＯＦＦ状態となる。よって、電源端子２か
ら電流が供給されなくなり、レギュレータ出力端子７の
電圧Ｖｏは０（Ｖ）になるようコンデンサ２３に蓄えら
れた電荷が、抵抗１９，２１を介してＧＮＤ端子４に放
電される。
ンドギャップ回路３および定電流源８が非動作状態とな
りミラー回路１１，１２，１３，１４，１５，１６には
電流が流れず、ＰｃｈＭＯＳトランジスタ１７のゲート
電圧は電源端子電圧と同じとなり、ＰｃｈＭＯＳトラン
ジスタ１７はＯＦＦ状態となる。よって、電源端子２か
ら電流が供給されなくなり、レギュレータ出力端子７の
電圧Ｖｏは０（Ｖ）になるようコンデンサ２３に蓄えら
れた電荷が、抵抗１９，２１を介してＧＮＤ端子４に放
電される。
【０００９】間欠動作は前記のように制御端子１に
「Ｈ」，「Ｌ」の電圧を印加し、レギュレータ回路をＯ
Ｎ，ＯＦＦさせる動作のことをいう。ここで、コンデン
サ２３の容量値をＣ、レギュレータＯＮ状態にコンデン
サ２３に蓄えられる電荷量をＱ、制御端子１が「Ｈ」の
時間をＴｏｎ、Ｔｏｎ時のＲ１９，Ｒ２１に消費される
電流をＩｒ、制御端子１が「Ｌ」の時間をＴｏｆｆ、レ
ギュレータＯＦＦ状態にレギュレータ出力電圧Ｖｏが放
電に作用により、ΔＶｏだけ低下するまでの時間をＴｄ
ｉｓ、放電され電荷量をΔＱ、制御端子１が「Ｌ」から
「Ｈ」に変化したときのレギュレータ出力電圧Ｖｏが所
望の電圧までに達する時間をＴｒ、レギュレータＯＮ状
態に電源端子２からＰｃｈＭＯＳトランジスタ１７を介
して供給される電流をＩｄとすると、
「Ｈ」，「Ｌ」の電圧を印加し、レギュレータ回路をＯ
Ｎ，ＯＦＦさせる動作のことをいう。ここで、コンデン
サ２３の容量値をＣ、レギュレータＯＮ状態にコンデン
サ２３に蓄えられる電荷量をＱ、制御端子１が「Ｈ」の
時間をＴｏｎ、Ｔｏｎ時のＲ１９，Ｒ２１に消費される
電流をＩｒ、制御端子１が「Ｌ」の時間をＴｏｆｆ、レ
ギュレータＯＦＦ状態にレギュレータ出力電圧Ｖｏが放
電に作用により、ΔＶｏだけ低下するまでの時間をＴｄ
ｉｓ、放電され電荷量をΔＱ、制御端子１が「Ｌ」から
「Ｈ」に変化したときのレギュレータ出力電圧Ｖｏが所
望の電圧までに達する時間をＴｒ、レギュレータＯＮ状
態に電源端子２からＰｃｈＭＯＳトランジスタ１７を介
して供給される電流をＩｄとすると、
【００１０】
【数２】Ｑ＝Ｃ×Ｖｏ＝（Ｉｄ−Ｉｒ）×Ｔｒ
【００１１】
【数３】ΔＱ＝Ｔｄｉｓ×Ｖｏ／（Ｒ１９＋Ｒ２１）
（Ｔｄｉｓ＜Ｔｏｆｆの時、つまりΔＶｏ＝Ｖｏの時）
【００１２】
【数４】ΔＱ＝Ｔｏｆｆ×ΔＶｏ／（Ｒ１９＋Ｒ２１）
（Ｔｄｉｓ＞Ｔｏｆｆの時、つまりΔＶｏ＜Ｖｏの時）
【００１３】
【数５】ΔＶｏ＝ΔＱ／Ｃ
【００１４】
【数６】Ｉｒ＝Ｖｏ／（Ｒ１９＋Ｒ２１）
【００１５】
【数７】Ｔｒ＝Ｃ×ΔＶｏ／（Ｉｄ−Ｉｒ）
となる。
【００１６】
【発明が解決しようとする課題】しかしながら、従来の
レギュレータ回路では、例えば、図５に示すＲ１９，Ｒ
２１を小さくすることにより、コンデンサ２３における
Ｔｄｉｓの時間を短くすることができ、ＯＦＦ時のある
時間当たり電荷の放電量を減らすことができるが、ＯＮ
時の消費電流Ｉｒが増加し、かつ立ち上がり時間Ｔｒが
長くなり、間欠動作全体としては電池の消耗は増えてし
まう。
レギュレータ回路では、例えば、図５に示すＲ１９，Ｒ
２１を小さくすることにより、コンデンサ２３における
Ｔｄｉｓの時間を短くすることができ、ＯＦＦ時のある
時間当たり電荷の放電量を減らすことができるが、ＯＮ
時の消費電流Ｉｒが増加し、かつ立ち上がり時間Ｔｒが
長くなり、間欠動作全体としては電池の消耗は増えてし
まう。
【００１７】Ｒ１９，Ｒ２１を極度に大きくすれば前記
の課題は解決するが、チップ面積の増大を招いてしま
う。また、コンデンサ２３の大きさを小さくすれば前述
の消費電流Ｉｒと立ち上がり時間Ｔｒの課題は解決する
が、レギュレータ出力雑音が増加するという欠点があ
る。
の課題は解決するが、チップ面積の増大を招いてしま
う。また、コンデンサ２３の大きさを小さくすれば前述
の消費電流Ｉｒと立ち上がり時間Ｔｒの課題は解決する
が、レギュレータ出力雑音が増加するという欠点があ
る。
【００１８】本発明は、前記従来技術の問題を解決する
ことに指向するものであり、大容量のコンデンサをレギ
ュレータ出力端子に接続しても、低消費電流で、立ち上
がり時間を短縮し、高集積化に適した低消費電流型レギ
ュレータ回路を提供することを目的とする。
ことに指向するものであり、大容量のコンデンサをレギ
ュレータ出力端子に接続しても、低消費電流で、立ち上
がり時間を短縮し、高集積化に適した低消費電流型レギ
ュレータ回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】この目的を達成するため
に、本発明に係る低消費電流型レギュレータ回路は、電
池の正極が接続される電源端子と、電池の負極が接続さ
れるＧＮＤ端子と、間欠受信をするための制御端子と、
レギュレータ出力端子とを有する低消費電流型レギュレ
ータ回路であって、バンドギャップ回路の出力電圧端子
と一方のベース端子とが接続されるＮＰＮトランジスタ
をエミッタ共通とした差動対トランジスタと、差動対ト
ランジスタのそれぞれのコレクタがミラー回路に接続さ
れ、お互いの差動電流出力の接続される電流増幅器と、
電源端子と抵抗を介して接続され、かつ電流増幅器の出
力と接続されたゲート、電源端子と接続されたソース、
およびレギュレータ出力端子と接続されたドレインから
なるＰｃｈＭＯＳトランジスタと、制御端子と接続され
バンドギャップ回路と差動対トランジスタの定電流源と
のＯＮ／ＯＦＦ動作を制御するスイッチ回路と、Ｐｃｈ
ＭＯＳトランジスタのドレインと抵抗を介して差動対ト
ランジスタの他方のベース端子に帰還がかかるように接
続し、ベース端子と抵抗を介して接続されたソース、Ｇ
ＮＤ端子と接続されたドレイン、および制御端子と接続
されたゲートからなるＮｃｈＭＯＳトランジスタとを備
え、レギュレータ出力端子に接続されたコンデンサの充
放電を制御したことを特徴とする。
に、本発明に係る低消費電流型レギュレータ回路は、電
池の正極が接続される電源端子と、電池の負極が接続さ
れるＧＮＤ端子と、間欠受信をするための制御端子と、
レギュレータ出力端子とを有する低消費電流型レギュレ
ータ回路であって、バンドギャップ回路の出力電圧端子
と一方のベース端子とが接続されるＮＰＮトランジスタ
をエミッタ共通とした差動対トランジスタと、差動対ト
ランジスタのそれぞれのコレクタがミラー回路に接続さ
れ、お互いの差動電流出力の接続される電流増幅器と、
電源端子と抵抗を介して接続され、かつ電流増幅器の出
力と接続されたゲート、電源端子と接続されたソース、
およびレギュレータ出力端子と接続されたドレインから
なるＰｃｈＭＯＳトランジスタと、制御端子と接続され
バンドギャップ回路と差動対トランジスタの定電流源と
のＯＮ／ＯＦＦ動作を制御するスイッチ回路と、Ｐｃｈ
ＭＯＳトランジスタのドレインと抵抗を介して差動対ト
ランジスタの他方のベース端子に帰還がかかるように接
続し、ベース端子と抵抗を介して接続されたソース、Ｇ
ＮＤ端子と接続されたドレイン、および制御端子と接続
されたゲートからなるＮｃｈＭＯＳトランジスタとを備
え、レギュレータ出力端子に接続されたコンデンサの充
放電を制御したことを特徴とする。
【００２０】また、前記ＰｃｈＭＯＳトランジスタを、
ＰＮＰトランジスタに置き換えたことを特徴とする。
ＰＮＰトランジスタに置き換えたことを特徴とする。
【００２１】また、前記差動対トランジスタを構成する
ＮＰＮトランジスタを、ＮｃｈＭＯＳトランジスタに置
き換えたこと、さらに、前記ＰｃｈＭＯＳトランジスタ
を、ＰＮＰトランジスタに置き換えたことを特徴とす
る。
ＮＰＮトランジスタを、ＮｃｈＭＯＳトランジスタに置
き換えたこと、さらに、前記ＰｃｈＭＯＳトランジスタ
を、ＰＮＰトランジスタに置き換えたことを特徴とす
る。
【００２２】前記構成によれば、大容量のコンデンサを
接続しても低消費電流で立ち上がり時間を大幅に短縮し
たレギュレータ動作をすることができる。
接続しても低消費電流で立ち上がり時間を大幅に短縮し
たレギュレータ動作をすることができる。
【００２３】
【発明の実施の形態】以下、図面を参照して本発明にお
ける実施の形態を詳細に説明する。
ける実施の形態を詳細に説明する。
【００２４】図１は本発明の実施の形態における実施例
１の低消費電流型レギュレータ回路を示す図である。図
１に示すように、低消費電流型レギュレータ回路には、
電池の正極が接続される電源端子２と、電池の負極が接
続されるＧＮＤ端子４と、間欠受信をするための制御端
子１と、レギュレータ出力端子７を有している。
１の低消費電流型レギュレータ回路を示す図である。図
１に示すように、低消費電流型レギュレータ回路には、
電池の正極が接続される電源端子２と、電池の負極が接
続されるＧＮＤ端子４と、間欠受信をするための制御端
子１と、レギュレータ出力端子７を有している。
【００２５】この低消費電流型レギュレータ回路におい
て、バンドギャップ回路３の出力電圧端子がＮＰＮトラ
ンジスタ９，１０のエミッタ共通とし構成した差動対ト
ランジスタの一方のベース端子に接続される。また、差
動対トランジスタ（ＮＰＮトランジスタ９，１０）のそ
れぞれのコレクタはミラー回路１１，１２，１３，１
４，１５，１６に接続され、お互いの差動電流出力はト
ランジスタ１４，１６のコレクタが接続された構成の電
流増幅器から出力される。
て、バンドギャップ回路３の出力電圧端子がＮＰＮトラ
ンジスタ９，１０のエミッタ共通とし構成した差動対ト
ランジスタの一方のベース端子に接続される。また、差
動対トランジスタ（ＮＰＮトランジスタ９，１０）のそ
れぞれのコレクタはミラー回路１１，１２，１３，１
４，１５，１６に接続され、お互いの差動電流出力はト
ランジスタ１４，１６のコレクタが接続された構成の電
流増幅器から出力される。
【００２６】この電流増幅器の出力には電源端子２との
間に抵抗２２が接続され、かつ電流増幅器の出力とはＰ
ｃｈＭＯＳトランジスタ１７のゲートが接続されてい
る。さらに、前記ＰｃｈＭＯＳトランジスタ１７のソー
スには電源端子２、ドレインにはレギュレータ出力端子
７が接続されている。また、ＰｃｈＭＯＳトランジスタ
１７のドレインは抵抗１９を介して差動対トランジスタ
の他方のベース端子に接続され帰還がかかるように構成
されている。
間に抵抗２２が接続され、かつ電流増幅器の出力とはＰ
ｃｈＭＯＳトランジスタ１７のゲートが接続されてい
る。さらに、前記ＰｃｈＭＯＳトランジスタ１７のソー
スには電源端子２、ドレインにはレギュレータ出力端子
７が接続されている。また、ＰｃｈＭＯＳトランジスタ
１７のドレインは抵抗１９を介して差動対トランジスタ
の他方のベース端子に接続され帰還がかかるように構成
されている。
【００２７】ＮｃｈＭＯＳトランジスタ１８は、差動対
トランジスタの他方のベース端子と抵抗２１を介してソ
ース、ＧＮＤ端子４とドレイン、および制御端子１とゲ
ートが接続されている。さらに、制御端子１はバンドギ
ャップ回路３と差動対トランジスタの定電流源８のＯＮ
／ＯＦＦ動作を制御するスイッチ回路５，６に接続され
ており、レギュレータ出力端子７にコンデンサを接続し
て構成されている。
トランジスタの他方のベース端子と抵抗２１を介してソ
ース、ＧＮＤ端子４とドレイン、および制御端子１とゲ
ートが接続されている。さらに、制御端子１はバンドギ
ャップ回路３と差動対トランジスタの定電流源８のＯＮ
／ＯＦＦ動作を制御するスイッチ回路５，６に接続され
ており、レギュレータ出力端子７にコンデンサを接続し
て構成されている。
【００２８】以下に本実施の形態の実施例１について図
１を参照しながら説明する。本実施例１における低消費
電流型レギュレータ回路は、前記従来例を示す図５の回
路図にＮｃｈＭＯＳトランジスタ１８を追加した点が相
違し、それ以外の動作は従来例と同じであるので重複す
る説明は省略し、相違点について説明する。
１を参照しながら説明する。本実施例１における低消費
電流型レギュレータ回路は、前記従来例を示す図５の回
路図にＮｃｈＭＯＳトランジスタ１８を追加した点が相
違し、それ以外の動作は従来例と同じであるので重複す
る説明は省略し、相違点について説明する。
【００２９】いま、制御端子１が「Ｈ」レベルの時は、
ＮｃｈＭＯＳトランジスタ１８はＯＮ状態であり、Ｎｃ
ｈＭＯＳトランジスタ１８のＯＮ抵抗は抵抗１９，２１
に比べ十分に小さいため、制御端子１が「Ｈ」レベルの
時は従来例で説明した動作と同じである。
ＮｃｈＭＯＳトランジスタ１８はＯＮ状態であり、Ｎｃ
ｈＭＯＳトランジスタ１８のＯＮ抵抗は抵抗１９，２１
に比べ十分に小さいため、制御端子１が「Ｈ」レベルの
時は従来例で説明した動作と同じである。
【００３０】次に、制御端子１が「Ｌ」レベルの時は、
ＮｃｈＭＯＳトランジスタ１８はＯＦＦ状態になり見か
け上オープン状態となる。よって、電源端子２から電流
が供給されなくなるが、ＮｃｈＭＯＳトランジスタ１８
がオープン状態であることからレギュレータ出力端子７
に接続されたコンデンサ２３に蓄えられた電荷は放電さ
れることがなくなるため、レギュレータ出力端子７の電
位は保持されたままとなる。
ＮｃｈＭＯＳトランジスタ１８はＯＦＦ状態になり見か
け上オープン状態となる。よって、電源端子２から電流
が供給されなくなるが、ＮｃｈＭＯＳトランジスタ１８
がオープン状態であることからレギュレータ出力端子７
に接続されたコンデンサ２３に蓄えられた電荷は放電さ
れることがなくなるため、レギュレータ出力端子７の電
位は保持されたままとなる。
【００３１】さらに、間欠動作を行う上で制御端子１
が、再び「Ｈ」レベルになったとしても、コンデンサ２
３の電位が保持されたままなので、ΔＶｏは限りなく零
に近いため立ち上がり時間Ｔｒは大幅に短縮できる。ま
た、電荷がＯＦＦ状態にまで放電されていないので、Ｏ
Ｎ時に電池からの電荷の供給もなく、結果として電池寿
命も長くできる。
が、再び「Ｈ」レベルになったとしても、コンデンサ２
３の電位が保持されたままなので、ΔＶｏは限りなく零
に近いため立ち上がり時間Ｔｒは大幅に短縮できる。ま
た、電荷がＯＦＦ状態にまで放電されていないので、Ｏ
Ｎ時に電池からの電荷の供給もなく、結果として電池寿
命も長くできる。
【００３２】また、図２は本実施の形態における実施例
２の低消費電流型レギュレータ回路を示す図である。図
２に示すように、本実施例２における構成と実施例１を
示す図１の構成との違いは、ＰｃｈＭＯＳトランジスタ
１７に代えてＰＮＰトランジスタ３０を用いて構成した
ことであり、その動作については実施例１と同様であ
る。
２の低消費電流型レギュレータ回路を示す図である。図
２に示すように、本実施例２における構成と実施例１を
示す図１の構成との違いは、ＰｃｈＭＯＳトランジスタ
１７に代えてＰＮＰトランジスタ３０を用いて構成した
ことであり、その動作については実施例１と同様であ
る。
【００３３】同様に、図３は本実施の形態における実施
例３の低消費電流型レギュレータ回路を示す図であり、
本実施例３と実施例１の構成を示す図１との相違点は、
差動対トランジスタを構成するＮＰＮトランジスタ９，
１０に代えてＮｃｈＭＯＳトランジスタ３１，３２を用
いて差動対トランジスタを構成したことであり、その動
作については実施例１と同じである。
例３の低消費電流型レギュレータ回路を示す図であり、
本実施例３と実施例１の構成を示す図１との相違点は、
差動対トランジスタを構成するＮＰＮトランジスタ９，
１０に代えてＮｃｈＭＯＳトランジスタ３１，３２を用
いて差動対トランジスタを構成したことであり、その動
作については実施例１と同じである。
【００３４】また同様に、図４は本実施の形態における
実施例４の低消費電流型レギュレータ回路を示す図であ
り、本実施例４と実施例３の構成を示す図３との相違
は、ＰｃｈＭＯＳトランジスタ１７に代えてＰＮＰトラ
ンジスタ３３を用いて構成したことであり、その動作は
実施例１と同じである。
実施例４の低消費電流型レギュレータ回路を示す図であ
り、本実施例４と実施例３の構成を示す図３との相違
は、ＰｃｈＭＯＳトランジスタ１７に代えてＰＮＰトラ
ンジスタ３３を用いて構成したことであり、その動作は
実施例１と同じである。
【００３５】以上のことから、出力雑音を低減するため
レギュレータ出力端子７に大容量のコンデンサを接続し
ても低消費電流であり、かつ立ち上がり時間を大幅に短
縮したレギュレータ動作をすることができる。
レギュレータ出力端子７に大容量のコンデンサを接続し
ても低消費電流であり、かつ立ち上がり時間を大幅に短
縮したレギュレータ動作をすることができる。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
大容量のコンデンサをレギュレータ出力端子に接続して
も、低消費電流であり、かつ立ち上がり時間を大幅に短
縮したレギュレータ動作をすることができ、高集積化に
適した低消費電流型レギュレータ回路を提供できるとい
う効果を奏する。
大容量のコンデンサをレギュレータ出力端子に接続して
も、低消費電流であり、かつ立ち上がり時間を大幅に短
縮したレギュレータ動作をすることができ、高集積化に
適した低消費電流型レギュレータ回路を提供できるとい
う効果を奏する。
【図１】本発明の実施の形態における実施例１の低消費
電流型レギュレータ回路を示す図
電流型レギュレータ回路を示す図
【図２】本発明の実施の形態における実施例２の低消費
電流型レギュレータ回路を示す図
電流型レギュレータ回路を示す図
【図３】本発明の実施の形態における実施例３の低消費
電流型レギュレータ回路を示す図
電流型レギュレータ回路を示す図
【図４】本発明の実施の形態における実施例４の低消費
電流型レギュレータ回路を示す図
電流型レギュレータ回路を示す図
【図５】従来のレギュレータ回路を示す図
１ 制御端子
２ 電源端子
３ バンドギャップ回路
４ ＧＮＤ端子
５，６ スイッチ回路
７ レギュレータ出力端子
８ 定電流回路
９，１０ ＮＰＮトランジスタ
１１〜１６ ミラー回路用トランジスタ
１７ ＰｃｈＭＯＳトランジスタ
１８，３１，３２ ＮｃｈＭＯＳトランジスタ
１９，２１，２２ 抵抗
２３ コンデンサ
３０，３３ ＰＮＰトランジスタ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H420 NA23 NA32 NB02 NB12 NB22
NB24 NB25 NB26 NC02 NC03
NC06 NC12 NC14 NC23 NC26
NC32 NC33 NE02 NE26 NE27
5H430 BB05 BB09 BB11 EE03 EE06
EE17 FF04 FF13 HH03 KK16
Claims (4)
- 【請求項１】 電池の正極が接続される電源端子と、前
記電池の負極が接続されるＧＮＤ端子と、間欠受信をす
るための制御端子と、レギュレータ出力端子とを有する
低消費電流型レギュレータ回路であって、 バンドギャップ回路の出力電圧端子と一方のベース端子
とが接続されるＮＰＮトランジスタをエミッタ共通とし
た差動対トランジスタと、前記差動対トランジスタのそ
れぞれのコレクタがミラー回路に接続され、お互いの差
動電流出力の接続される電流増幅器と、前記電源端子と
抵抗を介して接続され、かつ前記電流増幅器の出力と接
続されたゲート、前記電源端子と接続されたソース、お
よび前記レギュレータ出力端子と接続されたドレインか
らなるＰｃｈＭＯＳトランジスタと、前記制御端子と接
続され前記バンドギャップ回路と前記差動対トランジス
タの定電流源とのＯＮ／ＯＦＦ動作を制御するスイッチ
回路と、前記ＰｃｈＭＯＳトランジスタのドレインと抵
抗を介して前記差動対トランジスタの他方のベース端子
に帰還がかかるように接続し、前記ベース端子と抵抗を
介して接続されたソース、前記ＧＮＤ端子と接続された
ドレイン、および前記制御端子と接続されたゲートから
なるＮｃｈＭＯＳトランジスタとを備え、前記レギュレ
ータ出力端子に接続されたコンデンサの充放電を制御し
たことを特徴とする低消費電流型レギュレータ回路。 - 【請求項２】 前記ＰｃｈＭＯＳトランジスタを、ＰＮ
Ｐトランジスタに置き換えたことを特徴とする請求項１
記載の低消費電流型レギュレータ回路。 - 【請求項３】 前記差動対トランジスタを構成するＮＰ
Ｎトランジスタを、ＮｃｈＭＯＳトランジスタに置き換
えたことを特徴とするレギュレータ回路。 - 【請求項４】 前記ＰｃｈＭＯＳトランジスタを、ＰＮ
Ｐトランジスタに置き換えたことを特徴とする請求項３
記載の低消費電流型レギュレータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190667A JP2003005844A (ja) | 2001-06-25 | 2001-06-25 | 低消費電流型レギュレータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190667A JP2003005844A (ja) | 2001-06-25 | 2001-06-25 | 低消費電流型レギュレータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003005844A true JP2003005844A (ja) | 2003-01-08 |
Family
ID=19029405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190667A Pending JP2003005844A (ja) | 2001-06-25 | 2001-06-25 | 低消費電流型レギュレータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003005844A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338156A (ja) * | 2005-05-31 | 2006-12-14 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP2011008683A (ja) * | 2009-06-29 | 2011-01-13 | Renesas Electronics Corp | 半導体集積回路装置 |
| CN107817064A (zh) * | 2017-09-12 | 2018-03-20 | 芯海科技（深圳）股份有限公司 | 一种低功耗传感器阵列处理电路及控制方法 |
-
2001
- 2001-06-25 JP JP2001190667A patent/JP2003005844A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006338156A (ja) * | 2005-05-31 | 2006-12-14 | Ricoh Co Ltd | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP4619866B2 (ja) * | 2005-05-31 | 2011-01-26 | 株式会社リコー | 定電圧電源回路及び定電圧電源回路の動作制御方法 |
| JP2011008683A (ja) * | 2009-06-29 | 2011-01-13 | Renesas Electronics Corp | 半導体集積回路装置 |
| CN107817064A (zh) * | 2017-09-12 | 2018-03-20 | 芯海科技（深圳）股份有限公司 | 一种低功耗传感器阵列处理电路及控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6236194B1 (en) | Constant voltage power supply with normal and standby modes | |
| JP3773718B2 (ja) | 半導体集積回路 | |
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
| KR20100077271A (ko) | 기준전압 발생회로 | |
| CN101876836A (zh) | 参考电压产生电路 | |
| JPH05189071A (ja) | 電流源回路 | |
| US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
| JP2009265955A (ja) | 半導体集積回路装置 | |
| JPH08272467A (ja) | 基板電位発生回路 | |
| JP3335183B2 (ja) | バッファ回路 | |
| CN111934657B (zh) | 一种低功耗上电复位和掉电复位电路 | |
| JP2002124637A (ja) | 半導体集積回路 | |
| JP3986391B2 (ja) | 定電圧電源回路 | |
| US7084697B2 (en) | Charge pump circuit capable of completely cutting off parasitic transistors | |
| JP5068631B2 (ja) | 定電圧回路 | |
| JP2003005844A (ja) | 低消費電流型レギュレータ回路 | |
| JP4315724B2 (ja) | バンドギャップ型基準電圧回路のスタートアップ回路 | |
| JPH09246472A (ja) | 中間電位発生回路 | |
| JP2002287833A (ja) | 定電圧電源 | |
| JP4641219B2 (ja) | 出力バッファ回路 | |
| JP4730153B2 (ja) | フィルタ回路 | |
| JP2014134862A (ja) | 半導体装置 | |
| JP3047828B2 (ja) | コンパレータ回路 | |
| JPH04167813A (ja) | 半導体集積回路装置 |