JPH03214212A - 半導体装置の電圧降下回路 - Google Patents

半導体装置の電圧降下回路

Info

Publication number
JPH03214212A
JPH03214212A JP2009527A JP952790A JPH03214212A JP H03214212 A JPH03214212 A JP H03214212A JP 2009527 A JP2009527 A JP 2009527A JP 952790 A JP952790 A JP 952790A JP H03214212 A JPH03214212 A JP H03214212A
Authority
JP
Japan
Prior art keywords
circuit
load
reference voltage
semiconductor device
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009527A
Other languages
English (en)
Other versions
JPH087636B2 (ja
Inventor
Makoto Yoshida
真 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009527A priority Critical patent/JPH087636B2/ja
Priority to US07/642,898 priority patent/US5083043A/en
Publication of JPH03214212A publication Critical patent/JPH03214212A/ja
Publication of JPH087636B2 publication Critical patent/JPH087636B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、集積回路等に用いられる半導体装置の電圧降
下回路に関する。
〈従来の技術） 従来の集積回路用の電圧降下回路を第２図に示す。
この電圧降下回路は、基準電圧発生回路ｌと誤差増幅回
路２と制御トランジスタＴＩとからなる。
そして、外部電源■ＣＣは、この制御トランジスタＴＩ
を介して負荷３に接続されている。
基準電圧発生回路１は、外部電源■ＣＣを抵抗で分圧し
て、基準電圧を誤差増幅回路２に供給するようになって
いる。誤差増幅回路２は、この基準電圧と負荷３への出
力電圧とを比較する差動増幅回路であり、この比較結果
に基づいて上記制御トランジスタＴ１をドライブする。
従って、集積回路の内部回路である負荷３は、負荷電流
の大幅な変動があった場合にも、安定した電圧の供給を
受けることができる。
（発明が解決しようとする課題） ところが、上記従来の電圧降下回路の構成では、負荷３
が大電流の供給を必要としない場合であっても、誤差増
幅回路２と基準電圧発生回路１とに常に電流が流れるこ
とになる。
この結果、従来の電圧降下回路が携帯用機器等のように
電池で駆動される電子装置の集積回路に用いられた場合
、集積回路の本来の内部回路である負荷３が大きな電力
を必要としないときにも電流が流れ続けることになるの
で、電池の寿命が短くなるという問題点があった。
本発明は上記事情に鑑みてなされたものであり、無駄な
電力消費のない半導体装置の電圧降下回路を提供するこ
とを目的としている。
（課題を解決するための手段） 本発明の半導体装置の電圧降下回路は、外部電源に基づ
いて基準となる電圧を発生する基準電圧発生回路と、該
基準電圧発生回路の基ｒ＄雷電圧負荷への出力電圧との
比較を行う誤差増幅回路と、該誤差増幅回路の比較結果
に基づいて出力電圧を制御する能動素子とを有する半導
体装置の電圧降下回路において、該能動素子と並列に接
続された、ダイオード回路、及び負荷への大電流不要時
に、該２！準電圧発生回路と誤差増幅回路を間き、該能
動素子を不活性にするスイッチ回路を備えており、その
ことにより上記目的が達成される。
（作用） 上記構成により、負荷が大きな電流を必要とする場合に
は、基準電圧発生回路が外部電源に基づいて基準となる
電圧を発生すると共に、誤差増幅回路がこの基準電圧発
生回路の基準電圧と負荷への出力電圧との比較を行う。
従って、能動素子がこの誤差増幅回路の比較結果に基づ
いて出力電圧を制御することにより、負荷電流の大幅な
変動に対しても、安定した電圧の供給を行うことができ
る。
また、負荷が大きな電流を必要としない場合には、スイ
ッチ回路が基準電圧発生回路と誤差増幅回路の電源を遮
断し、能動素子を不活性にする。
そして、負荷には、この能動素子に並列に接続したダイ
オード回路を介して電流が供給される。従って、この場
合には、基準電圧発生回路や誤差増幅回路に電流が流れ
なくなるので、無駄な電力消費がなくなる。
この結果、本発明によれば、電圧降下回路が携帯用機器
の集積回路等に泪いられた場合に、電池寿命を長くする
ことができる。
（実施例） 以下に本発明を実施例について説明す。
第１図は本発明の一実施例に係る電圧降下回路の回路図
である。
この電圧降下回路は、Ｍ準電圧発生回路Ｉ５　誤差増幅
回路２、及び能動素子として制御トランジスタＴ１を有
する。
制御トランジスタＴ１は、Ｐ型ＭＯ３ＦＥＴからなり、
このＦＥＴのソース・ドレイン間を介して外部電源■Ｃ
Ｃを負荷３に接続している。基準電圧発生回路１は、外
部？Ｊ７１ｉ；ｊＶＣＣを抵抗Ｒ１及びＲ２で分圧して
、基準電圧を誤差増幅回路２に供給する回路である。誤
差増幅回路２は、Ｎ型ＭＯ３ＦＥＴからなるトランジス
タＴ２及びＴ３とＰ型ＭＯ３ＦＥＴからなるトランジス
タＴ４及びＴ５とによって構成された差動増幅回路であ
る。誤差増幅回路２は、上記基準電圧発生回路１の基ｑ
、雷電圧負荷３への出力電圧との比較結果に基づいて制
御トランジスタＴＩをドライブするようになっている。
また、本実施例の電圧降下回路には、ダイオード回路４
とスイッチ回路５とが設けられている。
ダイオード回路４では、２個のダイオードＤ１及びＤ２
の直列回路が設けられており、その陰極側は制御トラン
ジスタＴ、のドレインに接続されている。
スイッチ回路５は、Ｎ型ＭＯ３ＦＥＴからなるトランジ
スタＴＩ３及び１丁と、Ｐ型ＭＯ３ＦＥＴからなるトラ
ンジスタＴ８及びＴ９とによって構成された回路であり
、各トランジスタＴ６〜Ｔ９のゲートにはＣＥ倍信号印
加されるようになっている。
このＣＥ倍信号、負荷３が大電流を必要とする場合にＨ
ＩＧ）Ｉレベルとなり、大電流を必要としない場合には
ＬＯＷレベルとなるチップイネーブル信号であって、周
辺回路から適宜生成することができる。そして、トラン
ジスタＴ６は、基準電圧発生回路１と接地電位との間に
挿入され、トランジスタＴ７は、誤差増幅回路２と接地
電位との間に挿入されている。また、トランジスタＴ８
は、上記制御トランジスタＴ１のゲートと外部７４源Ｖ
ＣＣとの間を接続する回路上に挿入されている。トラン
ジスタＴ９はダイオード回路４の陽極側と外部電源■Ｃ
Ｃとの間に挿入されている。
上記構成の電圧降下回路は、負荷３が大きな電流を必要
とする場合には、ＣＥ倍信号ＨＩＧＨレベルとなるので
、スイッチ回路５におけるトランジスタＴ６及びＴ７が
導通し、トランジスタＴ８及びＴ９が遮断される。この
ため、基準電圧発生回路１と誤差増幅回路２と制御トラ
ンジスタＴ１とが従来と同様に正常に働く。即ち、この
基準電圧発生回路１が外部電源ＶＣＣに基づいて基準と
なる電圧を発生すると共に、誤差増幅回路２がこの基準
電圧と負荷３への出力電圧との比較を行い、制御トラン
ジスタＴ、がこの比較結果に基づいて出力電圧を制御す
ることができる。また、このように制御トランジスタＴ
１の導通時には、トランジスタＴ９がオフ状態となり、
ダイオード回路４は遮断され、トランジスタＴ１及び誤
差増幅回路２の動作とは関係なくなる。
従って、負荷３が大きな電流を必要とする場合には、負
荷電流の大幅な変動に対しても、この負荷３に安定した
電圧を供給することができる。
また、負荷３が大きな電流を必要としない場合には、Ｃ
Ｅ倍信号ＬＯＷレベルとなるので、スイッチ回路５にお
けるトランジスタＴ６及びＴ７が遮断され、トランジス
タＴ８及びＴ９が導通する。このため、基準電圧発生回
路１と誤差増幅回路２とが電源を絶たれて動作しなくな
ると共に、制御トランジスタＴ１がゲートの外部電源ｖ
ＣＣレベルによって遮断される。また、この制御トラン
ジスタＴＩの遮断及びトランジスタＴ９が導通状態とな
ることにより、ダイオード回路４の２個のダイオードＤ
、及びＤ２が導通する。
従って、負荷３が大きな電流を必要としない場合には、
外部ｉ源ｖｃｃがこのダイオード回路４を介して負荷３
に供給されることになり、外部電源■ＣＣからはこの負
荷３を通して接地電位に至る微弱な電流のみが流れるこ
とになる。なお、この際、負荷３に供給される電圧は、
ダイオード回路４の２個のダイオードＤ１及びＤ２にお
ける順方向電圧降下ｖｔｈの和を外部電源■ＣＣから差
し引いた値が印加される。
この結果、本実施例の電圧降下回路によれば、負荷３が
大きな電流を必要としない場合に、無駄な電力消費がな
くなるので、携帯用機器の集積回路等に用いられた場合
に、電池寿命を長くすることができる。
（発明の効果） 以上の説明から明らかなように、本発明の半導体装置の
電圧降下回路は、負荷が大きな電力を必要としない場合
に、ダイオード回路を介して電力を供給し、基ｆ＄電圧
発生回路や誤差増幅回路に無駄な電流を流すことがなく
なるので、携帯用機器の集積回路等に用いられた際に、
電池の寿命を延ばすことができるという効果を奏する。
【図面の簡単な説明】
第１図は本発明の一実施例に係る電圧降下回路の回路図
、第２図は従来の電圧降下回路の回路図である。 １・・・基準電圧発生回路、 ２・・・誤差増幅回路、 ・・・負荷、 ４・・・ダイオード回路、 ５・・・スイ ッチ回路、 ＶＣＣ・・・外部電源。 以上

Claims (1)

  1. 【特許請求の範囲】 １、外部電源に基づいて基準となる電圧を発生する基準
    電圧発生回路と、該基準電圧発生回路の基準電圧と負荷
    への出力電圧との比較を行う誤差増幅回路と、該誤差増
    幅回路の比較結果に基づいて出力電圧を制御する能動素
    子とを有する半導体装置の電圧降下回路において、 該能動素子と並列に接続された、ダイオード回路、及び 負荷への大電流不要時に、該基準電圧発生回路と誤差増
    幅回路を開き、該能動素子を不活性にするスイッチ回路 を備えた半導体装置の電圧降下回路。
JP2009527A 1990-01-18 1990-01-18 半導体装置の電圧降下回路 Expired - Fee Related JPH087636B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009527A JPH087636B2 (ja) 1990-01-18 1990-01-18 半導体装置の電圧降下回路
US07/642,898 US5083043A (en) 1990-01-18 1991-01-18 Voltage control circuit for a semiconductor apparatus capable of controlling an output voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009527A JPH087636B2 (ja) 1990-01-18 1990-01-18 半導体装置の電圧降下回路

Publications (2)

Publication Number Publication Date
JPH03214212A true JPH03214212A (ja) 1991-09-19
JPH087636B2 JPH087636B2 (ja) 1996-01-29

Family

ID=11722744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009527A Expired - Fee Related JPH087636B2 (ja) 1990-01-18 1990-01-18 半導体装置の電圧降下回路

Country Status (2)

Country Link
US (1) US5083043A (ja)
JP (1) JPH087636B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264743A (en) * 1989-12-08 1993-11-23 Hitachi, Ltd. Semiconductor memory operating with low supply voltage
JPH04291608A (ja) * 1991-03-20 1992-10-15 Fujitsu Ltd 電源回路
EP0576774B1 (en) * 1992-06-30 1999-09-15 STMicroelectronics S.r.l. Voltage regulator for memory devices
EP0651309A3 (en) * 1993-10-28 1997-07-16 Rockwell International Corp CMOS voltage regulator installed in the vehicle.
IN192538B (ja) * 1995-02-01 2004-05-01 Intel Corp
US5481161A (en) * 1995-02-10 1996-01-02 General Electric Company Variable frequency generator for resonant power feedback
US5548237A (en) * 1995-03-10 1996-08-20 International Business Machines Corporation Process tolerant delay circuit
US5892394A (en) * 1996-07-19 1999-04-06 Holtek Microelectronics Inc. Intelligent bias voltage generating circuit
DE10050561B4 (de) * 2000-10-12 2005-04-28 Dialog Semiconductor Gmbh Integrierte Schaltung mit Schaltungsteilen mit unterschiedlicher Versorgungsspannung
DE10233526A1 (de) * 2002-07-23 2004-02-12 Infineon Technologies Ag Bandabstands-Referenzschaltung
EP3182243A1 (en) * 2015-12-18 2017-06-21 ams AG Active potentiometer circuit
KR102422519B1 (ko) * 2019-04-10 2022-07-19 클로스드-업 조인트-스톡 컴파니 드라이브 전자 제어 저항기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270264A (ja) * 1988-08-31 1990-03-09 Nec Corp 電源電圧変換回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4017779A (en) * 1976-03-22 1977-04-12 Motorola, Inc. Battery isolator
US4652808A (en) * 1984-05-30 1987-03-24 Intersil, Inc. Efficiency switching voltage converter system
US4779037A (en) * 1987-11-17 1988-10-18 National Semiconductor Corporation Dual input low dropout voltage regulator
US4906913A (en) * 1989-03-15 1990-03-06 National Semiconductor Corporation Low dropout voltage regulator with quiescent current reduction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0270264A (ja) * 1988-08-31 1990-03-09 Nec Corp 電源電圧変換回路

Also Published As

Publication number Publication date
US5083043A (en) 1992-01-21
JPH087636B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
JPH03214212A (ja) 半導体装置の電圧降下回路
JPH057931B2 (ja)
KR20020064870A (ko) 전력 증폭기의 동작전류 제어 회로
KR970059867A (ko) 전원 강압 회로 및 반도체 장치
JP2004364280A (ja) 線形および飽和領域で動作可能なパワーｍｏｓｆｅｔ用電流センス
WO1989007792A1 (en) Mos current mirror with high output impedance and compliance
WO2004023648A3 (en) Amplifier power control circuit
JP2003114727A (ja) 電源回路
US11409350B1 (en) Automatic sleep circuit
JP2003078361A (ja) 電源回路及び半導体装置
JPS6113248B2 (ja)
KR0160572B1 (ko) 저 전원 전압의 출력 구동기
US7675262B2 (en) Battery voltage regulator
JP3492150B2 (ja) 電池使用機器
JP3540872B2 (ja) 起動回路
JP3102635B2 (ja) 電圧安定化回路
JP3540869B2 (ja) 自己バイアス型電子回路用のスタータ回路装置
JP4449860B2 (ja) 電源供給用スイッチ装置とそれを用いた電子機器
JPS5933059Y2 (ja) 揮発性メモリの電源供給回路
JP2740474B2 (ja) 電源制御回路
WO2003063198A3 (en) A voltage limiting semiconductor pass gate circuit
JPH0467724A (ja) 電源出力遮断装置
JP3966452B2 (ja) Ｌｅｄ駆動回路および発光装置
JPH0530178Y2 (ja)
KR950002023B1 (ko) 마이크로 프로세서 응용회로에서의 cmos 메모리 백업회로

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080129

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090129

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees