KR980004992A - 전류/전압 변화기와 이를 이용하는 센스 증폭기 및 센싱방법 - Google Patents

전류/전압 변화기와 이를 이용하는 센스 증폭기 및 센싱방법 Download PDF

Info

Publication number
KR980004992A
KR980004992A KR1019960024470A KR19960024470A KR980004992A KR 980004992 A KR980004992 A KR 980004992A KR 1019960024470 A KR1019960024470 A KR 1019960024470A KR 19960024470 A KR19960024470 A KR 19960024470A KR 980004992 A KR980004992 A KR 980004992A
Authority
KR
South Korea
Prior art keywords
current
voltage
source
nmos
current mirror
Prior art date
Application number
KR1019960024470A
Other languages
English (en)
Other versions
KR100218306B1 (ko
Inventor
황태선
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960024470A priority Critical patent/KR100218306B1/ko
Priority to US08/881,591 priority patent/US5886546A/en
Priority to JP9170672A priority patent/JPH1083678A/ja
Publication of KR980004992A publication Critical patent/KR980004992A/ko
Application granted granted Critical
Publication of KR100218306B1 publication Critical patent/KR100218306B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 다비트(2bit/cell)에 적합한, 전류/전압 변환기를 포함하는 센스증폭기 및 센싱 방법에 관한 것으로서, 본 발명은 전류/전압 변환기는 입력되는 전류를 증폭시키는 증폭부와; 증폭된 전류를 전압으로 변환시키는 변환부로 구성된다. 또한, 상기 2개의 전류/전압 변화기와 전압 비교기로 구성된 센스 증폭기는 센싱을 용이하게 할 뿐만아니라 다비트 메모리의 설계가 가능하기 때문에 종래 메모리소자의 면적을 40% 이상 축소할 수 있다.

Description

전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 센스 증폭기의 실시예를 도시한 회로도.
제4도는 본 발명에 의한 센스 증폭기의 A 노드에서 시간의 변화에 따른 전압의 변화를 도시한 그래프.

Claims (19)

  1. 입력되는 전류를 증폭하는 증폭부와; 상기 증폭된 전류를 전압으로 변환하는 변환부를 포함하는 것을 특징으로 하는 전류/전압 변환기.
  2. 제1항에 있어서, 상기 증폭부와 상기 변환부는 상반되는 형태의 전류미러를 포함하는 것을 특징으로 하는 전류/전압 변환기.
  3. 제1항에 있어서, 상기 증폭부는 전류미러를 포함하는 것을 특징으로 하는 전류/전압 변화기.
  4. 제1항에 있어서, 상기 변환부는 전류미러를 포함하는 것을 특징으로 하는 전류/전압 변화기.
  5. 제3항에 있어서, 상기 증폭부는 PMOS 전류미러인 것을 특징으로 하는 전류/전압 변환기.
  6. 제4항에 있어서, 상기 변환부는 NMOS 전류미러인 것을 특징으로 하는 전류/전압 변환기.
  7. 제3항에 있어서, 상기 증폭부는, 소오스에 전원전압이 인가되고, 게이트는 서로 연결된 한쌍의 PMOS 트랜지스터를 포함하는 PMOS 전류미러와; 제1 펄스신호에 게이트에 인가되고, 드레인 상기 PMOS 트랜지스터의 드레인에 연결되고, 소오스는 비트라인 입력을 수신하는 제1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전류/전압 변환기.
  8. 제4항에 있어서, 상기 변환부는, 소오스는 접지되고, 드레인이 상기 증폭부의 출력에 연결되며, 제2 펄스신호가 게이트에 인가되는 제2 NMOS 트랜지스터와; 드레인이 상기 증폭부의 출력에 연결되고, 그 소오스는 접지된 NMOS 전류미러와; 소오스가 상기 NMOS 전류미러의 출력에 연결되고 드레인이 전원전압에 연결되며, 제3 펄스 신호가 게이트에 인가되는 제3 NMOS 트래지스터와, 드레인이 접지되고, 소오스는 상기 제3 NMOS 트랜지스터의 드레인에 연결된 제1 PMOS 트랜지스터와, 상기 제3 NMOS 트랜지스터와 상기 전원전압사이에 저항을 포함하는 것을 특징으로 하는 전류/전압 변환기.
  9. 제7항에 있어서, 상기 증폭부는 소오스제 전원전압이 인가되고, 게이트는 서로 연결된 한쌍의 PMOS 트랜지스터를 포함하는 PMOS 전류미러를 포함하는 것을 특징으로 하는 전류/전압 변환기.
  10. 제8항에 있어서, 상기 변환부는, 트레인이 상기 증폭부의 출력에 연결되고, 그 소오스는 접지된 NMOS 전류 미러와; 상기 NMOS 전류미러의 출력과 전원전압 상이에 연결된 저항을 포함하는 것을 특징으로 하는 전류/전압 변환기.
  11. 입력되는 전류를 증폭하고, 상기 증폭된 입력전류를 전압으로 변환하는 제1 전류/전압 변환기와, 기준전류를 증폭하고, 상기 증폭된 기준전류를 전압으로 변환하는 제2 전류/전압 변환기와, 상기 제1 전류/전압 변환기와 상기 제2 전류/전압 변환기에서 각기 출력된 전압을 비교하는 전압 비교기를 포함하는 것을 특징으로 하는 센스 중폭기.
  12. 제11항에 있어서, 상기 제1 전류/전압 변환기는, 입력되는 전류를 증폭하는 증폭부와; 상기 증폭된 전류를 전압으로 변환하는 변환부를 포함하는 것을 특징으로 하는 센스 증폭기.
  13. 제12항에 있어서, 상기 증폭부는, 소오스에 전원전압이 인가되고, 게이트는 서로 연결된 한쌍의 PMOS 트랜지스터를 포함하는 PMOS 전류미러와; 제1 펄스신호가 게이트에 인가되고, 드레인은 상기 PMOS 트랜지스터의 드레인에 연결되고, 소오스는 비트라인 입력을 수신하는 제1 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 센스 증폭기.
  14. 제12항에 있어서, 상기 변환부는, 소오스 접지되고, 드레인이 상기 증폭부의 출력에 연결되며, 제2 펄스신호가 게이트에 인가되는 제2 NMOS 트랜지스터와; 드레인이 상기 증폭부의 출력에 연결되고, 그 소오스는 접지된 NMOS 전류미러와 소오스가 상기 NMOS 전류미러의 출력에 연결되고 드레인이 전원전압에 연결되며, 제3 펄스 신호가 게이트에 인가되는 제3 NMOS 트랜지스터와, 드레인이 접지되고, 소오스는 상기 제3 NMOS 트랜지스터의 드레인에 연결된 제1 PMOS 트랜지스터와, 상기 제3 NMOS 트랜지스터와 상기 전원전압사이에 저항을 포함하는 것을 특징으로 하는 센스 증폭기.
  15. 제13항에 있어서, 상기 증폭부는 소오스에 전원전압이 인가되고, 게이트는 서로 연결된 한쌍의 PMOS 트랜지스터를 포함하는 PMOS 전류미러를 포함하는 것을 특징으로 하는 센스 증폭기.
  16. 제14항에 있어서, 상기 변환부는, 드레인이 상기 증폭부의 출력에 연결되고, 그 소오스는 접지된 NMOS 전류미러와; 상기 NMOS 전류미러의 출력과 전원전압 사이에 연결된 저항을 포함하는 것을 특징으로 하는 센스 증폭기.
  17. 제14항에 있어서, 상기 제어신호는 상기 센스 증폭기의 동작 타이밍을 결정하는 것을 특징으로 하는 센스 중폭기.
  18. 제14항 있어서, 상기 제어신호는 대기전류를 줄이기 위해서 사용되는 것을 특징으로 하는 센스 증폭기.
  19. 입력전류를 증폭하고, 상기 증폭된 입력전류를 제1 전압으로 변환하는 단계와; 기준전류를 증폭하고, 상기 증폭된 기준전류를 제2 전압으로 변환하는 단계와; 상기 변환된 제1 및 제2 전압을 비교하는 단계를 포함하는 것을 특징으로 하는 센싱방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960024470A 1996-06-27 1996-06-27 전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법 KR100218306B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960024470A KR100218306B1 (ko) 1996-06-27 1996-06-27 전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법
US08/881,591 US5886546A (en) 1996-06-27 1997-06-24 Current/voltage converter, sense amplifier and sensing method using same
JP9170672A JPH1083678A (ja) 1996-06-27 1997-06-26 電流／電圧変換器、これを用いたセンス増幅器及びセンシング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024470A KR100218306B1 (ko) 1996-06-27 1996-06-27 전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법

Publications (2)

Publication Number Publication Date
KR980004992A true KR980004992A (ko) 1998-03-30
KR100218306B1 KR100218306B1 (ko) 1999-09-01

Family

ID=19463861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024470A KR100218306B1 (ko) 1996-06-27 1996-06-27 전류/전압 변환기와 이를 이용하는 센스 증폭기 및 센싱방법

Country Status (3)

Country Link
US (1) US5886546A (ko)
JP (1) JPH1083678A (ko)
KR (1) KR100218306B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2321736B (en) * 1997-01-30 2001-04-11 Motorola Ltd Sense amplifier circuit
SG68676A1 (en) * 1997-08-15 1999-11-16 Texas Instruments Inc Current comparator and method therefor
KR100293446B1 (ko) * 1997-12-30 2001-07-12 김영환 메인증폭기
EP0936627B1 (en) * 1998-02-13 2004-10-20 STMicroelectronics S.r.l. Low voltage non volatile memory sense amplifier
US6128236A (en) * 1998-12-17 2000-10-03 Nippon Steel Semiconductor Corp. Current sensing differential amplifier with high rejection of power supply variations and method for an integrated circuit memory device
DE69916783D1 (de) * 1999-02-26 2004-06-03 St Microelectronics Srl Leseverfahren eines mehrwertigen, nichtflüchtigen Speichers, und mehrwertiger,nichtflüchtiger Speicher
KR100331549B1 (ko) * 1999-08-06 2002-04-06 윤종용 더미 비트 라인을 이용한 전류 센스 앰프 회로
US6480042B2 (en) * 2000-07-04 2002-11-12 Matsushita Electric Industrial Co., Ltd. Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data
JP2002251890A (ja) * 2001-02-26 2002-09-06 Mitsubishi Electric Corp 信号増幅回路およびそれを備える半導体記憶装置
US6608787B1 (en) * 2002-04-11 2003-08-19 Atmel Corporation Single-ended current sense amplifier
US6965256B2 (en) * 2004-03-05 2005-11-15 Wionics Research Current mode output stage circuit with open loop DC offset reduction
US7665063B1 (en) * 2004-05-26 2010-02-16 Pegasystems, Inc. Integration of declarative rule-based processing with procedural programming
EP1624462A1 (en) * 2004-08-02 2006-02-08 STMicroelectronics S.r.l. An improved sensing circuit for a semiconductor memory
DE102004038552B4 (de) * 2004-08-06 2006-05-11 Atmel Germany Gmbh Spannungskomparator
BRPI0516945A (pt) * 2004-11-03 2008-09-23 Thomson Licensing circuito de recebimento de dados com espelho de corrente e fatiador de dados
US8335704B2 (en) 2005-01-28 2012-12-18 Pegasystems Inc. Methods and apparatus for work management and routing
US20090132232A1 (en) * 2006-03-30 2009-05-21 Pegasystems Inc. Methods and apparatus for implementing multilingual software applications
US8924335B1 (en) 2006-03-30 2014-12-30 Pegasystems Inc. Rule-based user interface conformance methods
US8250525B2 (en) 2007-03-02 2012-08-21 Pegasystems Inc. Proactive performance management for multi-user enterprise software systems
CN101800082B (zh) * 2009-02-11 2012-12-05 北京兆易创新科技有限公司 一种用于mlc闪存的灵敏放大器和电流电压转换电路
US8843435B1 (en) 2009-03-12 2014-09-23 Pegasystems Inc. Techniques for dynamic data processing
US8468492B1 (en) 2009-03-30 2013-06-18 Pegasystems, Inc. System and method for creation and modification of software applications
KR101205100B1 (ko) * 2010-08-30 2012-11-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US8880487B1 (en) 2011-02-18 2014-11-04 Pegasystems Inc. Systems and methods for distributed rules processing
US9195936B1 (en) 2011-12-30 2015-11-24 Pegasystems Inc. System and method for updating or modifying an application without manual coding
US9666246B2 (en) 2013-09-11 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic reference current sensing
US10469396B2 (en) 2014-10-10 2019-11-05 Pegasystems, Inc. Event processing with enhanced throughput
CN104320123B (zh) * 2014-10-13 2017-10-13 无锡信大气象传感网科技有限公司 一种4‑20mA电流转换电路
CN105929887B (zh) * 2016-05-18 2017-09-05 华南理工大学 一种宽带低功耗电流差分电路
US10698599B2 (en) 2016-06-03 2020-06-30 Pegasystems, Inc. Connecting graphical shapes using gestures
US10698647B2 (en) 2016-07-11 2020-06-30 Pegasystems Inc. Selective sharing for collaborative application usage
US11048488B2 (en) 2018-08-14 2021-06-29 Pegasystems, Inc. Software code optimizer and method
US11567945B1 (en) 2020-08-27 2023-01-31 Pegasystems Inc. Customized digital content generation systems and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3687161D1 (de) * 1985-09-30 1993-01-07 Siemens Ag Schaltbare bipolare stromquelle.
US4943737A (en) * 1989-10-13 1990-07-24 Advanced Micro Devices, Inc. BICMOS regulator which controls MOS transistor current
JP2586723B2 (ja) * 1990-10-12 1997-03-05 日本電気株式会社 センスアンプ
JPH04362597A (ja) * 1991-06-10 1992-12-15 Nec Ic Microcomput Syst Ltd 電流センスアンプ回路
US5481179A (en) * 1993-10-14 1996-01-02 Micron Technology, Inc. Voltage reference circuit with a common gate output stage
US5528543A (en) * 1994-09-16 1996-06-18 Texas Instruments Incorporated Sense amplifier circuitry

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382734B1 (ko) * 2001-02-26 2003-05-09 삼성전자주식회사 전류소모가 작고 ｄｃ전류가 작은 반도체 메모리장치의입출력라인 감지증폭기

Also Published As

Publication number Publication date
KR100218306B1 (ko) 1999-09-01
US5886546A (en) 1999-03-23
JPH1083678A (ja) 1998-03-31

Similar Documents

Publication Publication Date Title
KR980004992A (ko) 전류/전압 변화기와 이를 이용하는 센스 증폭기 및 센싱방법
CA2033020C (en) C-mos differential sense amplifier
KR940018864A (ko) 반도체 장치
KR960032900A (ko) 반도체 집적회로용 입력 버퍼 회로
KR920017116A (ko) 전류 감지 증폭회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR970055264A (ko) 차동 증폭기
KR960706173A (ko) 비휘발성 반도체 메모리에 대한 감지 증폭기(Sense amplifier for non-volatile semiconductor memory)
KR920020497A (ko) 센스 앰프 회로를 갖는 반도체 ic장치
KR970012752A (ko) 반도체 집적회로
KR940024629A (ko) 통신회로시스템
KR960038997A (ko) 반도체 메모리장치의 전류센스앰프회로
KR890013769A (ko) 중간전위생성회로
KR970029739A (ko) 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치
KR940025203A (ko) 통신기
KR940023028A (ko) 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로
KR950016002A (ko) 3치 입력 버퍼 회로
KR970063248A (ko) 반도체메모리, 디바이스, 신호의 증폭방법, 패스 트랜지스터를 제어하기 위한 방법 및 장치
KR940003836B1 (ko) 데이타 감지회로
JPS6331942B2 (ko)
KR960027255A (ko) 시퀀스 제어회로를 구비한 연산증폭기
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR930011274A (ko) 입력회로
KR960002755A (ko) 반도체 집적장치의 전원전압 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee