KR100250028B1 - 디램의 리던던시 워드라인 구동회로 - Google Patents
디램의 리던던시 워드라인 구동회로 Download PDFInfo
- Publication number
- KR100250028B1 KR100250028B1 KR1019970082289A KR19970082289A KR100250028B1 KR 100250028 B1 KR100250028 B1 KR 100250028B1 KR 1019970082289 A KR1019970082289 A KR 1019970082289A KR 19970082289 A KR19970082289 A KR 19970082289A KR 100250028 B1 KR100250028 B1 KR 100250028B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- precharge
- redundancy word
- unit
- driving
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4082—Address Buffers; level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
- G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 디램의 리던던시 워드라인 구동회로에 관한 것으로서, 특히 어드레스 신호가 인가되는 트랜지스터들과 퓨즈들로 구성된 퓨즈 박스부와, 기준 노드에 전하를 축적시키는 프리챠아지부 및 기준 노드 값에 따라 리던던시 워드라인을 구동시키는 구동부를 구비한 디램의 리던던시 워드라인 구동회로에 있어서, 어드레스 신호 입력에 응답하여 상기 프리챠아지부를 구동하는 입력 수단과, 상기 프리챠아지부와 기준 노드 사이에 형성되고 상기 입력 수단의 출력에 응답하여 상기 프리챠아지부의 출력을 상기 기준 노드로 스위칭하는 프리챠아지 제어부를 더 포함하여 구성된 것을 특징으로 한다. 따라서, 본 발명은 리던던시 인에이블 신호를 제어하는 신호를 X-어드레스 버퍼의 출력에 의해 자동으로 제어하게 함으로써 회로 설계가 용이해지고 타이밍 미스매치에 의한 PMOS에서 NMOS로의 직류 경로를 막아 불필요한 전류 소모를 차단한다.
Description
본 발명은 디램의 리던던시 워드라인 구동회로에 관한 것으로서, 특히 제어 신호의 미스 매치에 의해 발생되는 전류 소모를 억제할 수 있는 디램의 리던던시 워드라인 구동회로에 관한 것이다.
통상의 경우 반도체 메모리 셀 어레이는 정규(Normal) 셀 어레이와 리던던시 셀 어레이로 구성되어지며 정규 셀에 결함이 생겼을 경우 리던던시 셀로 대체한다. 대체 방법은 결함 셀의 어드레스 정보를 받아 리던던시 퓨즈 상자의 출력으로 리던던시 셀의 리던던시 워드라인을 인에이블 시켜 리던던시 셀을 구동함으로써 결함 셀을 대체하게 된다. 결함 셀을 대체하기 위해서는 전기적 퓨즈를 겸비한 리던던시 퓨즈 상자로부터 결함 셀의 어드레스 정보를 나타내도록 퓨즈를 절단하여 발생한 신호로 리던던시 셀을 구동하게 된다.
도 1 은 통상적인 X-어드레스 버퍼를 도시한 블록도이다. X-어드레스 버퍼는 X 어드레스 스트로브 신호인 axs 신호와 rowi(i=0~5) 신호에 의해 동작하는데, axs가 "H"로 천이할 때 모든 X-어드레스 버퍼의 출력은 "L"로 프리챠아지되고 axs가 "L"로 천이할 때 X-어드레스를 인에이블시킨다. X-어드레스 버퍼의 출력 axi(i=0~5) 와 axib는 항상 반대 위상으로 존재하게 된다.
도 2 는 리던던시 셀의 워드라인을 구동하기 위한 종래 기술의 리던던시 워드라인 구동회로의 블록도이다. 도 2의 리던던시 워드라인 구동회로는 도 1 의 X-어드레스 버퍼의 출력 axi 및 axib(i=0~5)를 입력으로 하고 제어 신호 red_ctrl에 의해 프리챠아지되는 4개의 리던던시 워드라인 구동부(220, 230, 240, 250)으로 이루어져 리던던시 워드라인을 4개 사용하기 위한 nrdbi(i=0~3) 신호를 발생시킨다.
도 3 은 종래 기술인 도 2의 리던던시 워드라인 구동부의 상세 회로도이다. 도 3을 참조하면, 리던던시 워드라인 구동부 내부는 크게 퓨즈 박스부(310)와, 프리챠아지부(320) 및 구동부(330)를 구비한다. 도 1의 X-어드레스 버퍼의 출력 axi 및 axib(i=0~5)는 상기 퓨즈 박스부(310)에 입력되어 퓨즈 절단 여부에 따라 해당 X-어드레스의 리던던시 워드라인의 구동여부를 결정하게 된다.
그 동작을 구체적으로 설명하면, 도 3은 도 2의 리던던시 워드 라인 구동부(220) 하나를 나타내며 nrdb 신호가 "L"일 때 리던던시 워드라인이 인에이블된다. 도 4의 타이밍에서 처럼 red_ctrl에 의해 도 3의 A 노드가 "H"로 프리챠아지되고 그후 X-어드레스 버퍼의 출력 ax0, ax0b, ax1, ax1b,...등 12개의 신호가 도 3의 디스챠아지용(Discharge) NMOS 트랜지스터에 인가된다. 이때 12개의 신호 중에서 6개는 반드시 "H"로 되어 있으므로 도 3의 A 노드는 "H"에서 "L"로 방전되고 nrdb신호가 "H"레벨로 잡혀 정상(normal)동작을 수행한다. 그러나 만약 12개의 신호중에서 "H"가 인가되는 디스챠아지용 NMOS트랜지스터의 퓨즈를 컷팅한다면 A 노드는 "L"로 방전되지 않고 계속 "H"를 유지하고 따라서 nrdb 신호가 "L"로 되어 리던던시 워드라인을 인에이블시키게된다. 따라서 도 3의 A 노드는 red_ctrl 신호와 X-어드레스 버퍼의 출력과의 타이밍 미스매치가 발생하면 불필요한 전류를 소모하고 또한 정상(Normal) 동작시에도 계속 전류를 소모한다.
도 4 는 종래 기술인 도 3의 리던던시 워드라인 구동회로도의 동작 타이밍도이다. 도 3과 도 4를 참조하여 종래기술의 문제점을 설명하면, 리던던시 워드라인(Redundancy Word Line)을 인에이블시키기 위한 nrdb(Normal Row Disable)신호를 제어하기 위한 red_ctrl 신호가 있는데, 이 신호와 X-어드레스 버퍼 출력 ax0, ax0b, ax1, ax1b ... 등의 신호와의 타이밍 미스매치(Mismatch)가 발생 했을 경우인 t1과 t2 사이구간에 전류 경로가 발생하는 문제점이 있었다. 즉, 도 3에서 A 노드의 프리챠아지기간 동안 전류 경로가 발생하게 된다. 그리고, 리던던시 워드라인을 사용하지 않아도 A 노드에서 항상 전류 경로(Current Path)가 발생하게 된다.
또한, 리던던시 워드라인 구동회로는 red_ctrl 신호를 발생하기 위한 별도의 회로가 요구되는 문제점이 있었다.
본 발명의 목적은 리던던시 인에이블을 위한 프리챠아지 기간을 자동으로 이루어지도록 하고, 사용하지 않는 다른 워드라인 구동회로에서의 전류를 최대한 차단할 수 있는 디램의 리던던시 워드라인 구동회로를 제공함에 있다.
도 1 은 통상적인 X-어드레스 버퍼를 도시한 블록도이다.
도 2 는 리던던시 셀의 워드라인을 구동하기 위한 종래 기술의 리던던시 워드라인 구동회로의 블록도이다.
도 3 은 종래 기술인 도 2의 리던던시 워드라인 구동블록의 상세 회로도이다.
도 4 는 종래 기술인 도 3의 리던던시 워드라인 구동회로도의 동작 타이밍도이다.
도 5 는 리던던시 셀의 워드라인을 구동하기 위한 본 발명의 리던던시 워드라인 구동회로의 블록도이다.
도 6 은 본 발명인 도 5의 리던던시 워드라인 구동블록의 상세 회로도이다.
도 7 은 본 발명인 도 6의 리던던시 워드라인 구동회로도의 동작 타이밍도이다.
*도면의 주요 부분에 대한 부호의 설명*
610 : 입력 수단 620 : 퓨즈 박스부
630 : 프리챠아지부 640 : 프리챠아지 제어부
650 : 구동부
이와같은 본 발명의 목적을 달성하기 위한 수단은 어드레스 신호가 인가되는 트랜지스터들과 퓨즈들로 구성된 퓨즈 박스부와, 기준 노드에 전하를 축적시키는 프리챠아지부 및 기준 노드 값에 따라 리던던시 워드라인을 구동시키는 구동부를 구비한 디램의 리던던시 워드라인 구동회로에 있어서, 어드레스 신호 입력에 응답하여 상기 프리챠아지부를 구동하는 입력 수단과, 상기 프리챠아지부와 기준 노드 사이에 형성되고 상기 입력 수단의 출력에 응답하여 상기 프리챠아지부의 출력을 상기 기준 노드로 스위칭하는 프리챠아지 제어부를 더 포함하여 구성된다.
따라서, 본 발명은 리던던시 워드라인 인에이블 신호를 제어하는 신호를 X-어드레스 버퍼의 출력에 의해 자동으로 제어하게 함으로써 회로 설계가 용이해지고 타이밍 미스매치에 의한 PMOS에서 NMOS로의 직류 경로를 막아 불필요한 전류 소모를 차단한다. 또한, 본 발명은 직류 경로를 최대한 차단하고자하는 메모리 소자에서 리던던시 워드라인을 구동하기 위한 모든 리던던시 워드라인 인에이블 신호에 이용할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 5 는 리던던시 셀의 워드라인을 구동하기 위한 본 발명의 리던던시 워드라인 구동회로의 블록도를 도시한 것이다.
도 5 에 도시된 바와같이, 디램의 리던던시 워드라인 구동회로는 종래기술인 제어 신호 red_ctrl 대신에 X 어드레스신호 ax0 및 ax0b를 입력으로하는 입력 수단(510)에 의해 프리챠아지되는 4개의 리던던시 워드라인 구동 블록(520, 530, 540, 550)으로 이루어져 리던던시 워드라인을 4개 사용하기 위한 nrdbi(i=0~3) 신호를 발생시킨다.
도 6 은 본 발명인 도 5의 리던던시 워드라인 구동블록의 상세 회로도이다. 도 5를 참조하면, 본 발명의 리던던시 워드라인 구동회로는 어드레스 신호(ax0∼ax5,ax0b∼ax5b)가 인가되는 트랜지스터들과 퓨즈들로 구성된 퓨즈 박스부(620)와, 기준 노드인 A 노드에 전하를 축적시키는 프리챠아지부(630)와, 기준 노드(A) 값에 따라 리던던시 워드라인을 구동시키는 구동부(650)와, 어드레스 신호 입력(ax0,ax0b)에 응답하여 상기 프리챠아지부(630)를 구동하는 입력 수단(610)과, 상기 프리챠아지부(630)와 기준 노드(A) 사이에 형성되며 상기 입력 수단(610)의 출력에 응답하여 상기 프리챠아지부(630)의 출력을 상기 기준 노드(A)로 스위칭하는 프리챠아지 제어부(640)로 구성된다. 여기서 입력 수단(610)은 노아 게이트를 사용한다.
상기와 같이 구성된 리던던시 워드라인 구동회로의 동작을 살펴보면, X-어드레스 버퍼는 axs(X 어드레스 스트로브)신호에 의해 동작하는데, axs가 "H"로 천이할 때 모든 X-어드레스 버퍼의 출력은 "L"로 프리챠아지되고 axs가 "L"로 천이할 때 X-어드레스를 인에이블시킨다. X-어드레스 버퍼의 출력 axi 와 axib는 항상 반대 위상으로 존재하다가 axs에 의한 프리챠아지 기간동안에만 axi, axib모두 "L"로 존재한다. 이 타이밍동안 기준 노드(A)를 프리챠아지시키고, 프리챠아지기간은 ax0, ax0b의 입력 수단(610) 출력에 의해 제어되도록 한다.
따라서, 기준 노드(A)는 ax0와 ax0b에 의해 자동으로 프리챠아지(도 7의 t3에서 t4사이기간)되므로 red_ctrl 신호가 필요없고 또한 타이밍 미스매치에 의한 전류 경로를 막을 수 있다.
또한, 프리챠아지 제어부(640) 회로를 추가하여 그 회로내의 퓨즈를 컷팅해야만 nrdb신호를 인에이블할 수 있도록 하여 전류 소모를 감소시킨다. 만약 프리챠아지 제어부(640)가 없다면 nrdb신호의 인에이블에 관계없이 axs가 인에이블될 때마다 A 노드는 항상 충방전이 이루어져 불필요한 전류를 소모한다. 따라서 프리챠아지 제어부(640)의 퓨즈를 컷팅하지 않으면 PMOS2가 항상 턴-오프되어 있으므로 PMOS1의 턴-온/오프에 관계없이 A 노드의 프리챠아지가 일어나지 않아 전류를 차단한다. 물론 프리챠아지 제어부(640)의 모든 트랜지스터와 커패시터는 최대한 작은 크기로 설계해서 최대한 전류 소비를 줄이도록 해야한다. 그러므로 nrdb신호를 인에이블시키기 위해서는 먼저 프리챠아지 제어부(640)의 퓨즈를 컷팅하고 A 노드를 방전시키는 어드레스에 해당하는 퓨즈를 컷팅하여 A 노드에서 방전이 일어나지 않도록 하여, 즉 A 노드가 "H"를 유지하도록 하면 nrdb가 "L"로 되어 리던던시 워드라인이 인에이블 된다.
도 7 은 본 발명인 도 6의 리던던시 워드라인 구동회로도의 동작 타이밍도이다. 본 발명은 도 7 을 참조하면, t3-t4기간 동안 X-어드레스 버퍼의 출력인 ax0, ax0b가 모두 "L" 상태로 유지하기 때문에 디스챠아지용 NMOS 트랜지스터가 모두 턴-오프되어 있고, 이때 프리챠아지용 PMOS가 턴-온되어 타이밍 미스매치에 의한 전류를 막을 수 있다.
한편, ndrb신호의 인에이블에 관계없이 리던던시 워드 라인 구동부은 항상 프리챠아지용 PMOS에서 디스챠아지용 NMOS 트랜지스터로의 전류를 항상 소비한다. 그러나, 본 발명에서 프리챠아지 제어부에서 퓨즈를 한 개 더 추가하여 사용하지 않는 nrdb신호의 블록에서는 최대한 전류 소비를 줄이고 또한 정상 동작시 nrdb 신호의 "H" 레벨 더욱 확실하게 유지하므로 사용하지 않는 리던던시 워드라인이 인에이블 되지 못하도록 한다. 또한, 로우(row) 어드레스가 증가하고 리던던시 워드라인의 수가 증가할수록 전류도 증가하므로 본 발명에서는 더욱 효과적이다.
본 발명은 회로 설계가 용이해지고 타이밍 미스매치에 의한 PMOS에서 NMOS로의 직류 경로를 막아 불필요한 전류 소모를 차단한다.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.
Claims (3)
- 어드레스 신호가 인가되는 트랜지스터들과 퓨즈들로 구성된 퓨즈 박스부와, 기준 노드에 전하를 축적시키는 프리챠아지부 및 기준 노드 값에 따라 리던던시 워드라인을 구동시키는 구동부를 구비한 디램의 리던던시 워드라인 구동회로에 있어서,상기 어드레스 신호 입력에 응답하여 상기 프리챠아지부를 구동하는 입력 수단; 및상기 프리챠아지부와 기준 노드 사이에 형성되고 상기 입력 수단의 출력에 응답하여 상기 프리챠아지부의 출력을 상기 기준 노드로 스위칭하는 프리챠아지 제어부를 더 포함하여 이루어진 것을 특징으로 하는 디램의 리던던시 워드라인 구동회로.
- 제 1 항에 있어서, 상기 입력 수단은 상기 프리챠아지부를 X-어드레스 버퍼의 출력으로 제어하여 프리챠아지하는 것을 특징으로 하는 디램의 리던던시 워드라인 구동회로.
- 제 1 항에 있어서, 상기 프리챠아지 제어부는 사용하지 않는 상기 구동부에서의 전류를 차단할 퓨즈와 상기 퓨즈에 의해 게이팅되어 전류 흐름을 제어할 피모스를 포함하여 이루어지는 것을 특징으로 하는 디램의 리던던시 워드라인 구동회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082289A KR100250028B1 (ko) | 1997-12-31 | 1997-12-31 | 디램의 리던던시 워드라인 구동회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970082289A KR100250028B1 (ko) | 1997-12-31 | 1997-12-31 | 디램의 리던던시 워드라인 구동회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990061984A KR19990061984A (ko) | 1999-07-26 |
| KR100250028B1 true KR100250028B1 (ko) | 2000-03-15 |
Family
ID=19530822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970082289A KR100250028B1 (ko) | 1997-12-31 | 1997-12-31 | 디램의 리던던시 워드라인 구동회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100250028B1 (ko) |
-
1997
- 1997-12-31 KR KR1019970082289A patent/KR100250028B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990061984A (ko) | 1999-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7366051B2 (en) | Word line driver circuitry and methods for using the same | |
| EP0649146B1 (en) | Semiconductor integrated circuit device | |
| US7499310B2 (en) | Bit line voltage supply circuit in semiconductor memory device and voltage supplying method therefor | |
| US5973484A (en) | Voltage regulator circuit for semiconductor memory device | |
| KR20040004813A (ko) | 워드라인 구동 회로 | |
| US5682105A (en) | Bonding option circuit having no pass-through current | |
| KR100250028B1 (ko) | 디램의 리던던시 워드라인 구동회로 | |
| KR100307562B1 (ko) | 반도체 메모리 회로 | |
| US6801446B2 (en) | Read only memory devices with independently precharged virtual ground and bit lines and methods for operating the same | |
| US6333891B1 (en) | Circuit and method for controlling a wordline and/or stabilizing a memory cell | |
| KR100357425B1 (ko) | 반도체기억장치 | |
| KR100192586B1 (ko) | 반도체 메모리 장치의 전류 센스앰프 | |
| JP2630274B2 (ja) | 半導体記憶装置 | |
| KR100336255B1 (ko) | 부 문턱 전류 컷-오프용 트랜지스터를 갖는 반도체 집적회로 | |
| US6353560B1 (en) | Semiconductor memory device | |
| US5751654A (en) | Driver device for selection lines for a multiplexer, to be used in a wide range of supply voltages, particularly for non-volatile memories | |
| US7042750B2 (en) | Read only memory devices with independently precharged virtual ground and bit lines | |
| KR960003404B1 (ko) | 리던던시 장치를 가지는 반도체 메모리 장치 | |
| US20220246226A1 (en) | Power circuit, electronic fuse circuit, and method for providing power to electronic fuse circuit | |
| KR100348217B1 (ko) | 리던던시회로 | |
| KR950001731B1 (ko) | 저전력퓨우즈박스 및 이를 구비하는 리던던시회로 | |
| KR100332469B1 (ko) | 뱅크 동작제어에 의한 전력절감형 메모리 소자 | |
| KR100205326B1 (ko) | 입력 버퍼회로 | |
| KR100432974B1 (ko) | 반도체 메모리 장치의 로우 디코더 | |
| KR20030004123A (ko) | 저 전압 디지털 ｒｏｍ 회로 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |