KR100332469B1 - 뱅크 동작제어에 의한 전력절감형 메모리 소자 - Google Patents

Abstract

본 발명은 뱅크 동작제어에 의한 전력절감형 메모리 소자에 관한 것으로, PX 프리 디코더를 통한 뱅크 선택시 디코더에 컬럼 어드레스를 이용하여, 뱅크를 액티브 시킬 경우 좌측 및 우측을 구분해서 선택적으로 동작시킴으로써, 동작되지 않아도 되는 뱅크에 입력되던 전력을 줄여 전체 전력 소모를 절반으로 줄이는 효과를 얻는 기술에 관한 것이다.

Description

뱅크 동작제어에 의한 전력절감형 메모리 소자{Low power memory device by controlling the bank operation}

본 발명은 뱅크 동작제어에 의한 전력절감형 메모리 소자에 관한 것으로, 뱅크를 액티브 시킬 경우 선택되지 않은 뱅크는 액티브되지 않도록 하여, 뱅크 액티브 시 소모되는 전력을 절반으로 줄이는 기술에 관한 것이다.

일반적으로 뱅크는 로우 디코더(X-디코더)를 중심으로 왼쪽뱅크와 오른쪽 뱅크로 구분되며, 컬럼 디코더(Y-디코더)는 각 뱅크별로 하나씩 대응되고 있다.

이를 도면을 통해 알아보면 도 1에 도시된 바와 같이 제 1 X-디코더(10)를 중심으로 뱅크0L ∼ 뱅크7L(left)과(11), 뱅크0R ∼뱅크7R(12)로 구분되어 있다.

나머지 뱅크들도 같은 구성을 가진다.

컬럼 디코더는 도면에는 도시하지 않았으나 왼쪽, 오른쪽 각각에 대해 하나씩 대응되도록 구성되어 있다.

이와 같은 구성에서 X-디코더(10)를 통해 뱅크를 선택하게 되면 왼쪽과 오른쪽 뱅크가 모두 선택되어 뱅크에 연결된 비트라인 센스앰프까지 전부 동작되게 된다.

더욱 상세하게 뱅크를 선택하는 부스팅 신호(이하 PX라 칭한다)프리 디코더 회로를 보면 도 2에 도시된 바와 같이, PX신호의 동작을 제어하기 위한 신호 입력부(신호 예 : NRE신호, 로우 어드레스 신호(AX01), 인에이블 신호(ENABLE))(20)와;

상기 신호 입력부(20)를 통해 출력된 신호의 레벨에 PX출력단으로 고전압(Vpp)을 공급하는 고전압(Vpp) 인가부(30)를 포함하여 구성된다.

신호 입력부(20)는 각 신호(NRE 신호, 인에이블신호, 어드레스신호(AX01))를 게이트단으로 입력받는 N-모스 트랜지스터(N1 ∼ N3)들과;

상기 인에이블 신호를 게이트단으로 입력받는 P-모스 트랜지스터(P1)와;

상기 P-모스 트랜지스터(P1)와 병렬로 연결된 P-모스 트랜지스터(P2); 및

상기 P-모스 트랜지스터(P1, P2)의 출력을 연속 반전시키는 인버터(INV1 ∼ INV2)를 포함하여 구성된다.

그리고, 상기 고전압(Vpp) 인가부(30)는 상기 신호 입력부(20)의 인버터(INV1)를 통해 출력된 신호 레벨에 따라 PX 출력단에 고전압(Vpp)을 인가 및 인가하지 않을 경우 사용되는 스위칭 역할의 다수의 모스 트랜지스터와, 인버터들로 구성된다.

상기와 같이 구현된 PX 프리 디코더 회로는 신호 입력부(20)에 인가되는 'NRE' 신호, 인에이블 신호, 어드레스 신호(AX01) 레벨에 따라 PX 출력단에 연결된 스위칭 소자들이 온/오프되며, 이 스위칭 소자들의 동작에 의해 고전압(Vpp)이 출력된다.

한편, 뱅크를 선택하는 어드레스(입력단에 인가되는 어드레스를 의미함)는 컬럼 어드레스인데, 종래의 디램에서는 로우어드레스와 컬럼어드레스가 순차적으로 입력되기 때문에, 상기에 도시된 바와 같이 뱅크를 선택하는 신호로 로우 어드레스가 입력된다.

따라서 도 1에 도시된 X-디코더(10)가 로우 어드레스의 입력에 따라 좌/우 뱅크들을 모두 선택하게 된다.

이는 동작되지 않아도 상관이 없는 뱅크 및 비트 센스 앰프들까지도 온 시키기 때문에 불필요한 전력손실을 초래하는 문제가 있다.

본 발명에서는 상기에 기술한 바와 같은 종래 문제점을 해결하기 위해, 실제 동작되어야만 하는 뱅크만 온 시키고, 나머지 뱅크는 동작을 시키지 않도록 하여 기존의 전력소모를 절반으로 줄이는 것을 목적으로 한다.

즉, 뱅크가 액티브될때 통상적으로 사용하는 풀-뱅크 액티브(full bank activation) 개념을 컬럼 어드레스(Y-어드레스)를 이용하여, 하프-뱅크 액티브(half bank activation)로 만들어 전력 소모를 줄이는 것이다.

도 1은 본 발명이 적용될 메모리 소자의 메모리 블럭 구성도.

도 2는 종래 PX 프리 디코더의 회로도.

도 3은 본 발명에 의해 구현된 PX 프리 디코더의 회로도.

< 도면의 주요부분에 대한 부호의 설명 >

30 : 고전압(Vpp) 인가부 40 : 신호 입력부

상기와 같은 목적을 달성하기 위해, 본 발명에 따른 뱅크 동작제어에 의한 전력절감형 메모리 소자는,

로오 어드레스신호, 인에이블신호, NRE 신호, 컬럼 어드레스신호에 응답하여 뱅크를 선택하기 위한 뱅크선택신호를 발생시키는 신호 입력부와, 상기 신호 입력부의 출력신호에 응답하여 고전압(Vpp)을 발생시키는 전원 인가부로 이루어진 PX 프리 디코더를 구비하고,

상기 신호 입력부는, 상기 컬럼 어드레스 신호를 게이트단으로 입력받는 제1 스위칭소자를 상기 신호 입력부의 접지단에 연결하고, 상기 컬럼 어드레스 신호를 게이트단으로 입력받는 제2 스위칭소자를 상기 신호 입력부의 전원단에 연결하여 상기 전원 인가부의 동작을 제어함으로써 상기 로우 디코더의 좌측 및 우측에 배치된 상기 복수의 뱅크들을 구분해서 선택적으로 동작시키는 것을 특징으로 한다.

상술한 목적 및 특징들, 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 의해 구현된 PX 프리 디코더의 회로를 나타내는 도면으로, 프리 디코더에 컬럼 어드레스를 입력하여 회로 동작을 제어하는 상태를 나타낸다.

상기 신호 입력부(20)의 N-모스 트랜지스터(N3)와 직렬로 연결되며, 컬럼 어드레스 신호(AY)를 게이트단으로 입력받는 N-모스 트랜지스터(N4)와;

상기 P-모스 트랜지스터(P1)와 병렬로 연결되며, 게이트단으로는 상기 컬럼어드레스 신호(AY)를 입력받는 P-모스 트랜지스터(P3)를 부가 연결하여 회로를 구현한다.

이와 같이 프리 디코더 회로를 구현하면, 뱅크의 로우 액티브를 담당하고 이 어드레스를 받아 워드라인과, 비트라인 센스앰프가 동작되도록 하는 프리 디코더의 뱅크 선택 동작을 제어할 수 있는 바, 컬럼 어드레스를 통해 고전압(Vpp) 인가부(30)를 제어하여 뱅크의 전체 로우 동작을 제어할 수 있게 된다.

즉, 'Y어드레스 신호'가 X-디코더를 중심으로 왼쪽 뱅크로 입력되고, '/Y어드레스 신호'가 X-디코더를 중심으로 오른쪽 뱅크로 입력되어 결과적으로는 X-디코더를 중심으로 왼쪽이나 오른쪽 뱅크 중 하나만을 선택할 수 있도록 하는 것이다.

상기의 동작이 가능한 이유는 현재 사용되는 SDRAM에서는 로우 어드레스와 컬럼 어드레스가 패킷 단위로 동시에 칩으로 입력되기 때문에 로우 동작에서 뱅크를 선택할때 컬럼 어드레스를 사용하는 것이 가능해진다.

이의 상세한 동작을 살펴보면, 신호 입력부(40)의 하나인 AY 신호 입력단자에 컬럼 어드레스를 입력시킬 때, 이 신호가 로우 값이면 P-모스 트랜지스터(P3)는 턴-온되고, N-모스 트랜지스터(N4)는 턴-오프된다.

이에 따라 인버터(INV2)의 출력은 '하이'값이 되고 PX 출력단에 접지로 연결되어 있는 스위칭 소자들을 온시켜 고전압(Vpp)을 접지로 연결시킨다.

따라서 이때 출력되는 PX의 값은 '로우' 값을 가지게 되고 이 신호가 인가되는 뱅크는 선택이 되지 않게 된다.

반대로, AY 신호 입력단자에 컬럼 어드레스를 입력시킬 때, 이 신호가 하이값이면 P-모스 트랜지스터(P3)는 턴-오프되고, N-모스 트랜지스터(N4)는 턴-온된다.

이에 따라 인버터(INV1)에 인가되게 되는 모든 전압은 접지단으로 연결된 N-모스 트랜지스터들의 턴-온에 따라 '로우' 값을 가지게 되고, 출력은 '하이' 값이 된다.

그리고, 인버터(INV2)의 출력은 '로우'값이 되고 PX 출력단에 접지로 연결되어 있는 스위칭 소자들을 턴-오프시켜 고전압(Vpp)이 출력되도록 한다.

따라서 이때 출력되는 PX의 값은 '하이' 값을 가지게 되고 이 신호가 인가되는 뱅크는 선택된다.

아울러 상기와 같은 동작을 수행하는 동일한 회로가 쌍을 이루어 각 좌/우 뱅크에 입력되도록 구성이 되는데 모든 회로는 동일하고, 단지 N-모스 트랜지스터(N4)에 인가되는 신호가 '/AY' 신호가 된다.

따라서 'AY신호'가 '로우' 값으로 입력되었을 때 'AY신호'를 입력으로 하는 PX출력단에 연결된 뱅크는 선택이 되지 않고, '/AY신호'를 입력으로 하는 PX출력단에 연결된 뱅크가 선택된다.

반대로, 'AY신호'가 '하이' 값으로 입력되었을 때 'AY신호'를 입력으로 하는 PX출력단에 연결된 뱅크는 선택되고, '/AY신호'를 입력으로 하는 PX출력단에 연결된 뱅크는 선택이 되지 않는다.

그리고 참고로 상기 컬럼 어드레스를 입력받아 고전압(Vpp) 인가부(30)의 출력을 제어하는 역할을 하는 모스 트랜지스터들의 위치는 역할만 동일하게 해 줄 수있는 범위이면 PX 프리 디코더 내에서 어디든지 부가 구성할 수 있다.

이상에서 상세히 설명한 바와 같이 본 발명은 뱅크 선택시 컬럼 어드레스를 이용하여, 뱅크를 액티브시킬 경우 좌.우 구분해 선택적으로 동작되도록 함으로써, 동작되지 않아도 되는 뱅크에 입력되던 전력을 줄여 전체 전력 소모를 절반으로 줄이는 효과를 얻는다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이므로, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (3)

1. 로우 디코더를 중심으로 복수의 뱅크들이 좌측 및 우측에 배치된 메모리 소자에 있어서,

   로우 어드레스신호, 인에이블신호, NRE 신호, 컬럼 어드레스신호에 응답하여 뱅크를 선택하기 위한 뱅크선택신호를 발생시키는 신호 입력부와, 상기 신호 입력부의 출력신호에 응답하여 고전압(Vpp)을 발생시키는 전원 인가부로 이루어진 PX(부스팅신호) 프리 디코더를 구비하고,

   상기 신호 입력부는, 상기 컬럼 어드레스 신호를 게이트단으로 입력받는 제1 스위칭소자를 상기 신호 입력부의 접지단에 연결하고, 상기 컬럼 어드레스 신호를 게이트단으로 입력받는 제2 스위칭소자를 상기 신호 입력부의 전원단에 연결하여 상기 전원 인가부의 동작을 제어함으로써 상기 로우 디코더의 좌측 및 우측에 배치된 상기 복수의 뱅크들을 구분해서 선택적으로 동작시키는 것을 특징으로 하는 뱅크 동작제어에 의한 전력절감형 메모리 소자.
2. 제 1 항에 있어서,

   상기 신호 입력부는 상기 컬럼 어드레스 신호를 입력으로 하는 제 1 입력부와, 상기 컬럼 어드레스 신호의 반전된 신호를 입력으로 하는 제 2 입력부를 한 쌍으로 구성하여 상기 로우 디코더의 좌측 및 우측에 배치된 상기 복수의 뱅크들을 구분해서 선택적으로 동작시키는 것을 특징으로 하는 뱅크 동작제어에 의한 전력절감형 메모리 소자.
3. 제 1 항에 있어서,

   상기 신호 입력부는,

   상기 인에이블신호, 상기 NRE 신호, 상기 로우 어드레스 신호를 게이트단으로 각각 입력받으며, 직렬로 연결된 복수의 제1 내지 제3 트랜지스터;

   상기 제3 트랜지스터에 직렬로 연결되고, 일측은 접지단에 연결되며, 게이트단은 상기 컬럼 어드레스신호를 입력받는 제4 트랜지스터;

   상기 인에이블 신호를 게이트단으로 입력받는 제5 트랜지스터;

   상기 제5 트랜지스터와 병렬로 연결된 제6 트랜지스터;

   일측은 전원단에 연결되고, 다른 일측은 상기 제5 및 제6 트랜지스터와 병렬로 연결되며, 게이트단으로는 상기 컬럼 어드레스신호를 입력받는 제7 트랜지스터; 및

   상기 제5 내지 제7 트랜지스터의 일측에 공통 연결되어 그 출력을 연속 반전시키는 복수의 인버터를 포함하여 구성하는 것을 특징으로 하는 뱅크 동작제어에 의한 전력절감형 메모리 소자.