KR100300026B1

KR100300026B1 - 블록디코드칼럼선택장치

Info

Publication number: KR100300026B1
Application number: KR1019970058890A
Authority: KR
Inventors: 김하수; 강창만; 이재구; 김태형
Original assignee: 김영환; 현대반도체 주식회사
Priority date: 1997-11-08
Filing date: 1997-11-08
Publication date: 2001-09-03
Also published as: DE19848283A1; JP3136483B2; JPH11219588A; KR19990038982A; DE19848283B4; US6075736A

Abstract

본 발명은 블록 디코드 칼럼 선택장치에 관한 것으로, 종래의 기술에 있어서는 칼럼 어드레스 선택신호가 공통으로 연결된 센스앰프의 와이-게이트는 셀 어레이의 데이터를 기록 또는 판독하는 경우에도 열리게 되므로, 센스앰프의 동작이 있으면 데이터를 실은 센스앰프 로칼 입출력라인에 전달시켜줌으로써, 필요없는 전류를 소모하게 되고, 센스앰프가 동작하지 않을때는 비트라인과 데이터라인의 프리차지 전압이 충돌을 일으켜 전류소모가 일어나며, 이는 메모리의 용량이 커질수록 더 많은 전류소모의 원인이 되고, 또한 칼럼 어드레스 선택신호의 로딩(loading)도 메모리 용량이 증가함에 따라 커져 칼럼 어드레스 선택신호의 슬로프(slope)가 작아져 속도가 떨어지며, 드라이버에서 공급하는 전류의 소모가 많아지게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 칼럼(column)동작시 칼럼 어드레스를 디코딩하여 생성한 칼럼 어드레스 선택신호와 칼럼 블록 선택신호에 의해 선택된 블록의 센스앰프의 와이-게이트(y-gate) 트랜지스터를 턴-온(turn-on)시켜 주는 장치를 제공하여 칼럼 어드레스 선택신호에 연결되는 센스앰프의 와이-게이트 트랜지스터의 동작을 선택신호에 따라 온/오프시킴으로써 소모되는 전류가 줄고, 메인 칼럼 선택신호의 로딩을 줄여 속도가 향상되며, 선택되지 않은 센스앰프 어레이의 센스앰프 로칼 입출력라인으로 누설되는 전류를 줄이는 효과가 있다.

Description

블록 디코드 칼럼 선택장치{BLOCK DECODED COLUMN SELECTION DEVICE}

본 발명은 블록 디코드 칼럼 선택장치에 관한 것으로, 특히 반도체 메모리에 있어서, 칼럼(column)동작시 칼럼 어드레스를 디코딩하여 생성한 칼럼 어드레스 선택신호와 칼럼 블록 선택신호에 의해 선택된 블록의 센스앰프의 와이-게이트(y-gate) 트랜지스터를 턴-온(turn-on)시켜 주는 블록 디코드 칼럼 선택장치에 관한 것이다.

도1은 종래 반도체 메모리의 구성을 보인 블록도로서, 이에 도시된 바와 같이 다수의 셀 어레이(Cell Array)와 센스앰프 어레이(Sense Amp Array)를 공통으로 칼럼 어드레스 선택신호(YSEL)가 지나가는 구조로서, 하나의 칼럼 어드레스 선택신호(YSEL)가 다수의 센스앰프의 와이-게이트 트랜지스터(MN1, MN2)에 직접 연결이 되므로, 모든 블록의 비트라인의 데이터가 각 블록의 로칼 데이터 버스라인(SAIO)에 실리게 되고, 칼럼 블록 선택신호(CBSEL)에 의해 선택된 블록의 로칼 데이터 버스라인(SAIO) 데이터를 데이터 버스라인(DBIO)으로 전달시키는 스위치가 각 블록의 로칼 데이터 버스라인(SAIO)과 데이터 버스라인(DBIO) 사이에 위치한다.

이와 같이 연결하여 구성된 종래의 동작 과정을 설명하면 다음과 같다.

도2는 도1에서 셀 에레이의 구성을 보인 회로도로서, 이에 도시된 바와 같이 도1에서 어드레스 P에 데이터를 기록하거나 판독하는 경우 로우(ROW) 동작에 의해 워드라인 드라이버가 구동되면 셀 어레이(k)에 인접한 한 쌍의 센스앰프 어레이(k, l)가 동작하여 비트라인에 데이터를 실고, 칼럼 동작을 시작하면 칼럼 디코더(10)에 의해 칼럼 어드레스 선택신호(YSEL)가 구동되며, 센스앰프(SAk, SAl)의 와이-게이트 트랜지스터(MN1, MN2)가 턴-온되어 비트라인과 센스앰프 로칼 입출력라인(SAIOk)을 연결하여 주고, 칼럼 블록 선택신호(CBSELk)에 의해 선택된 스위치(SWk, SWBk, SWl, SWBl)는 센스앰프 로칼 입출력라인(SAIOk)과 데이터 버스라인(DBIO)을 연결하며, 이때 칼럼 어드레스 선택신호(YSEL)가 센스앰프의 와이-게이트에 직접 연결되어 있으므로, 셀 어레이(i, j, k)의 센스앰프(SAi, SAj, SAk)도 이와 같은 동작을 하게된다. 그러나 스위치(SWi, SWj, SWl, SWBi, SWBj, SWBl)가 닫혀있어 센스앰프 로칼 입출력라인(SAIOi, SAIOj, SAIOl)이 데이터 버스라인(DBIO)에 연결되는 것을 막는다.

상기와 같이 종래의 기술에 있어서는 칼럼 어드레스 선택신호가 공통으로 연결된 센스앰프의 와이-게이트는 셀 어레이의 데이터를 기록 또는 판독하는 경우에도 열리게 되므로, 센스앰프의 동작이 있으면 데이터를 실은 센스앰프 로칼 입출력라인에 전달시켜줌으로써, 필요없는 전류를 소모하게 되고, 센스앰프가 동작하지 않을때는 비트라인과 데이터라인의 프리차지 전압이 충돌을 일으켜 전류소모가 일어나며, 이는 메모리의 용량이 커질수록 더 많은 전류소모의 원인이 되고, 또한 칼럼 어드레스 선택신호의 로딩(loading)도 메모리 용량이 증가함에 따라 커져 칼럼 어드레스 선택신호의 슬로프(slope)가 작아져 속도가 떨어지며, 드라이버에서 공급하는 전류의 소모가 많아지게 되는 문제점이 있었다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 칼럼(clumn)동작시 칼럼 어드레스를 디코딩하여 생성한 칼럼 어드레스 선택신호와 칼럼 블록 선택신호에 의해 선택된 칼럼블록의 센스앰프의 와이-게이트(y-gate) 트랜지스터를 턴-온(turn-on)시켜 주는 장치를 제공함에 그 목적이 있다.

도1은 종래 반도체 메모리의 구성을 보인 블록도.

도2는 도1에서 셀 에레이의 구성을 보인 회로도.

도3은 본 발명을 적용한 반도체 메모리의 구성을 보인 블록도.

도4는 본 발명을 적용한 셀 어레이의 구성을 보인 회로도.

도5는 본 발명에서 각 신호들의 타이밍을 보인 파형도.

도6은 도4에서 서브-칼럼 어드레스 선택부의 일실시예의 구성을 보인 회로도.

도7은 본 발명의 다른 일실시예의 구성을 보인 블록도.

도8은 본 발명의 다른 일실시예의 구성을 보인 블록도.

***도면의 주요 부분에 대한 부호의 설명***

10 : 칼럼 디코더 30 : 서브-칼럼 어드레스 선택부

MN1, MN2 : 와이-게이트 트랜지스터 SAi∼SAm : 센스앰프

SWi∼SWm, SWBi∼SWBm : 스위치 MN11∼MN91 : 엔-모스 트랜지스터

MP11∼MP91 : 피-모스 트랜지스터

이와 같은 목적을 달성하기 위한 본 발명 블록 디코드 칼럼 선택장치의 구성은, 반도체 메모리에 있어서, 서브-칼럼 어드레스 선택신호를 출력하여 와이-게이트 트랜지스터를 턴-온 또는 턴-오프시키는 복수개의 서브-칼럼 어드레스 선택부를 구비하여 구성하되, 상기 칼럼 어드레스 선택부는 게이트에 입력되는 칼럼 블록 선택바신호에 의해 소오스에 인가되는 메인 칼럼 선택신호를 드레인으로 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 칼럼 블록 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 게이트에 입력되는 칼럼 블록 선택신호에 의해 상기 피-모스 트랜지스터의 소오스와 연결된 드레인으로부터 인가되는 메인 칼럼 선택신호를 출력하는 제2 엔-모스 트랜지스터로 구성함을 특징으로 한다.

또한, 상기 칼럼 어드레스 선택부는 게이트에 입력되는 전원전압에 의해 드레인에 인가되는 칼럼 블록 선택신호를 출력하는 제1 엔-모스 트랜지스터와; 게이트에 입력되는 상기 제1 엔-모스 트랜지스터의 출력에 의해 드레인에 인가되는 메인 칼럼선택신호를 인가하는 제2 엔-모스 트랜지스터와; 드레인은 상기 제2 엔-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있어 게이트에 입력되는 칼럼 블록 선택바신호에 의해 온/오프되는 제3 엔-모스 트랜지스터로 구성함을 특징으로 한다.

이하, 본 발명에 따른 실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도3은 본 발명을 적용한 반도체 메모리의 구성을 보인 블록도로서, 이에 도시한 바와 같이 칼럼 디코더(10)에 의해 구동되는 칼럼 어드레스 선택신호(YSEL)가 복수개의 센스앰프 어레이(i∼m)와, 셀 어레이(i∼l)를 워드라인과 수직으로 지나며, 선택된 설 어레이(k)에 인접한 센스앰프(SAk, SAl)의 와이-게이트 트랜지스터를 턴-온시켜 주고, 선택되지 않은 블록의 센스앰프의 와이-게이트가 턴-온되는 것을 막는다.

도4는 본 발명을 적용한 셀 어레이의 구성을 보인 회로도로서, 이에 도시한 바와 같이 비트라인과 비트바라인에 연결되어 있는 센스앰프와; 와이-게이트 트랜지스터(MN1, MN2)에 서브-칼럼 어드레스 선택신호(sYSEL)를 보내는 칼럼 어드레스 선택부(30)로 구성되고, 상기 서브-칼럼 어드레스 선택부(30)는 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 소오스에 인가되는 메인 칼럼 선택신호(mYSEL)를 드레인으로 출력하는 피-모스 트랜지스터(PM11)와; 드레인은 상기 피-모스 트랜지스터(PM11)의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(PM11)의 게이트와 연결되어 입력되는 칼럼블록 선택바신호(CBSEL)에 의해 온/오프되는 제1 엔-모스 트랜지스터(NM11)와; 게이트에 입력되는 칼럼 블록 선택신호(CBSEL)에 의해 상기 피-모스 트랜지스터(PM11)의 소오스와 연결된 드레인으로부터 인가되는 메인 칼럼 선택신호(mYSEL)를 출력하는 제2 엔-모스 트랜지스터(NM12)로 구성한다.

이와 같이 구성한 본 발명에 따른 실시예에 대한 동작 및 작용효과를 첨부한 도5를 참조하여 설명하면 디음과 같다.

도3에서 센스앰프 어레이(k, l)가 동작하고 있을 때 칼럼 동작으로 어드레스 P에 데이터를 기록 또는 판독하는 경우 센스앰프(SAk, SAl)가 동작하고, 도5에서와 같이 칼럼 블록 선택신호(CBSELk)와 메인 칼럼 선택신호(mYSEL)가 하이(High)가 되며, 그 밖의 칼럼 블록 선택신호(CBSELi,j,l)가 로우(Low)로 유지되고, 도4의 서브-칼럼 어드레스 선택부(30)에 칼럼 블록 선택신호(CBSEL)와 메인 칼럼 선택신호(mYSEL)가 입력되며, 이 두 신호가 모두 하이인 경우에만 서브-칼럼 어드레스 선택신호(sYSEL)를 도5에서와 같이 하이로 하여 와이-게이트 트랜지스터(MN1, MN2)를 턴-온시킨다.

그리고, 메인 칼럼 선택신호(mYSEL)가 하이이고, 칼럼 블록 선택신호(CBSEL)는 로우(Low)이면 상기 와이-게이트 트랜지스터(MN1, MN2)는 턴-오프된다. 즉 선택된 센스앰프(SAk)의 비트라인 데이터만이 센스앰프 로칼 입출력라인(SAIOk)에 실리고, 스위치(SWk, SWBk)를 통하여 데이터 버스라인(DBIO)에 전달된다.

도6은 도4에서 서브-칼럼 어드레스 선택부(30)의 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와 같이 도6a는 게이트에 입력되는 전원전압에 의해 드레인에인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 제1 엔-모스 트랜지스터(MN23)와; 게이트에 입력되는 상기 제1 엔-모스 트랜지스터(MN23)의 출력에 의해 드레인에 인가되는 메인 칼럼 선택신호(mYSEL)를 인가하는 제2 엔-모스 트랜지스터(MN22)와; 드레인은 상기 제2 엔-모스 트랜지스터(MN22)의 소오스에 연결되어 있고, 소오스는 접지(Vss)에 연결되어 있어 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 온/오프되는 제3 엔-모스 트랜지스터(MN21)로 구성하고, 도6b는 게이트에 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 소오스에 인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 피-모스 트랜지스터(MP31)와; 드레인은 상기 피-모스 트랜지스터(MP31)의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(MP31)의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 온/오프되는 제1 엔-모스 트랜지스터(MN31)와; 게이트에 입력되는 메인 칼럼 선택신호(mYSEL)에 의해 상기 피-모스 트랜지스터(MP31)의 소오스와 연결된 드레인으로부터 인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 제2 엔-모스 트랜지스터(MN32)로 구성하며, 도6c는 게이트에 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 소오스에 인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 피-모스 트랜지스터(MP41)와; 드레인은 상기 피-모스 트랜지스터(MP41)의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(MP41)의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 온/오프되는 제1 엔-모스 트랜지스터(MN41)와; 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 상기 피-모스 트랜지스터(MP41)의 소오스와 연결된 드레인으로부터 인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 제2 엔-모스 트랜지스터(MN42)로 구성하고, 도6d는 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 소오스에 인가되는 메인 칼럼 선택신호(mYSEL)를 출력하는 피-모스 트랜지스터(MP51)와; 드레인은 상기 피-모스 트랜지스터(MP51)의 드레인에 연결되어 있고, 소오스는 접지(Vss)에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(MP51)의 게이트와 연결되어 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 온/오프되는 제1 엔-모스 트랜지스터(MN51)와; 게이트에 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 상기 피-모스 트랜지스터(MP51)의 소오스와 연결된 드레인으로부터 인가되는 메인 칼럼 선택신호(mYSEL)를 출력하는 제2 엔-모스 트랜지스터(MN52)로 구성되며, 도6e는 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 소오스에 인가되는 메인 칼럼 선택신호(mYSEL)를 출력하는 피-모스 트랜지스터(MP61)와; 드레인은 상기 피-모스 트랜지스터(MP61)의 드레인에 연결되어 있고, 소오스는 접지(Vss)에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(MP61)의 게이트와 연결되어 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 온/오프되는 제1 엔-모스 트랜지스터(MN61)와; 드레인은 상기 피-모스 트랜지스터(MP61)의 드레인과 연결되어 있고, 소오스는 접지(Vss)에 연결되어 게이트에 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 온/오프되는 제2 엔-모스 트랜지스터(MN62)로 구성하고, 도6f는 게이트에 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 소오스에 인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 피-모스 트랜지스터(MP71)와; 드레인은 상기 피-모스 트랜지스터(MP71)의 드레인에 연결되어 있고,소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(MP71)의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 온/오프되는 제1 엔-모스 트랜지스터(MN71)와; 드레인은 상기 피-모스 트랜지스터(MP71)의 드레인과 연결되어 있고, 소오스는 접지(Vss)에 연결되어 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 온/오프되는 제2 엔-모스 트랜지스터(MN72)로 구성하며, 도6g는 게이트에 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 소오스에 인가되는 칼럼 블록 선택신호(CBSEL)를 출력하는 피-모스 트랜지스터(MP81)와; 드레인은 상기 피-모스 트랜지스터(MP81)의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터(MP81)의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호(mYSELB)에 의해 온/오프되는 엔-모스 트랜지스터(MN81)로 구성하며, 서브-칼럼 선택신호(sYSEL)를 받아 그라운드 레벨까지 내려갈 수 있도록 메인 칼럼 선택바신호(mYSELB)가 백바이어스(VBB) 레벨(그라운드 레벨보다 피-모스 문턱전압 이상 낮은 전압)에서 전원전압 레벨까지 스윙할 수 있는데, 기본적으로 메인 칼럼 선택바신호(mYSELB)는 그라운드 레벨에서 전원전압 레벨까지 스윙한다.

도6h는 게이트에 입력되는 칼럼 블록 선택바신호(CBSELB)에 의해 소오스에 인가되는 메인 칼럼 선택신호(mYSEL)를 출력하는 피-모스 트랜지스터(MP91)와; 드레인은 상기 피-모스 트랜지스터(MP91)의 드레인에 연결되어 있으며, 소오스는 접지에 연결되어 있고, 게이트는 상기 피-모스 트랜지스터(MP91)의 게이트와 함께 연결되어 있는 칼럼 블록 선택바신호(CBSELB)에 의해 온/오프되는 엔-모스 트랜지스터(MN91)로 구성하며, 칼럼 블록 선택바신호(CBSELB)는 반드시 VBB 레벨에서 전원전압 레벨까지 스윙하여야 한다.

도7은 본 발명의 다른 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와 같이 하나의 메인 칼럼 선택신호(mYSEL)를 복수개의 센스앰프에 인가하는 경우, 하나의 서브-칼럼 어드레스 선택부가 복수개의 센스앰프를 담당하게 함으로써, 설계면적을 줄일 수 있다.

도8은 본 발명의 다른 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와 같이 하나의 서브-칼럼 어드레스 선택부 어레이가 다수의 센스앰프 어레이를 담당하게 하여, 전체 칩면적에서 어드레스 선택부 어레이가 차지하는 설계면적을 줄이고, 칼럼 어드레스 선택신호(YSEL)의 로딩과 센스앰프 로칼 입출력라인(SAIO)으로 소모되는 전력을 줄이는 효과가 있다.

이상에서 설명한 바와 같이 본 발명 블록 디코드 칼럼 선택장치는 칼럼 어드레스 선택신호에 연결되는 센스앰프의 와이-게이트 트랜지스터의 동작을 선택신호에 따라 온/오프시킴으로써 소모되는 전류가 줄고, 메인 칼럼 선택신호의 로딩을 줄여 속도가 향상되며, 선택되지 않은 센스앰프 어레이의 센스앰프 로칼 입출력라인으로 누설되는 전류를 줄이는 효과가 있다.

Claims

반도체 메모리에 있어서, 칼럼 블록 선택신호 및 메인 칼럼 신호에 의해 칼럼 블록내의 와이-게이트 트랜지스터를 구동시키기 위한 서브-칼럼 어드레스 선택신호를 출력하는 복수개의 서브-칼럼 어드레스 선택부를 구비하고, 상기 서브-칼럼 어드레스 선택부는 게이트에 입력되는 칼럼 블록 선택바신호에 의해 소오스에 인가되는 메인 칼럼 선택신호를 드레인으로 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 칼럼 블록 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 게이트에 입력되는 칼럼 블록 선택신호에 의해 상기 피-모스 트랜지스터의 소오스와 연결된 드레인으로부터 인가되는 메인 칼럼 선택신호를 출력하는 제2 엔-모스 트랜지스터로 구성하여 된 것을 특징으로 하는 블록 디코드 칼럼 선택장치.
반도체 메모리에 있어서, 칼럼 블록 선택신호 및 메인 칼럼 신호에 의해 칼럼 블록내의 와이-게이트 트랜지스터를 구동시키기 위한 서브-칼럼 어드레스 선택신호를 출력하는 복수개의 서브-칼럼 어드레스 선택부를 구비하고, 상기 서브-칼럼 어드레스 선택부는 게이트에 입력되는 메인 칼럼 선택바신호에 의해 소오스에 인가되는 칼럼 블록 선택신호를 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 게이트에 입력되는 메인 칼럼 선택신호에 의해 상기 피-모스 트랜지스터의 소오스와 연결된 드레인으로부터 인가되는 칼럼 블록 선택신호를 출력하는 제2 엔-모스 트랜지스터로 구성함을 특징으로 하는 블록 디코드 칼럼 선택장치.
반도체 메모리에 있어서, 칼럼 블록 선택신호 및 메인 칼럼 신호에 의해 칼럼 블록내의 와이-게이트 트랜지스터를 구동시키기 위한 서브-칼럼 어드레스 선택신호를 출력하는 복수개의 서브-칼럼 어드레스 선택부를 구비하고, 상기 서브-칼럼 어드레스 선택부는 게이트에 입력되는 메인 칼럼 선택바신호에 의해 소오스에 인가되는 칼럼 블록 선택신호를 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 게이트에 입력되는 칼럼 블록 선택바신호에 의해 상기 피-모스 트랜지스터의 소오스와 연결된 드레인으로부터 인가되는 칼럼 블록 선택신호를 출력하는 제2 엔-모스 트랜지스터로 구성하여 된 것을 특징으로 하는 블록 디코드 칼럼 선택장치.
반도체 메모리에 있어서, 칼럼 블록 선택신호 및 메인 칼럼 신호에 의해 칼럼 블록내의 와이-게이트 트랜지스터를 구동시키기 위한 서브-칼럼 어드레스 선택신호를출력하는 복수개의 서브-칼럼 어드레스 선택부를 구비하고, 상기 서브-칼럼 어드레스 선택부는 게이트에 입력되는 칼럼 블록 선택바신호에 의해 소오스에 인가되는 메인 칼럼 선택신호를 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 칼럼 블록 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 게이트에 입력되는 메인 칼럼 선택바신호에 의해 상기 피-모스 트랜지스터의 소오스와 연결된 드레인으로부터 인가되는 메인 칼럼 선택신호를 출력하는 제2 엔-모스 트랜지스터로 구성하여 된 것을 특징으로 하는 블록 디코드 칼럼 선택장치.
반도체 메모리에 있어서, 칼럼 블록 선택신호 및 메인 칼럼 신호에 의해 칼럼 블록내의 와이-게이트 트랜지스터를 구동시키기 위한 서브-칼럼 어드레스 선택신호를 출력하는 복수개의 서브-칼럼 어드레스 선택부를 구비하고, 상기 서브-칼럼 어드레스 선택부는 게이트에 입력되는 칼럼 블록 선택바신호에 의해 소오스에 인가되는 메인 칼럼 선택신호를 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 칼럼 블록 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인과 연결되어 있고, 소오스는 접지에 연결되어 게이트에 입력되는 메인 칼럼 선택바신호에 의해 온/오프되는 제2 엔-모스 트랜지스터로 구성하여 된 것을 특징으로 하는 블록 디코드 칼럼 선택장치.
반도체 메모리에 있어서, 칼럼 블록 선택신호 및 메인 칼럼 신호에 의해 칼럼 블록내의 와이-게이트 트랜지스터를 구동시키기 위한 서브-칼럼 어드레스 선택신호를 출력하는 복수개의 서브-칼럼 어드레스 선택부를 구비하고, 상기 서브-칼럼 어드레스 선택부는 게이트에 입력되는 메인 칼럼 선택바신호에 의해 소오스에 인가되는 칼럼 블록 선택신호를 출력하는 피-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인에 연결되어 있고, 소오스는 접지에 연결되어 있으며, 게이트는 상기 피-모스 트랜지스터의 게이트와 연결되어 입력되는 메인 칼럼 선택바신호에 의해 온/오프되는 제1 엔-모스 트랜지스터와; 드레인은 상기 피-모스 트랜지스터의 드레인과 연결되어 있고, 소오스는 접지에 연결되어 게이트에 입력되는 칼럼 블록 선택바신호에 의해 온/오프되는 제2 엔-모스 트랜지스터로 구성하여 된 것을 특징으로 하는 블록 디코드 칼럼 선택장치.