JP2760851B2 - センスアンプ回路 - Google Patents
センスアンプ回路Info
- Publication number
- JP2760851B2 JP2760851B2 JP1197501A JP19750189A JP2760851B2 JP 2760851 B2 JP2760851 B2 JP 2760851B2 JP 1197501 A JP1197501 A JP 1197501A JP 19750189 A JP19750189 A JP 19750189A JP 2760851 B2 JP2760851 B2 JP 2760851B2
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- circuit
- turned
- switch
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、プログラマブル・ロジック・アレイ（PL
A）等のANDアレイ回路に用いられるセンスアンプ回路に
関する。
A）等のANDアレイ回路に用いられるセンスアンプ回路に
関する。
［従来の技術］ 第４図に示すように、PLA等のANDアレイ１のビットラ
インにおけるセンスアンプ回路２は、選択スイッチ３に
より、オンとなったスイッチSW1を介してOE,CLK等の被
選択時に使用されるようになっており、従来、他の通常
の論理を構成するビットラインにおけるセンスアンプと
同様、非選択時にも常時電源Vccより給電されている。
インにおけるセンスアンプ回路２は、選択スイッチ３に
より、オンとなったスイッチSW1を介してOE,CLK等の被
選択時に使用されるようになっており、従来、他の通常
の論理を構成するビットラインにおけるセンスアンプと
同様、非選択時にも常時電源Vccより給電されている。
［発明が解決しようとする課題］ 従って、スイッチSW2がオンで他のICよりの信号が選
択されている場合でも、センスアンプ回路２は、常時動
作状態となっているために消費電流の増加につながって
いた。
択されている場合でも、センスアンプ回路２は、常時動
作状態となっているために消費電流の増加につながって
いた。
本発明はOE,CLKのビットラインにおけるセンスアンプ
回路の被選択時にのみ自動的に動作状態にすることによ
り、センスアンプ回路の消費電流を低減しようとするも
のである。
回路の被選択時にのみ自動的に動作状態にすることによ
り、センスアンプ回路の消費電流を低減しようとするも
のである。
［課題を解決するための手段］ この発明のセンスアンプ回路は、NDアレイ回路のビッ
トラインに設けられるセンスアンプ及び該センスアンプ
の出力を選択するためのスイッチを備えたセンスアンプ
回路であって、前記センスアンプの電源スイッチを設
け、該センスアンプの出力を選択するスイッチに対する
オン信号を用いて前記電源スイッチをオンにすることを
特徴とする。
トラインに設けられるセンスアンプ及び該センスアンプ
の出力を選択するためのスイッチを備えたセンスアンプ
回路であって、前記センスアンプの電源スイッチを設
け、該センスアンプの出力を選択するスイッチに対する
オン信号を用いて前記電源スイッチをオンにすることを
特徴とする。
［作用］ 上記センスアンプの出力がスイッチにより選択される
ときは、このスイッチに対するオン信号を用いて電源ス
イッチがオンにされ、センスアンプは動作状態となる
が、一方、このセンスアンプのスイッチに対してオフ信
号が送出され、該センスアンプのが選択されないとき
は、前記オフ信号により、電源スイッチがオフとなり、
センスアンプは無電圧となり電流を消費しなくなる。
ときは、このスイッチに対するオン信号を用いて電源ス
イッチがオンにされ、センスアンプは動作状態となる
が、一方、このセンスアンプのスイッチに対してオフ信
号が送出され、該センスアンプのが選択されないとき
は、前記オフ信号により、電源スイッチがオフとなり、
センスアンプは無電圧となり電流を消費しなくなる。
［実施例］ 第１図は、本発明のセンスアンプ回路を適用したPLA
回路の一実施例を示している。センスアンプ２は、トラ
ンジスタＴを介して電源Vccに接続されており、このト
ランジスタＴのゲートには、選択回路３よりスイッチSW
1,SW2に印加される制御信号が入力される。
回路の一実施例を示している。センスアンプ２は、トラ
ンジスタＴを介して電源Vccに接続されており、このト
ランジスタＴのゲートには、選択回路３よりスイッチSW
1,SW2に印加される制御信号が入力される。
上記の構成により、選択回路３よりの制御信号が“H"
のときは、トランジスタＴがオンとなり、センスアンプ
２は動作状態となり、このセンスアンプ２よりの出力信
号は、オン状態のスイッチSW1を介して後段に導かれ
る。一方、選択信号が“L"のときは、SW2がオンとな
り、他のIC回路よりの信号が後段に導かれ、センスアン
プ２は、オフになったトランジスタＴにより、その給電
がしゃ断される。
のときは、トランジスタＴがオンとなり、センスアンプ
２は動作状態となり、このセンスアンプ２よりの出力信
号は、オン状態のスイッチSW1を介して後段に導かれ
る。一方、選択信号が“L"のときは、SW2がオンとな
り、他のIC回路よりの信号が後段に導かれ、センスアン
プ２は、オフになったトランジスタＴにより、その給電
がしゃ断される。
第２図は、上記選択回路３の回路例を示している。21
は、PROMあるいはEPROMのセルであり、プログラムされ
ていなければ導通（オン）状態となるため、点の電位
は論理的に“L"となり、点は“L"となるのでスイッチ
SW2がオンとなる。一方、プログラムされていればセル2
1はオフとなり、点の電位は論理的に“H"となり、
点は“H"となるのでスイッチSW1がオンとなる。
は、PROMあるいはEPROMのセルであり、プログラムされ
ていなければ導通（オン）状態となるため、点の電位
は論理的に“L"となり、点は“L"となるのでスイッチ
SW2がオンとなる。一方、プログラムされていればセル2
1はオフとなり、点の電位は論理的に“H"となり、
点は“H"となるのでスイッチSW1がオンとなる。
第３図は、上記センスアンプ２の構成例を示してい
る。31はビットラインであり、複数個のPROMまたはEPRO
Mのセル32を介してGNDに接続されている。33はワードラ
インであり、それぞれセル32のゲートに接続されてい
る。
る。31はビットラインであり、複数個のPROMまたはEPRO
Mのセル32を介してGNDに接続されている。33はワードラ
インであり、それぞれセル32のゲートに接続されてい
る。
通常の動作時には、ビットライン31へトランジスタ3
4,35を介して電流が供給され、セル32が総てオフの時に
は点の電位は論理的に“H"となり、出力は“H"とな
る。また、各セル32のうち１つでもオンとなればGNDへ
電流が流れ、それ故、電流が消費される。点の電位
は、論理的に“L"となり、出力は“L"となる。また、電
源供給部のトランジスタ34のゲートにはフィードバック
がかけられており、点の電位の振れを最小限に抑え、
高速なセンス動作を可能としている。
4,35を介して電流が供給され、セル32が総てオフの時に
は点の電位は論理的に“H"となり、出力は“H"とな
る。また、各セル32のうち１つでもオンとなればGNDへ
電流が流れ、それ故、電流が消費される。点の電位
は、論理的に“L"となり、出力は“L"となる。また、電
源供給部のトランジスタ34のゲートにはフィードバック
がかけられており、点の電位の振れを最小限に抑え、
高速なセンス動作を可能としている。
図中のトランジスタ35及び36が第１図におけるトラン
ジスタＴに相当し、これらのトランジスタにより、セン
スアンプ２の出力の被選択時には、選択回路３よりの制
御信号が“H"であることより、トランジスタ36がオフ、
トランジスタ35がオンとなり、先に説明した通常のセン
ス動作を行うが、このセンスアンプ２の出力が使用され
ない場合には、前記制御信号が“L"となっており、トラ
ンジスタ36がオン、トランジスタ35がオフとなり、点
の電位はトランジスタ36より供給される電流により強制
的に“H"となり、トランジスタ34はオフ、出力は“H"に
固定される。また、ビットライン31へのラインがオフす
ることにより、電流消費を０にすることが可能となる。
ジスタＴに相当し、これらのトランジスタにより、セン
スアンプ２の出力の被選択時には、選択回路３よりの制
御信号が“H"であることより、トランジスタ36がオフ、
トランジスタ35がオンとなり、先に説明した通常のセン
ス動作を行うが、このセンスアンプ２の出力が使用され
ない場合には、前記制御信号が“L"となっており、トラ
ンジスタ36がオン、トランジスタ35がオフとなり、点
の電位はトランジスタ36より供給される電流により強制
的に“H"となり、トランジスタ34はオフ、出力は“H"に
固定される。また、ビットライン31へのラインがオフす
ることにより、電流消費を０にすることが可能となる。
以上の関係を表にまとめる。
［発明の効果］ 本発明を使用することにより、PAL、PLA等のANDアレ
イ中でOE,CLK等に使用するビットラインのセンスアンプ
回路をその未使用時にパワーダウンさせることが自動的
に可能となり、ICの消費電流を低減させることができ
る。
イ中でOE,CLK等に使用するビットラインのセンスアンプ
回路をその未使用時にパワーダウンさせることが自動的
に可能となり、ICの消費電流を低減させることができ
る。
第１図はこの発明のセンスアンプ回路を適用したPLA回
路の一実施例を示す制御ブロック図、第２図は、第１図
における選択回路の一例を示す回路図、第３図は、第１
図における、センスアンプの一例を示す回路図及、第４
図は、従来のセンスアンプ回路よりなるPLA回路を示す
図である。 １…ANDアレイ、２…センスアンプ、３…選択回路、Ｔ
…トランジスタ、SW1,SW2…スイッチ。
路の一実施例を示す制御ブロック図、第２図は、第１図
における選択回路の一例を示す回路図、第３図は、第１
図における、センスアンプの一例を示す回路図及、第４
図は、従来のセンスアンプ回路よりなるPLA回路を示す
図である。 １…ANDアレイ、２…センスアンプ、３…選択回路、Ｔ
…トランジスタ、SW1,SW2…スイッチ。
Claims (1)
- 【請求項１】ANDアレイ回路のビットラインに設けられ
るセンスアンプ及び該センスアンプの出力を選択するた
めのスイッチを備えたセンスアンプ回路であって、前記
センスアンプの電源スイッチを設け、該センスアンプの
出力を選択するスイッチに対するオン信号を用いて前記
電源スイッチをオンにすることを特徴とするセンスアン
プ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197501A JP2760851B2 (ja) | 1989-07-28 | 1989-07-28 | センスアンプ回路 |
| US07/556,842 US5079449A (en) | 1989-07-28 | 1990-07-23 | Sense amplifier circuit having a power supply switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1197501A JP2760851B2 (ja) | 1989-07-28 | 1989-07-28 | センスアンプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0360523A JPH0360523A (ja) | 1991-03-15 |
| JP2760851B2 true JP2760851B2 (ja) | 1998-06-04 |
Family
ID=16375524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1197501A Expired - Fee Related JP2760851B2 (ja) | 1989-07-28 | 1989-07-28 | センスアンプ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5079449A (ja) |
| JP (1) | JP2760851B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345112A (en) * | 1992-09-14 | 1994-09-06 | Cypress Semiconductor Corporation | Integrated circuit with programmable speed/power adjustment |
| GB2286271B (en) * | 1994-01-31 | 1998-02-18 | Advanced Risc Mach Ltd | Data memory with sense amplifier |
| JP3770836B2 (ja) * | 2002-01-23 | 2006-04-26 | 株式会社ルネサステクノロジ | 高速に電源スイッチのオンオフが可能な論理回路及び同論理回路における電流低減方法 |
| US7888962B1 (en) | 2004-07-07 | 2011-02-15 | Cypress Semiconductor Corporation | Impedance matching circuit |
| US8036846B1 (en) | 2005-10-20 | 2011-10-11 | Cypress Semiconductor Corporation | Variable impedance sense architecture and method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2554475B2 (ja) * | 1986-09-11 | 1996-11-13 | 株式会社リコー | プログラマブル・ロジツク・デバイス |
| JPS63260319A (ja) * | 1987-04-17 | 1988-10-27 | Ricoh Co Ltd | 論理集積回路装置 |
| JPH01109921A (ja) * | 1987-10-23 | 1989-04-26 | Ricoh Co Ltd | プログラマブルロジックアレイ |
| US4982363A (en) * | 1988-12-05 | 1991-01-01 | Motorola, Inc. | Sensing structure for single ended input |
| US4959564A (en) * | 1989-01-06 | 1990-09-25 | Sgs-Thomson Microelectronics, Inc. | Sense amplifier power down circuitry for programmable logic device |
-
1989
- 1989-07-28 JP JP1197501A patent/JP2760851B2/ja not_active Expired - Fee Related
-
1990
- 1990-07-23 US US07/556,842 patent/US5079449A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0360523A (ja) | 1991-03-15 |
| US5079449A (en) | 1992-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960003534B1 (ko) | 전원전압의 강압회로 | |
| US4680487A (en) | Input/output port including auxiliary low-power transistors | |
| CA2033020C (en) | C-mos differential sense amplifier | |
| JPH03290895A (ja) | 半導体集積回路装置 | |
| US5329178A (en) | Integrated circuit device with user-programmable conditional power-down means | |
| JP2760851B2 (ja) | センスアンプ回路 | |
| JPS6033716A (ja) | 電力増幅装置 | |
| US4857775A (en) | Logic integrated circuit device selecting as outputs any two of two inputs and two logical combinations of the inputs | |
| US5563527A (en) | Power-managed sense amplifier for programmable logic device | |
| JPH05210992A (ja) | 不揮発性半導体記憶装置 | |
| JPH02139649A (ja) | Ｓｒａｍメモリカード用バックアップ回路 | |
| US4965473A (en) | Eprom low voltage sense amplifier | |
| JP2504837B2 (ja) | 半導体集積回路装置 | |
| JPH06252738A (ja) | プログラム可能な駆動能力を持つ出力バッファ | |
| JPS62145598A (ja) | 記憶装置 | |
| US4859874A (en) | PLA driver with reconfigurable drive | |
| KR940005690B1 (ko) | 전류미러 센스증폭기 | |
| JP2690788B2 (ja) | 半導体装置 | |
| KR100223668B1 (ko) | 반도체 메모리 장치 | |
| JPH03154516A (ja) | プログラマブル論理回路 | |
| JPH0461698A (ja) | サンプルホールド回路 | |
| JPS60242721A (ja) | Ｃｍｏｓ負荷回路 | |
| JPH08107341A (ja) | 入力バッファ | |
| JPH05174590A (ja) | 電源切り換え回路 | |
| JPH08297990A (ja) | アナログメモリ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |