JP3888571B2 - モード切替回路 - Google Patents
モード切替回路 Download PDFInfo
- Publication number
- JP3888571B2 JP3888571B2 JP2000294809A JP2000294809A JP3888571B2 JP 3888571 B2 JP3888571 B2 JP 3888571B2 JP 2000294809 A JP2000294809 A JP 2000294809A JP 2000294809 A JP2000294809 A JP 2000294809A JP 3888571 B2 JP3888571 B2 JP 3888571B2
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- voltage
- mode
- circuit
- mode switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、動作プログラムを内蔵する機器において、外部Ｉ／Ｆピンを増加することなくプログラムを書き換えるためのモード切替回路に関する。
【０００２】
【従来の技術】
従来より、実動作モードとテストモードの切替回路としては、例えば、特開平９−４４４６７号公報に記載のマイクロコンピュータ（以下、Ａ方式）がある。
これは、不揮発性メモリを内蔵するマイクロコンピュータにおいて、実動作とテストモードの切り替えを、モード切替兼不揮発性メモリ用高電圧電源端子により行うものである。しかし、兼用端子を設けるだけならば、データ書き込み用（消去用）の高電圧がモード切替回路に直接印加され、その回路を構成する素子の破壊等を招いてしまう。このため、兼用端子とモード切替回路との間に、入力高電圧を通常の電源電圧レベルの電圧にレベル変換する電圧調整回路を設ける。さらに、電圧調整回路とモード切替回路との間に、リセット時のみ電圧調整回路の出力をモード切替回路に伝達する伝達制御手段を設ける。
また、特開平４−２８９４７６号公報に記載の高電圧検出回路（以下、Ｂ方式）では、通常モードからテストモードへの切り替えを高電圧印加により行っている。すなわち、テストモードに切り替える特別モードを起動するために、通常の高電圧電源電位よりも高い特別モード用電圧を検出する高電圧検出回路を設け、この回路内の検出電圧比較手段により通常電源電圧検出手段と特別モード電圧検出手段の出力を比較することによりモードを切り替えている。
【０００３】
【発明が解決しようとする課題】
このように、従来の方式（Ａ方式、Ｂ方式）では、動作プログラムを内蔵する機器において、外部Ｉ／Ｆピンを追加することなく、実動作モードからテストモードへの切り替えを行っていた。
しかし、ピンのモードを切り替えることにより、内蔵プログラムを書き替えることや、動作モードを切り替えることはできなかった。さらに、高電圧検出回路の入力に１０Ｖを越えるような過大電圧が印加されても、素子を破壊されないようにすることが必要である。
【０００４】
そこで、本発明の第１の目的は、このような従来の問題を解決し、外部Ｉ／Ｆピンを追加することなく、書き込み回路を書き込みモードに変更することができるモード切替回路を提供することにある。
また、本発明の第２の目的は、高電源検出回路の入力に１０Ｖを越えるような過大な電圧が印加された場合にも、素子が破壊されないようなモード切替回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明のモード切替回路は、（１）外部Ｉ／Ｆピンに高電圧検出回路を付加して、特定の外部Ｉ／Ｆピンに高電圧（例えば、１０Ｖ）を与えることにより、外部Ｉ／Ｆピンを増加せずに書き込み回路を書き込みモードへ変化させる。
（２）また、外部Ｉ／Ｆピン入力部に過大電圧入力が加えられた場合にオンするようなツェナーダイオードを付加することにより、過大電圧入力時の内部素子の破壊を防止する。
【０００６】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明を適用する書き込み回路のモード変更手段のブロック図である。
特定の外部Ｉ／Ｆピン４の入力段５の前の信号ラインに高電圧検出回路（以下、ＨＶＤ）７を付加する。ＨＶＤ７の付加された特定のＩ／Ｆピン４に対して高電圧（例えば、１０Ｖ）が印加することにより、ＨＶＤ７はＨＶＤ動作出力信号８をマイコン２に出力する。マイコン２は、ＨＶＤ動作出力信号８を検知すると、書き込みモードへの移行などの動作モードを変更する。これにより、別のモード移行のための設定ピンを設ける必要がなく、Ｉ／Ｆピン４がＨＶＤ動作用印加電圧検知ピンとして兼用することができる。なお、９はシリアルＩ／Ｆピン、１０は内蔵プログラムを書き替えるためのデータバスである。本実施例によれば、外部Ｉ／Ｆピンを増加せずに、書き込み回路を書き込みモードに変更することができる。
【０００７】
図２は、本発明の実施例を示すＨＶＤの回路構成図およびピン出力電圧のテーブル図である。
図２（ａ）において、一般ロジックの動作電源電圧は３．３Ｖであり、特定Ｉ／Ｆピン４に印加する高電圧は１０Ｖである。特定Ｉ／Ｆピン４に高電圧１０Ｖを印加した時に、図２（ｂ）に示すように、ＨＶＤ７の出力Ｂ（８）はＬｏｇｉｃ Ｈレベルを出力する。また、特定Ｉ／Ｆピン４の状態がＯｐｅｎまたは０ＶまたはＬｏｇｉｃ Ｈレベル（３．３Ｖ）の場合、出力Ｂ（８）はＬｏｇｉｃＬレベルを出力する。
特定Ｉ／Ｆピン４に高電圧１０Ｖを印加した場合には、抵抗Ｒ（２）１３およびＲ（３）１４の抵抗分圧比で、出力（Ｂ）８からＬｏｇｉｃ Ｈレベルの信号が出力される。なお、ダイオード（Ｄｉ）１２は、高電圧がロジック入力に印加されないようにする保護用ダイオードである。また、ツェナダイオード（ＺＤｉ）１５は、特定Ｉ／Ｆピン４に１０Ｖを超える電圧が印加された場合、出力（Ｂ）８の電圧レベルが異常な電圧を出力することを防止するための回路保護用ツェナーダイオードである（例えば、１２Ｖ耐圧のＺＤｉを使用）。
このように、本実施例では、外部Ｉ／Ｆピン４に過大電圧が入力された場合に、ツェナーダイオード（ＺＤｉ）１５がオンすることにより、過大電圧入力時の内部素子の破壊を防止することができる。
【０００８】
（参考例１）
図３は、本発明の参考例１を示すＨＶＤによるシリアルインターフェース信号方向の切り替え回路図である。
本参考例では、ＨＶＤ回路７の出力の後にマルチプレクサ回路（ＭＵＸ）１７を付加し、内蔵プログラムの書き替えを行いたいときには、ある特定のピン４に高電圧を加えることで、シリアルＩ／Ｆ信号の流れを変える。
すなわち、シリアルＩ／Ｆピン１６を使用して内蔵プログラムを書き替える回路において、ＨＶＤ７の出力先にマルチプレクサ（ＭＵＸ）１７を付加することで、通常は機器内部のマイコン（１）２とマイコン（２）２０間のシリアル通信１８の通路として動作させ、内蔵プログラムの書き替えを行いたい時には、特定Ｉ／Ｆピン４に高電圧を与えることで、シリアルＩ／Ｆの信号の流れを変えられるようにする。つまり、内蔵プログラムの書き替えを行う時には、ピン１６とマイコン（１）２との間でシリアル通信１９の通路に切り替える。この通路のデータにより内蔵プログラムの書き替えを行う。これにより、内蔵プログラムの書き替えのためのシリアルＩ／Ｆを兼用できるので、シリアルＩ／Ｆのリソースを節約できる。
【０００９】
（参考例２）
図４は、本発明の参考例２を示すＨＶＤによるパラレルインターフェース信号方向の切り替え回路図である。
本参考例では、ＨＶＤ７の出力の後に、複数のマルチプレクサ回路（ＭＵＸ）２２を付加し、内蔵プログラムの書き替えを行いたい時には、ある特定のピン４に高電圧を与えることにより、内部バスＩ／Ｆ２３の流れを変える。
すなわち、外部パラレルＩ／Ｆピン２１を使用して内蔵プログラムを書き替える回路において、内蔵プログラムの書き替え時以外はマイコン（１）２とマイコン（２）２０のＩ／Ｆ信号の通路２３として機能し、特定Ｉ／Ｆピン４に高電圧を印加した場合、多段ＭＵＸ２２を介して内蔵プログラムを書き替えるためのＩ．Ｆピン２１として外部に出力される通路２４として機能する。これにより、内蔵プログラムの書き替えのためのパラレルＩ／Ｆを特別に設ける必要がなくなる。つまり、内部バスの信号線数を増加せずに、内蔵プログラムの書き替えを行うことができる。
【００１０】
（参考例３）
図５は、本発明の参考例３を示すＨＶＤ複数段構成によるモード切替回路図である。
本参考例では、図５に示すように、複数の外部Ｉ／Ｆピン４，２８に対してＨＶＤ回路７，２７を付加し、ＨＶＤの出力をデコード回路２９によりそれぞれ所望のモードに切り替えるようにする。すなわち、内蔵プログラムに対して、指定ブロックへの書き替えモードなど、複数のモード切り替えができるようにするため、複数の外部Ｉ／Ｆピン４，２８に対してＨＶＤ回路７，２７を付加し、ＨＶＤ出力をデコード回路（２ｔｏ４Ｄｅｃｏｒｄ）２９においてデコードし、所望のモードに切り替えるようにする。これにより、外部Ｉ／Ｆピンを増やすことなく、複数のモード切り替えができるようになる。
【００１１】
【発明の効果】
以上説明したように、本発明によれば、外部ピンを増加することなく、書き込み回路を書き込みモードに移行することができ、また、ツェナーダイオードを付加することで、ＨＶＤロジックを有する外部Ｉ／Ｆピンに過大な電圧が印加されたときでも、内部素子が破壊されることがない。
【図面の簡単な説明】
【図１】 本発明を適用する書き込み回路のモード変更手段の構成図である。
【図２】 本発明の実施例を示すＨＶＤ回路図および入出力電圧テーブル図である。
【図３】 本発明の参考例１を示すＨＶＤによるシリアルＩ／Ｆ信号方向切り替え機能の図である。
【図４】 本発明の参考例２を示すＨＶＤによるパラレルＩ／Ｆ信号方向の切り替え機能の図である。
【図５】 本発明の参考例３を示すＨＶＤ複数段構成によるモード切替によるによる表構造に基づいて検索した結果のデータ構造を説明する図である。
【符号の説明】
１…書き込み回路、２…マイコン（１）、４…Ｉ／Ｆピン、３…高電圧、
５…入力段、６…入力線、７…ＨＶＤ（高電圧検出回路）、８…ＨＶＤ出力、
９…シリアルＩ／Ｆピン、１０…内蔵プログラム書き替え用データバス、
１１，１３，１４…抵抗、１２…ダイオード、１５…ツェナダイオード、
１６…外部シリアルＩ／Ｆピン、１７…マルチプレクサ、
１８…シリアル通信の通路、１９…シリアルＩ／Ｆ信号の通路、
２０…マイコン（２）、２１…外部パラレルＩ／Ｆピン、
２２…多段マルチプレクサ、２３…Ｉ／Ｆ信号の通路、
２４…パラレルＩ／Ｆ信号の通路、２８…外部Ｉ／Ｆピン、２７…ＨＶＤ、
２５…入力段、２６…入力線、２９…デコード回路。
【発明の属する技術分野】
本発明は、動作プログラムを内蔵する機器において、外部Ｉ／Ｆピンを増加することなくプログラムを書き換えるためのモード切替回路に関する。
【０００２】
【従来の技術】
従来より、実動作モードとテストモードの切替回路としては、例えば、特開平９−４４４６７号公報に記載のマイクロコンピュータ（以下、Ａ方式）がある。
これは、不揮発性メモリを内蔵するマイクロコンピュータにおいて、実動作とテストモードの切り替えを、モード切替兼不揮発性メモリ用高電圧電源端子により行うものである。しかし、兼用端子を設けるだけならば、データ書き込み用（消去用）の高電圧がモード切替回路に直接印加され、その回路を構成する素子の破壊等を招いてしまう。このため、兼用端子とモード切替回路との間に、入力高電圧を通常の電源電圧レベルの電圧にレベル変換する電圧調整回路を設ける。さらに、電圧調整回路とモード切替回路との間に、リセット時のみ電圧調整回路の出力をモード切替回路に伝達する伝達制御手段を設ける。
また、特開平４−２８９４７６号公報に記載の高電圧検出回路（以下、Ｂ方式）では、通常モードからテストモードへの切り替えを高電圧印加により行っている。すなわち、テストモードに切り替える特別モードを起動するために、通常の高電圧電源電位よりも高い特別モード用電圧を検出する高電圧検出回路を設け、この回路内の検出電圧比較手段により通常電源電圧検出手段と特別モード電圧検出手段の出力を比較することによりモードを切り替えている。
【０００３】
【発明が解決しようとする課題】
このように、従来の方式（Ａ方式、Ｂ方式）では、動作プログラムを内蔵する機器において、外部Ｉ／Ｆピンを追加することなく、実動作モードからテストモードへの切り替えを行っていた。
しかし、ピンのモードを切り替えることにより、内蔵プログラムを書き替えることや、動作モードを切り替えることはできなかった。さらに、高電圧検出回路の入力に１０Ｖを越えるような過大電圧が印加されても、素子を破壊されないようにすることが必要である。
【０００４】
そこで、本発明の第１の目的は、このような従来の問題を解決し、外部Ｉ／Ｆピンを追加することなく、書き込み回路を書き込みモードに変更することができるモード切替回路を提供することにある。
また、本発明の第２の目的は、高電源検出回路の入力に１０Ｖを越えるような過大な電圧が印加された場合にも、素子が破壊されないようなモード切替回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明のモード切替回路は、（１）外部Ｉ／Ｆピンに高電圧検出回路を付加して、特定の外部Ｉ／Ｆピンに高電圧（例えば、１０Ｖ）を与えることにより、外部Ｉ／Ｆピンを増加せずに書き込み回路を書き込みモードへ変化させる。
（２）また、外部Ｉ／Ｆピン入力部に過大電圧入力が加えられた場合にオンするようなツェナーダイオードを付加することにより、過大電圧入力時の内部素子の破壊を防止する。
【０００６】
【発明の実施の形態】
以下、本発明の実施例を、図面により詳細に説明する。
図１は、本発明を適用する書き込み回路のモード変更手段のブロック図である。
特定の外部Ｉ／Ｆピン４の入力段５の前の信号ラインに高電圧検出回路（以下、ＨＶＤ）７を付加する。ＨＶＤ７の付加された特定のＩ／Ｆピン４に対して高電圧（例えば、１０Ｖ）が印加することにより、ＨＶＤ７はＨＶＤ動作出力信号８をマイコン２に出力する。マイコン２は、ＨＶＤ動作出力信号８を検知すると、書き込みモードへの移行などの動作モードを変更する。これにより、別のモード移行のための設定ピンを設ける必要がなく、Ｉ／Ｆピン４がＨＶＤ動作用印加電圧検知ピンとして兼用することができる。なお、９はシリアルＩ／Ｆピン、１０は内蔵プログラムを書き替えるためのデータバスである。本実施例によれば、外部Ｉ／Ｆピンを増加せずに、書き込み回路を書き込みモードに変更することができる。
【０００７】
図２は、本発明の実施例を示すＨＶＤの回路構成図およびピン出力電圧のテーブル図である。
図２（ａ）において、一般ロジックの動作電源電圧は３．３Ｖであり、特定Ｉ／Ｆピン４に印加する高電圧は１０Ｖである。特定Ｉ／Ｆピン４に高電圧１０Ｖを印加した時に、図２（ｂ）に示すように、ＨＶＤ７の出力Ｂ（８）はＬｏｇｉｃ Ｈレベルを出力する。また、特定Ｉ／Ｆピン４の状態がＯｐｅｎまたは０ＶまたはＬｏｇｉｃ Ｈレベル（３．３Ｖ）の場合、出力Ｂ（８）はＬｏｇｉｃＬレベルを出力する。
特定Ｉ／Ｆピン４に高電圧１０Ｖを印加した場合には、抵抗Ｒ（２）１３およびＲ（３）１４の抵抗分圧比で、出力（Ｂ）８からＬｏｇｉｃ Ｈレベルの信号が出力される。なお、ダイオード（Ｄｉ）１２は、高電圧がロジック入力に印加されないようにする保護用ダイオードである。また、ツェナダイオード（ＺＤｉ）１５は、特定Ｉ／Ｆピン４に１０Ｖを超える電圧が印加された場合、出力（Ｂ）８の電圧レベルが異常な電圧を出力することを防止するための回路保護用ツェナーダイオードである（例えば、１２Ｖ耐圧のＺＤｉを使用）。
このように、本実施例では、外部Ｉ／Ｆピン４に過大電圧が入力された場合に、ツェナーダイオード（ＺＤｉ）１５がオンすることにより、過大電圧入力時の内部素子の破壊を防止することができる。
【０００８】
（参考例１）
図３は、本発明の参考例１を示すＨＶＤによるシリアルインターフェース信号方向の切り替え回路図である。
本参考例では、ＨＶＤ回路７の出力の後にマルチプレクサ回路（ＭＵＸ）１７を付加し、内蔵プログラムの書き替えを行いたいときには、ある特定のピン４に高電圧を加えることで、シリアルＩ／Ｆ信号の流れを変える。
すなわち、シリアルＩ／Ｆピン１６を使用して内蔵プログラムを書き替える回路において、ＨＶＤ７の出力先にマルチプレクサ（ＭＵＸ）１７を付加することで、通常は機器内部のマイコン（１）２とマイコン（２）２０間のシリアル通信１８の通路として動作させ、内蔵プログラムの書き替えを行いたい時には、特定Ｉ／Ｆピン４に高電圧を与えることで、シリアルＩ／Ｆの信号の流れを変えられるようにする。つまり、内蔵プログラムの書き替えを行う時には、ピン１６とマイコン（１）２との間でシリアル通信１９の通路に切り替える。この通路のデータにより内蔵プログラムの書き替えを行う。これにより、内蔵プログラムの書き替えのためのシリアルＩ／Ｆを兼用できるので、シリアルＩ／Ｆのリソースを節約できる。
【０００９】
（参考例２）
図４は、本発明の参考例２を示すＨＶＤによるパラレルインターフェース信号方向の切り替え回路図である。
本参考例では、ＨＶＤ７の出力の後に、複数のマルチプレクサ回路（ＭＵＸ）２２を付加し、内蔵プログラムの書き替えを行いたい時には、ある特定のピン４に高電圧を与えることにより、内部バスＩ／Ｆ２３の流れを変える。
すなわち、外部パラレルＩ／Ｆピン２１を使用して内蔵プログラムを書き替える回路において、内蔵プログラムの書き替え時以外はマイコン（１）２とマイコン（２）２０のＩ／Ｆ信号の通路２３として機能し、特定Ｉ／Ｆピン４に高電圧を印加した場合、多段ＭＵＸ２２を介して内蔵プログラムを書き替えるためのＩ．Ｆピン２１として外部に出力される通路２４として機能する。これにより、内蔵プログラムの書き替えのためのパラレルＩ／Ｆを特別に設ける必要がなくなる。つまり、内部バスの信号線数を増加せずに、内蔵プログラムの書き替えを行うことができる。
【００１０】
（参考例３）
図５は、本発明の参考例３を示すＨＶＤ複数段構成によるモード切替回路図である。
本参考例では、図５に示すように、複数の外部Ｉ／Ｆピン４，２８に対してＨＶＤ回路７，２７を付加し、ＨＶＤの出力をデコード回路２９によりそれぞれ所望のモードに切り替えるようにする。すなわち、内蔵プログラムに対して、指定ブロックへの書き替えモードなど、複数のモード切り替えができるようにするため、複数の外部Ｉ／Ｆピン４，２８に対してＨＶＤ回路７，２７を付加し、ＨＶＤ出力をデコード回路（２ｔｏ４Ｄｅｃｏｒｄ）２９においてデコードし、所望のモードに切り替えるようにする。これにより、外部Ｉ／Ｆピンを増やすことなく、複数のモード切り替えができるようになる。
【００１１】
【発明の効果】
以上説明したように、本発明によれば、外部ピンを増加することなく、書き込み回路を書き込みモードに移行することができ、また、ツェナーダイオードを付加することで、ＨＶＤロジックを有する外部Ｉ／Ｆピンに過大な電圧が印加されたときでも、内部素子が破壊されることがない。
【図面の簡単な説明】
【図１】 本発明を適用する書き込み回路のモード変更手段の構成図である。
【図２】 本発明の実施例を示すＨＶＤ回路図および入出力電圧テーブル図である。
【図３】 本発明の参考例１を示すＨＶＤによるシリアルＩ／Ｆ信号方向切り替え機能の図である。
【図４】 本発明の参考例２を示すＨＶＤによるパラレルＩ／Ｆ信号方向の切り替え機能の図である。
【図５】 本発明の参考例３を示すＨＶＤ複数段構成によるモード切替によるによる表構造に基づいて検索した結果のデータ構造を説明する図である。
【符号の説明】
１…書き込み回路、２…マイコン（１）、４…Ｉ／Ｆピン、３…高電圧、
５…入力段、６…入力線、７…ＨＶＤ（高電圧検出回路）、８…ＨＶＤ出力、
９…シリアルＩ／Ｆピン、１０…内蔵プログラム書き替え用データバス、
１１，１３，１４…抵抗、１２…ダイオード、１５…ツェナダイオード、
１６…外部シリアルＩ／Ｆピン、１７…マルチプレクサ、
１８…シリアル通信の通路、１９…シリアルＩ／Ｆ信号の通路、
２０…マイコン（２）、２１…外部パラレルＩ／Ｆピン、
２２…多段マルチプレクサ、２３…Ｉ／Ｆ信号の通路、
２４…パラレルＩ／Ｆ信号の通路、２８…外部Ｉ／Ｆピン、２７…ＨＶＤ、
２５…入力段、２６…入力線、２９…デコード回路。
Claims (2)
- 動作プログラムを実行するマイクロコンピュータと、
所定の高電圧が印加される外部端子と、
動作電源電圧端子と、
前記所定の高電圧を検出する高電圧検出回路とを具備し、
前記高電圧検出回路が前記所定の高電圧を検出したときにマイコンを通常動作モードからプログラム書き替えモードに切り替えるモード切替回路において、
前記高電圧検出回路が、
前記外部端子に接続された入力部と、
前記動作電源電圧端子及び前記マイクロコンピュータに接続され、前記通常動作モードにおいて通常動作信号を出力する第一の出力部と、
前記外部端子に前記所定の高電圧が印加されたときにモード切替信号を出力する第二の出力部と、
前記入力部と前記第一の出力部との間に接続され、前記高電圧が前記第一の出力部に印加されないようにする保護用ダイオードと、
前記入力部とグラウンドとの間に接続され、前記外部端子に前記高電圧を越える電圧が印加された場合に前記第二の出力部の電圧レベルが異常な電圧を出力することを防止するための回路保護用ツェナーダイオードと、
を具備したことを特徴とするモード切替回路。 - 請求項１記載のモード切替回路において、
前記高電圧検出回路が、
前記入力部に接続された、前記第二の出力部の電圧レベルを調整するための分圧抵抗部を
具備したことを特徴とするモード切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294809A JP3888571B2 (ja) | 2000-09-27 | 2000-09-27 | モード切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294809A JP3888571B2 (ja) | 2000-09-27 | 2000-09-27 | モード切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108842A JP2002108842A (ja) | 2002-04-12 |
| JP3888571B2 true JP3888571B2 (ja) | 2007-03-07 |
Family
ID=18777336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294809A Expired - Fee Related JP3888571B2 (ja) | 2000-09-27 | 2000-09-27 | モード切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3888571B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5004418B2 (ja) * | 2004-12-17 | 2012-08-22 | 株式会社リコー | 半導体装置のテスト回路 |
| JP4855913B2 (ja) * | 2006-12-01 | 2012-01-18 | セイコーインスツル株式会社 | ボルテージレギュレータ |
-
2000
- 2000-09-27 JP JP2000294809A patent/JP3888571B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002108842A (ja) | 2002-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6985343B2 (en) | Programmable power management switch | |
| JPH10206472A (ja) | 自動範囲決定低電圧検出回路 | |
| US5594686A (en) | Method and apparatus for protecting data stored in flash memory | |
| KR0153849B1 (ko) | 반도체 집적회로 | |
| US5847450A (en) | Microcontroller having an n-bit data bus width with less than n I/O pins | |
| KR100223623B1 (ko) | 비휘발성 기억셀용 테스트 회로 | |
| US4458163A (en) | Programmable architecture logic | |
| JP3888571B2 (ja) | モード切替回路 | |
| JP3844915B2 (ja) | 半導体装置 | |
| US7091740B2 (en) | Write protection using a two signal control protocol for an integrated circuit device having parameter change capability, chip select and selectable write to non-volatile memory | |
| KR100703886B1 (ko) | 전기적 퓨즈 보호 장치 및 이를 포함한 반도체 장치 | |
| US6150835A (en) | Method and apparatus for fast production programming and low-voltage in-system writes for programmable logic device | |
| US5710778A (en) | High voltage reference and measurement circuit for verifying a programmable cell | |
| KR101006256B1 (ko) | 마이크로 컨트롤러의 구성 입력부 접속 방법과 접속 장치및 상응하는 마이크로 컨트롤러 | |
| KR930005648B1 (ko) | 입력절환장치 | |
| US5309396A (en) | Input buffer circuit, input/output buffer circuit and portable semiconductor memory device with back-up power | |
| JP3543364B2 (ja) | マイコンの入出力回路 | |
| JPH07221581A (ja) | バス用ターミネータ | |
| EP0678873B1 (en) | Load signal generating method and circuit for non-volatile memories | |
| KR0139306B1 (ko) | 원-타임 피롬 마이크로 컴퓨터 | |
| KR100214517B1 (ko) | 칩의 오동작 방지회로 | |
| US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
| JPH087585A (ja) | 不揮発性メモリ用計数終了検出装置 | |
| KR200302458Y1 (ko) | 반도체메모리보호회로 | |
| KR100192583B1 (ko) | 출력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |