JP2002108842A - モード切替回路 - Google Patents
モード切替回路Info
- Publication number
- JP2002108842A JP2002108842A JP2000294809A JP2000294809A JP2002108842A JP 2002108842 A JP2002108842 A JP 2002108842A JP 2000294809 A JP2000294809 A JP 2000294809A JP 2000294809 A JP2000294809 A JP 2000294809A JP 2002108842 A JP2002108842 A JP 2002108842A
- Authority
- JP
- Japan
- Prior art keywords
- program
- pin
- circuit
- built
- high voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】外部Ｉ／Ｆピンを追加せずに、内蔵プログラム
を書き替えたり、動作モードを切り替えることができる
ようにする。また、過大電圧が加わっても、内部素子の
破壊を防止する。 【解決手段】外部Ｉ／Ｆピン４に高電圧検出回路７を付
加し、外部ピン４に高電圧（例えば、１０Ｖ）を印加す
ることで、ＨＤＶ出力８をマイコン（１）２に与え、マ
イコン２に内蔵されたプログラムを書き替える。書き替
えは、シリアルＩ／Ｆピン９とマイコン２との間のデー
タバス１０を介してデータを転送することによりプログ
ラムの書き替え、または動作モードの切り替えを行う。
を書き替えたり、動作モードを切り替えることができる
ようにする。また、過大電圧が加わっても、内部素子の
破壊を防止する。 【解決手段】外部Ｉ／Ｆピン４に高電圧検出回路７を付
加し、外部ピン４に高電圧（例えば、１０Ｖ）を印加す
ることで、ＨＤＶ出力８をマイコン（１）２に与え、マ
イコン２に内蔵されたプログラムを書き替える。書き替
えは、シリアルＩ／Ｆピン９とマイコン２との間のデー
タバス１０を介してデータを転送することによりプログ
ラムの書き替え、または動作モードの切り替えを行う。
Description
【０００１】
【発明の属する技術分野】本発明は、動作プログラムを
内蔵する機器において、外部Ｉ／Ｆピンを増加すること
なくプログラムを書き換えるためのモード切替回路に関
する。
内蔵する機器において、外部Ｉ／Ｆピンを増加すること
なくプログラムを書き換えるためのモード切替回路に関
する。
【０００２】
【従来の技術】従来より、実動作モードとテストモード
の切替回路としては、例えば、特開平９−４４４６７号
公報に記載のマイクロコンピュータ（以下、Ａ方式）が
ある。これは、不揮発性メモリを内蔵するマイクロコン
ピュータにおいて、実動作とテストモードの切り替え
を、モード切替兼不揮発性メモリ用高電圧電源端子によ
り行うものである。しかし、兼用端子を設けるだけなら
ば、データ書き込み用（消去用）の高電圧がモード切替
回路に直接印加され、その回路を構成する素子の破壊等
を招いてしまう。このため、兼用端子とモード切替回路
との間に、入力高電圧を通常の電源電圧レベルの電圧に
レベル変換する電圧調整回路を設ける。さらに、電圧調
整回路とモード切替回路との間に、リセット時のみ電圧
調整回路の出力をモード切替回路に伝達する伝達制御手
段を設ける。また、特開平４−２８９４７６号公報に記
載の高電圧検出回路（以下、Ｂ方式）では、通常モード
からテストモードへの切り替えを高電圧印加により行っ
ている。すなわち、テストモードに切り替える特別モー
ドを起動するために、通常の高電圧電源電位よりも高い
特別モード用電圧を検出する高電圧検出回路を設け、こ
の回路内の検出電圧比較手段により通常電源電圧検出手
段と特別モード電圧検出手段の出力を比較することによ
りモードを切り替えている。
の切替回路としては、例えば、特開平９−４４４６７号
公報に記載のマイクロコンピュータ（以下、Ａ方式）が
ある。これは、不揮発性メモリを内蔵するマイクロコン
ピュータにおいて、実動作とテストモードの切り替え
を、モード切替兼不揮発性メモリ用高電圧電源端子によ
り行うものである。しかし、兼用端子を設けるだけなら
ば、データ書き込み用（消去用）の高電圧がモード切替
回路に直接印加され、その回路を構成する素子の破壊等
を招いてしまう。このため、兼用端子とモード切替回路
との間に、入力高電圧を通常の電源電圧レベルの電圧に
レベル変換する電圧調整回路を設ける。さらに、電圧調
整回路とモード切替回路との間に、リセット時のみ電圧
調整回路の出力をモード切替回路に伝達する伝達制御手
段を設ける。また、特開平４−２８９４７６号公報に記
載の高電圧検出回路（以下、Ｂ方式）では、通常モード
からテストモードへの切り替えを高電圧印加により行っ
ている。すなわち、テストモードに切り替える特別モー
ドを起動するために、通常の高電圧電源電位よりも高い
特別モード用電圧を検出する高電圧検出回路を設け、こ
の回路内の検出電圧比較手段により通常電源電圧検出手
段と特別モード電圧検出手段の出力を比較することによ
りモードを切り替えている。
【０００３】
【発明が解決しようとする課題】このように、従来の方
式（Ａ方式、Ｂ方式）では、動作プログラムを内蔵する
機器において、外部Ｉ／Ｆピンを追加することなく、実
動作モードからテストモードへの切り替えを行ってい
た。しかし、ピンのモードを切り替えることにより、内
蔵プログラムを書き替えることや、動作モードを切り替
えることはできなかった。さらに、高電圧検出回路の入
力に１０Ｖを越えるような過大電圧が印加されても、素
子を破壊されないようにすることが必要である。さら
に、内蔵プログラムの書き替え時以外には、他の周辺ロ
ジックとのシリアルＩ／Ｆピンとして機能するようにす
ると、内部バス線数の節約が可能となって、望ましい。
さらに、内蔵プログラムに対して、指定ブロックへの書
き替えモードなど、複数のモード切り替えができるよう
にすれば望ましい。
式（Ａ方式、Ｂ方式）では、動作プログラムを内蔵する
機器において、外部Ｉ／Ｆピンを追加することなく、実
動作モードからテストモードへの切り替えを行ってい
た。しかし、ピンのモードを切り替えることにより、内
蔵プログラムを書き替えることや、動作モードを切り替
えることはできなかった。さらに、高電圧検出回路の入
力に１０Ｖを越えるような過大電圧が印加されても、素
子を破壊されないようにすることが必要である。さら
に、内蔵プログラムの書き替え時以外には、他の周辺ロ
ジックとのシリアルＩ／Ｆピンとして機能するようにす
ると、内部バス線数の節約が可能となって、望ましい。
さらに、内蔵プログラムに対して、指定ブロックへの書
き替えモードなど、複数のモード切り替えができるよう
にすれば望ましい。
【０００４】そこで、本発明の第１の目的は、このよう
な従来の問題を解決し、外部Ｉ／Ｆピンを追加すること
なく、書き込み回路を書き込みモードに変更することが
できるモード切替回路を提供することにある。また、本
発明の第２の目的は、高電源検出回路の入力に１０Ｖを
越えるような過大な電圧が印加された場合にも、素子が
破壊されないようなモード切替回路を提供することにあ
る。また、本発明の第３の目的は、内蔵プログラムの書
き替え時以外には、他の周辺ロジックとのシリアルＩ／
ＦピンあるいはデータＩ／Ｆピンとして機能するように
して、内部バス線数の節約を図ることができるモード切
替回路を提供することにある。さらに、本発明の第４の
目的は、内蔵プログラムに対して、指定ブロックへの書
き替えモードなど、複数のモード切り替えができるよう
なモード切替回路を提供することにある。
な従来の問題を解決し、外部Ｉ／Ｆピンを追加すること
なく、書き込み回路を書き込みモードに変更することが
できるモード切替回路を提供することにある。また、本
発明の第２の目的は、高電源検出回路の入力に１０Ｖを
越えるような過大な電圧が印加された場合にも、素子が
破壊されないようなモード切替回路を提供することにあ
る。また、本発明の第３の目的は、内蔵プログラムの書
き替え時以外には、他の周辺ロジックとのシリアルＩ／
ＦピンあるいはデータＩ／Ｆピンとして機能するように
して、内部バス線数の節約を図ることができるモード切
替回路を提供することにある。さらに、本発明の第４の
目的は、内蔵プログラムに対して、指定ブロックへの書
き替えモードなど、複数のモード切り替えができるよう
なモード切替回路を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明のモード切替回路は、外部Ｉ／Ｆピンに高
電圧検出回路を付加して、特定の外部Ｉ／Ｆピンに高電
圧（例えば、１０Ｖ）を与えることにより、外部Ｉ／Ｆ
ピンを増加せずに書き込み回路を書き込みモードへ変化
させる。 また、外部Ｉ／Ｆピン入力部に過大電圧入力が加えら
れた場合にオンするようなツェナーダイオードを付加す
ることにより、過大電圧入力時の内部素子の破壊を防止
する。 また、高電圧検出回路の出力の後にマルチプレクサ回
路を付加し、内蔵プログラムの書き替えを行いたい場合
には、ある特定のピンに高電圧を与えることにより、マ
ルチプレクサ回路を切り替えてシリアルＩ／Ｆの信号の
流れを変える。 また、高電圧検出回路の出力の後に複数のマルチプレ
クサ回路を付加し、内蔵プログラムの書き替えを行いた
い場合には、ある特定のピンに高電圧を与えることによ
り、マルチプレクサ回路を切り替えて内部バスＩ／Ｆの
信号の流れを変える。 さらに、複数の外部Ｉ／Ｆピンに対して高電圧検出回
路を付加し、高電圧検出回路の出力をデコード回路によ
りそれぞれ所望のモードに切り替えるようにする。
め、本発明のモード切替回路は、外部Ｉ／Ｆピンに高
電圧検出回路を付加して、特定の外部Ｉ／Ｆピンに高電
圧（例えば、１０Ｖ）を与えることにより、外部Ｉ／Ｆ
ピンを増加せずに書き込み回路を書き込みモードへ変化
させる。 また、外部Ｉ／Ｆピン入力部に過大電圧入力が加えら
れた場合にオンするようなツェナーダイオードを付加す
ることにより、過大電圧入力時の内部素子の破壊を防止
する。 また、高電圧検出回路の出力の後にマルチプレクサ回
路を付加し、内蔵プログラムの書き替えを行いたい場合
には、ある特定のピンに高電圧を与えることにより、マ
ルチプレクサ回路を切り替えてシリアルＩ／Ｆの信号の
流れを変える。 また、高電圧検出回路の出力の後に複数のマルチプレ
クサ回路を付加し、内蔵プログラムの書き替えを行いた
い場合には、ある特定のピンに高電圧を与えることによ
り、マルチプレクサ回路を切り替えて内部バスＩ／Ｆの
信号の流れを変える。 さらに、複数の外部Ｉ／Ｆピンに対して高電圧検出回
路を付加し、高電圧検出回路の出力をデコード回路によ
りそれぞれ所望のモードに切り替えるようにする。
【０００６】
【発明の実施の形態】以下、本発明の実施例を、図面に
より詳細に説明する。 （第１の実施例）図１は、本発明の第１の実施例（請求
項１に対応）を示す書き込み回路のモード変更手段のブ
ロック図である。特定の外部Ｉ／Ｆピン４の入力段５の
前の信号ラインに高電圧検出回路（以下、ＨＶＤ）７を
付加する。ＨＤＶ７の付加された特定のＩ／Ｆピン４に
対して高電圧（例えば、１０Ｖ）が印加することによ
り、ＨＤＶ７はＨＶＤ動作出力信号８をマイコン２に出
力する。マイコン２は、ＨＤＶ動作出力信号８を検知す
ると、書き込みモードへの移行などの動作モードを変更
する。これにより、別のモード移行のための設定ピンを
設ける必要がなく、Ｉ／Ｆピン４がＨＤＶ動作用印加電
圧検知ピンとして兼用することができる。なお、９はシ
リアルＩ／Ｆピン、１０は内蔵プログラムを書き替える
ためのデータバスである。本実施例によれば、外部Ｉ／
Ｆピンを増加せずに、書き込み回路を書き込みモードに
変更することができる。
より詳細に説明する。 （第１の実施例）図１は、本発明の第１の実施例（請求
項１に対応）を示す書き込み回路のモード変更手段のブ
ロック図である。特定の外部Ｉ／Ｆピン４の入力段５の
前の信号ラインに高電圧検出回路（以下、ＨＶＤ）７を
付加する。ＨＤＶ７の付加された特定のＩ／Ｆピン４に
対して高電圧（例えば、１０Ｖ）が印加することによ
り、ＨＤＶ７はＨＶＤ動作出力信号８をマイコン２に出
力する。マイコン２は、ＨＤＶ動作出力信号８を検知す
ると、書き込みモードへの移行などの動作モードを変更
する。これにより、別のモード移行のための設定ピンを
設ける必要がなく、Ｉ／Ｆピン４がＨＤＶ動作用印加電
圧検知ピンとして兼用することができる。なお、９はシ
リアルＩ／Ｆピン、１０は内蔵プログラムを書き替える
ためのデータバスである。本実施例によれば、外部Ｉ／
Ｆピンを増加せずに、書き込み回路を書き込みモードに
変更することができる。
【０００７】（第２の実施例）図２は、本発明の第２の
実施例（請求項２に対応）を示すＨＤＶの回路構成図お
よびピン出力電圧のテーブル図である。図２（ａ）にお
いて、一般ロジックの動作電源電圧は３．３Ｖであり、
特定Ｉ／Ｆピン４に印加する高電圧は１０Ｖである。特
定Ｉ／Ｆピン４に高電圧１０Ｖを印加した時に、図２
（ｂ）に示すように、ＨＤＶ７の出力Ｂ（８）はＬｏｇ
ｉｃ Ｈレベルを出力する。また、特定Ｉ／Ｆピン４の
状態がＯｐｅｎまたは０ＶまたはＬｏｇｉｃ Ｈレベル
（３．３Ｖ）の場合、出力Ｂ（８）はＬｏｇｉｃＬレベ
ルを出力する。特定Ｉ／Ｆピン４に高電圧１０Ｖを印加
した場合には、抵抗Ｒ（２）１３およびＲ（３）１４の
抵抗分圧比で、出力（Ｂ）８からＬｏｇｉｃ Ｈレベル
の信号が出力される。なお、ダイオード（Ｄｉ）１２
は、高電圧がロジック入力に印加されないようにする保
護用ダイオードである。また、ツェナダイオード（ＺＤ
ｉ）１５は、特定Ｉ／Ｆピン４に１０Ｖを超える電圧が
印加された場合、出力（Ｂ）８の電圧レベルが異常な電
圧を出力することを防止するための回路保護用ツェナー
ダイオードである（例えば、１２Ｖ耐圧のＺＤｉを使
用）。このように、本実施例では、外部Ｉ／Ｆピン４に
過大電圧が入力された場合に、ツェナーダイオード（Ｚ
Ｄｉ）１５がオンすることにより、過大電圧入力時の内
部素子の破壊を防止することができる。
実施例（請求項２に対応）を示すＨＤＶの回路構成図お
よびピン出力電圧のテーブル図である。図２（ａ）にお
いて、一般ロジックの動作電源電圧は３．３Ｖであり、
特定Ｉ／Ｆピン４に印加する高電圧は１０Ｖである。特
定Ｉ／Ｆピン４に高電圧１０Ｖを印加した時に、図２
（ｂ）に示すように、ＨＤＶ７の出力Ｂ（８）はＬｏｇ
ｉｃ Ｈレベルを出力する。また、特定Ｉ／Ｆピン４の
状態がＯｐｅｎまたは０ＶまたはＬｏｇｉｃ Ｈレベル
（３．３Ｖ）の場合、出力Ｂ（８）はＬｏｇｉｃＬレベ
ルを出力する。特定Ｉ／Ｆピン４に高電圧１０Ｖを印加
した場合には、抵抗Ｒ（２）１３およびＲ（３）１４の
抵抗分圧比で、出力（Ｂ）８からＬｏｇｉｃ Ｈレベル
の信号が出力される。なお、ダイオード（Ｄｉ）１２
は、高電圧がロジック入力に印加されないようにする保
護用ダイオードである。また、ツェナダイオード（ＺＤ
ｉ）１５は、特定Ｉ／Ｆピン４に１０Ｖを超える電圧が
印加された場合、出力（Ｂ）８の電圧レベルが異常な電
圧を出力することを防止するための回路保護用ツェナー
ダイオードである（例えば、１２Ｖ耐圧のＺＤｉを使
用）。このように、本実施例では、外部Ｉ／Ｆピン４に
過大電圧が入力された場合に、ツェナーダイオード（Ｚ
Ｄｉ）１５がオンすることにより、過大電圧入力時の内
部素子の破壊を防止することができる。
【０００８】（第３の実施例）図３は、本発明の第３の
実施例（請求項３に対応）を示すＨＤＶによるシリアル
インターフェース信号方向の切り替え回路図である。本
実施例では、ＨＤＶ回路７の出力の後にマルチプレクサ
回路（ＭＵＸ）１７を付加し、内蔵プログラムの書き替
えを行いたいときには、ある特定のピン４に高電圧を加
えることで、シリアルＩ／Ｆ信号の流れを変える。すな
わち、シリアルＩ／Ｆピン１６を使用して内蔵プログラ
ムを書き替える回路において、ＨＤＶ７の出力先にマル
チプレクサ（ＭＵＸ）１７を付加することで、通常は機
器内部のマイコン（１）２とマイコン（２）２０間のシ
リアル通信１８の通路として動作させ、内蔵プログラム
の書き替えを行いたい時には、特定Ｉ／Ｆピン４に高電
圧を与えることで、シリアルＩ／Ｆの信号の流れを変え
られるようにする。つまり、内蔵プログラムの書き替え
を行う時には、ピン１６とマイコン（１）２との間でシ
リアル通信１９の通路に切り替える。この通路のデータ
により内蔵プログラムの書き替えを行う。これにより、
内蔵プログラムの書き替えのためのシリアルＩ／Ｆを兼
用できるので、シリアルＩ／Ｆのリソースを節約でき
る。
実施例（請求項３に対応）を示すＨＤＶによるシリアル
インターフェース信号方向の切り替え回路図である。本
実施例では、ＨＤＶ回路７の出力の後にマルチプレクサ
回路（ＭＵＸ）１７を付加し、内蔵プログラムの書き替
えを行いたいときには、ある特定のピン４に高電圧を加
えることで、シリアルＩ／Ｆ信号の流れを変える。すな
わち、シリアルＩ／Ｆピン１６を使用して内蔵プログラ
ムを書き替える回路において、ＨＤＶ７の出力先にマル
チプレクサ（ＭＵＸ）１７を付加することで、通常は機
器内部のマイコン（１）２とマイコン（２）２０間のシ
リアル通信１８の通路として動作させ、内蔵プログラム
の書き替えを行いたい時には、特定Ｉ／Ｆピン４に高電
圧を与えることで、シリアルＩ／Ｆの信号の流れを変え
られるようにする。つまり、内蔵プログラムの書き替え
を行う時には、ピン１６とマイコン（１）２との間でシ
リアル通信１９の通路に切り替える。この通路のデータ
により内蔵プログラムの書き替えを行う。これにより、
内蔵プログラムの書き替えのためのシリアルＩ／Ｆを兼
用できるので、シリアルＩ／Ｆのリソースを節約でき
る。
【０００９】（第４の実施例）図４は、本発明の第４の
実施例（請求項４に対応）を示すＨＤＶによるパラレル
インターフェース信号方向の切り替え回路図である。本
実施例では、ＨＤＶ７の出力の後に、複数のマルチプレ
クサ回路（ＭＵＸ）２２を付加し、内蔵プログラムの書
き替えを行いたい時には、ある特定のピン４に高電圧を
与えることにより、内部バスＩ／Ｆ２３の流れを変え
る。すなわち、外部パラレルＩ／Ｆピン２１を使用して
内蔵プログラムを書き替える回路において、内蔵プログ
ラムの書き替え時以外はマイコン（１）２とマイコン
（２）２０のＩ／Ｆ信号の通路２３として機能し、特定
Ｉ／Ｆピン４に高電圧を印加した場合、多段ＭＵＸ２２
を介して内蔵プログラムを書き替えるためのＩ．Ｆピン
２１として外部に出力される通路２４として機能する。
これにより、内蔵プログラムの書き替えのためのパラレ
ルＩ／Ｆを特別に設ける必要がなくなる。つまり、内部
バスの信号線数を増加せずに、内蔵プログラムの書き替
えを行うことができる。
実施例（請求項４に対応）を示すＨＤＶによるパラレル
インターフェース信号方向の切り替え回路図である。本
実施例では、ＨＤＶ７の出力の後に、複数のマルチプレ
クサ回路（ＭＵＸ）２２を付加し、内蔵プログラムの書
き替えを行いたい時には、ある特定のピン４に高電圧を
与えることにより、内部バスＩ／Ｆ２３の流れを変え
る。すなわち、外部パラレルＩ／Ｆピン２１を使用して
内蔵プログラムを書き替える回路において、内蔵プログ
ラムの書き替え時以外はマイコン（１）２とマイコン
（２）２０のＩ／Ｆ信号の通路２３として機能し、特定
Ｉ／Ｆピン４に高電圧を印加した場合、多段ＭＵＸ２２
を介して内蔵プログラムを書き替えるためのＩ．Ｆピン
２１として外部に出力される通路２４として機能する。
これにより、内蔵プログラムの書き替えのためのパラレ
ルＩ／Ｆを特別に設ける必要がなくなる。つまり、内部
バスの信号線数を増加せずに、内蔵プログラムの書き替
えを行うことができる。
【００１０】（第５の実施例）図５は、本発明の第５の
実施例（請求項５に対応）を示すＨＤＶ複数段構成によ
るモード切替回路図である。本実施例では、図５に示す
ように、複数の外部Ｉ／Ｆピン４，２８に対してＨＤＶ
回路７，２７を付加し、ＨＤＶの出力をデコード回路２
９によりそれぞれ所望のモードに切り替えるようにす
る。すなわち、内蔵プログラムに対して、指定ブロック
への書き替えモードなど、複数のモード切り替えができ
るようにするため、複数の外部Ｉ／Ｆピン４，２８に対
してＨＤＶ回路７，２７を付加し、ＨＤＶ出力をデコー
ド回路（２ｔｏ４Ｄｅｃｏｒｄ）２９においてデコード
し、所望のモードに切り替えるようにする。これによ
り、外部Ｉ／Ｆピンを増やすことなく、複数のモード切
り替えができるようになる。
実施例（請求項５に対応）を示すＨＤＶ複数段構成によ
るモード切替回路図である。本実施例では、図５に示す
ように、複数の外部Ｉ／Ｆピン４，２８に対してＨＤＶ
回路７，２７を付加し、ＨＤＶの出力をデコード回路２
９によりそれぞれ所望のモードに切り替えるようにす
る。すなわち、内蔵プログラムに対して、指定ブロック
への書き替えモードなど、複数のモード切り替えができ
るようにするため、複数の外部Ｉ／Ｆピン４，２８に対
してＨＤＶ回路７，２７を付加し、ＨＤＶ出力をデコー
ド回路（２ｔｏ４Ｄｅｃｏｒｄ）２９においてデコード
し、所望のモードに切り替えるようにする。これによ
り、外部Ｉ／Ｆピンを増やすことなく、複数のモード切
り替えができるようになる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
外部ピンを増加することなく、書き込み回路を書き込み
モードに移行することができる（請求項１）。また、ツ
ェナーダイオードを付加することで、ＨＤＶロジックを
有する外部Ｉ／Ｆピンに過大な電圧が印加されたときで
も、内部素子が破壊されることがない（請求項２）。ま
た、ＨＤＶ回路の出力の後にマルチプレクサ回路を設け
ることで、シリアルＩ／Ｆのリソースを節約することが
できる（請求項３）。同じく、ＨＤＶ回路の出力の後に
複数のマルチプレクサ回路を設けることで、パラレルＩ
／Ｆのリソースを増加することなく、内蔵プログラムの
書き替えを行うことができる（請求項４）。さらに、複
数の外部Ｉ／Ｆピンに対してＨＶＤ回路を付加し、それ
らの出力をデコード回路により所望のモードに切り替え
ることで、外部Ｉ／Ｆピンを増やすことなく、複数のモ
ード切り替えが可能になる（請求項５）。
外部ピンを増加することなく、書き込み回路を書き込み
モードに移行することができる（請求項１）。また、ツ
ェナーダイオードを付加することで、ＨＤＶロジックを
有する外部Ｉ／Ｆピンに過大な電圧が印加されたときで
も、内部素子が破壊されることがない（請求項２）。ま
た、ＨＤＶ回路の出力の後にマルチプレクサ回路を設け
ることで、シリアルＩ／Ｆのリソースを節約することが
できる（請求項３）。同じく、ＨＤＶ回路の出力の後に
複数のマルチプレクサ回路を設けることで、パラレルＩ
／Ｆのリソースを増加することなく、内蔵プログラムの
書き替えを行うことができる（請求項４）。さらに、複
数の外部Ｉ／Ｆピンに対してＨＶＤ回路を付加し、それ
らの出力をデコード回路により所望のモードに切り替え
ることで、外部Ｉ／Ｆピンを増やすことなく、複数のモ
ード切り替えが可能になる（請求項５）。
【図１】本発明の第１の実施例（請求項１）を示す書き
込み回路のモード変更手段の構成図である。
込み回路のモード変更手段の構成図である。
【図２】本発明の第２の実施例（請求項２）を示すＨＤ
Ｖ回路図および入出力電圧テーブル図である。
Ｖ回路図および入出力電圧テーブル図である。
【図３】本発明の第３の実施例（請求項３）を示すＨＤ
ＶによるシリアルＩ／Ｆ信号方向切り替え機能の図であ
る。
ＶによるシリアルＩ／Ｆ信号方向切り替え機能の図であ
る。
【図４】本発明の第４の実施例（請求項４）を示すＨＤ
ＶによるパラレルＩ／Ｆ信号方向の切り替え機能の図で
ある。
ＶによるパラレルＩ／Ｆ信号方向の切り替え機能の図で
ある。
【図５】本発明の第５の実施例（請求項５）を示すＨＤ
Ｖ複数段構成によるモード切替によるによる表構造に基
づいて検索した結果のデータ構造を説明する図である。
Ｖ複数段構成によるモード切替によるによる表構造に基
づいて検索した結果のデータ構造を説明する図である。
１…書き込み回路、２…マイコン（１）、４…Ｉ／Ｆピ
ン、３…高電圧、５…入力段、６…入力線、７…ＨＤＶ
（高電圧検出回路）、８…ＨＤＶ出力、９…シリアルＩ
／Ｆピン、１０…内蔵プログラム書き替え用データバ
ス、１１，１３，１４…抵抗、１２…ダイオード、１５
…ツェナダイオード、１６…外部シリアルＩ／Ｆピン、
１７…マルチプレクサ、１８…シリアル通信の通路、１
９…シリアルＩ／Ｆ信号の通路、２０…マイコン
（２）、２１…外部パラレルＩ／Ｆピン、２２…多段マ
ルチプレクサ、２３…Ｉ／Ｆ信号の通路、２４…パラレ
ルＩ／Ｆ信号の通路、２８…外部Ｉ／Ｆピン、２７…Ｈ
ＤＶ、２５…入力段、２６…入力線、２９…デコード回
路。
ン、３…高電圧、５…入力段、６…入力線、７…ＨＤＶ
（高電圧検出回路）、８…ＨＤＶ出力、９…シリアルＩ
／Ｆピン、１０…内蔵プログラム書き替え用データバ
ス、１１，１３，１４…抵抗、１２…ダイオード、１５
…ツェナダイオード、１６…外部シリアルＩ／Ｆピン、
１７…マルチプレクサ、１８…シリアル通信の通路、１
９…シリアルＩ／Ｆ信号の通路、２０…マイコン
（２）、２１…外部パラレルＩ／Ｆピン、２２…多段マ
ルチプレクサ、２３…Ｉ／Ｆ信号の通路、２４…パラレ
ルＩ／Ｆ信号の通路、２８…外部Ｉ／Ｆピン、２７…Ｈ
ＤＶ、２５…入力段、２６…入力線、２９…デコード回
路。
Claims (5)
- 【請求項１】 動作プログラムを内蔵する電子機器にお
いて、 前記動作プログラムを実行するマイクロコンピュータ
と、 高電圧を印加するための前記電子機器の外部端子と、 前記外部端子と前記マイクロコンピュータとの間に接続
され、前記高電圧を検出することにより、内蔵プログラ
ムの書き込みモードに移行する高電圧検出回路とを具備
したことを特徴とするモード切替回路。 - 【請求項２】 請求項１に記載のモード切替回路におい
て、 前記高電圧検出回路内の高電圧を印加するための外部端
子に、ツェナダイオードを接続したことを特徴とするモ
ード切替回路。 - 【請求項３】 請求項１に記載のモード切替回路におい
て、 前記高電圧検出回路の出力の後に接続され、通常時と内
蔵プログラムの書き替え時とで切り替え可能なマルチプ
レクサ回路と、 前記マルチプレクサ回路を介して通常はデータＩ／Ｆピ
ンとして動作し、内蔵プログラムの書き替え時には内蔵
プログラム書き替え用ピンとして動作する外部端子とを
具備したことを特徴とするモード切替回路。 - 【請求項４】 請求項１に記載のモード切替回路におい
て、 前記高電圧検出回路の出力の後に接続され、通常時と内
蔵プログラムの書き替え時とで切り替え可能な多段マル
チプレクサ回路と、 前記マルチプレクサ回路を介して通常は複数の外部ピン
として動作し、内蔵プログラムの書き替え時には内蔵プ
ログラム書き替え用のパラレル外部ピンとして動作する
外部端子とを具備したことを特徴とするモード切替回
路。 - 【請求項５】 請求項１に記載のモード切替回路におい
て、 前記高電圧検出回路と対応する外部端子とを複数対設
け、前記高電圧検出回路の各出力をデコード回路により
所望のモードに切り替えるための信号に変換することを
特徴とするモード切替回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294809A JP3888571B2 (ja) | 2000-09-27 | 2000-09-27 | モード切替回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000294809A JP3888571B2 (ja) | 2000-09-27 | 2000-09-27 | モード切替回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002108842A true JP2002108842A (ja) | 2002-04-12 |
| JP3888571B2 JP3888571B2 (ja) | 2007-03-07 |
Family
ID=18777336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000294809A Expired - Fee Related JP3888571B2 (ja) | 2000-09-27 | 2000-09-27 | モード切替回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3888571B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006170898A (ja) * | 2004-12-17 | 2006-06-29 | Ricoh Co Ltd | 半導体装置のテスト回路 |
| JP2008140113A (ja) * | 2006-12-01 | 2008-06-19 | Seiko Instruments Inc | ボルテージレギュレータ |
-
2000
- 2000-09-27 JP JP2000294809A patent/JP3888571B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006170898A (ja) * | 2004-12-17 | 2006-06-29 | Ricoh Co Ltd | 半導体装置のテスト回路 |
| JP2008140113A (ja) * | 2006-12-01 | 2008-06-19 | Seiko Instruments Inc | ボルテージレギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3888571B2 (ja) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0212997B1 (en) | Semiconductor integrated circuit adapted to carry out a test operation | |
| JP3930053B2 (ja) | 動作プログラム可能論理装置における部分的プログラミング回路 | |
| KR100299149B1 (ko) | I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법 | |
| KR0153849B1 (ko) | 반도체 집적회로 | |
| US7355878B1 (en) | Programmable logic devices optionally convertible to one time programmable devices | |
| JPH03176681A (ja) | Ｉｃデバイス | |
| US7764108B2 (en) | Electrical fuse circuit | |
| JP2002108842A (ja) | モード切替回路 | |
| US6731137B1 (en) | Programmable, staged, bus hold and weak pull-up for bi-directional I/O | |
| KR20070031616A (ko) | 전기적 퓨즈 보호 장치 및 이를 포함한 반도체 장치 | |
| US6570515B2 (en) | Decoder for reducing test time for detecting defective switches in a digital-to-analog converter | |
| US6292409B1 (en) | System for programmable chip initialization | |
| KR0139306B1 (ko) | 원-타임 피롬 마이크로 컴퓨터 | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| KR100192583B1 (ko) | 출력버퍼회로 | |
| US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit | |
| JPH07325780A (ja) | マイコンの入出力回路 | |
| JP3106993B2 (ja) | スイッチ回路 | |
| JPS60128717A (ja) | 集積回路装置 | |
| KR960002332B1 (ko) | 이브이에이칩의 포트제어회로 | |
| JP2000022520A (ja) | 半導体集積回路およびその使用方法 | |
| JPS6095370A (ja) | 集積回路装置 | |
| JPS6037922B2 (ja) | 入出力回路 | |
| JPH10123213A (ja) | 半導体集積回路 | |
| JP2000165230A (ja) | プログラマブル論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |