JPH07244609A - Ｒｏｍ切替回路及びｒｏｍ切替方法 - Google Patents
Ｒｏｍ切替回路及びｒｏｍ切替方法Info
- Publication number
- JPH07244609A JPH07244609A JP6035865A JP3586594A JPH07244609A JP H07244609 A JPH07244609 A JP H07244609A JP 6035865 A JP6035865 A JP 6035865A JP 3586594 A JP3586594 A JP 3586594A JP H07244609 A JPH07244609 A JP H07244609A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- signal
- external
- circuit
- inactive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
(57)【要約】
【目的】 外付けＲＯＭが接続されたかどうかを自動的
に検出し、ユーザの切替えの手間を削減したＲＯＭ切替
回路およびＲＯＭ切替方法を提供する。 【構成】 リセット信号ＲＥＳＥＴに応答してＲＯＭイ
ンヒビット信号ＲＯＭ−ＩＮＨＢをアクティブにして内
部ＲＯＭ７を無効にするコントローラ２と、内部ＲＯＭ
７が無効となった時ＲＯＭアドレスをアドレスバスに供
給するアドレスバッファ３と、リセット信号ＲＥＳＥＴ
に応答してＲＯＭリード信号ＭＲＤをアクティブにして
コントロールバスに供給するオアゲート５と、５Ｖに付
勢されたデータバスと、データバス上に外付けＲＯＭデ
ータがある時にはＮＯＮ−ＲＯＭ信号をインアクティブ
に、ない時にはアクティブにして出力するコンパレータ
５を備えている。コントローラ２はまた、ＮＯＮ−ＲＯ
Ｍ信号に応答し、アクティブ時には信号ＲＯＭ−ＩＮＨ
Ｂをインアクティブに、インアクティブ時には不変更と
する。
に検出し、ユーザの切替えの手間を削減したＲＯＭ切替
回路およびＲＯＭ切替方法を提供する。 【構成】 リセット信号ＲＥＳＥＴに応答してＲＯＭイ
ンヒビット信号ＲＯＭ−ＩＮＨＢをアクティブにして内
部ＲＯＭ７を無効にするコントローラ２と、内部ＲＯＭ
７が無効となった時ＲＯＭアドレスをアドレスバスに供
給するアドレスバッファ３と、リセット信号ＲＥＳＥＴ
に応答してＲＯＭリード信号ＭＲＤをアクティブにして
コントロールバスに供給するオアゲート５と、５Ｖに付
勢されたデータバスと、データバス上に外付けＲＯＭデ
ータがある時にはＮＯＮ−ＲＯＭ信号をインアクティブ
に、ない時にはアクティブにして出力するコンパレータ
５を備えている。コントローラ２はまた、ＮＯＮ−ＲＯ
Ｍ信号に応答し、アクティブ時には信号ＲＯＭ−ＩＮＨ
Ｂをインアクティブに、インアクティブ時には不変更と
する。
Description
【０００１】
【産業上の利用分野】本発明はパーソナルコンピュータ
等に使用されるＲＯＭ切替回路およびその切替方法に関
する。
等に使用されるＲＯＭ切替回路およびその切替方法に関
する。
【０００２】
【従来の技術】通常、パーソナルコンピュータには内部
ＲＯＭが内蔵されており、メモリ容量を拡大するために
この内部ＲＯＭに代わって外付けのＲＯＭを使用するこ
とがしばしば行われる。このように内部ＲＯＭの代わり
に外付けＲＯＭを接続し、外付けＲＯＭに内蔵されてい
るプログラムやデータを使用する場合には、内部ＲＯＭ
とアドレスデコーダとを接続するショートプラグを開放
し、内部ＲＯＭを無効にする必要がある。そして外付け
ＲＯＭへのアドレス供給は、別途、外付けの外部アドレ
スデコーダが供給するようにする。
ＲＯＭが内蔵されており、メモリ容量を拡大するために
この内部ＲＯＭに代わって外付けのＲＯＭを使用するこ
とがしばしば行われる。このように内部ＲＯＭの代わり
に外付けＲＯＭを接続し、外付けＲＯＭに内蔵されてい
るプログラムやデータを使用する場合には、内部ＲＯＭ
とアドレスデコーダとを接続するショートプラグを開放
し、内部ＲＯＭを無効にする必要がある。そして外付け
ＲＯＭへのアドレス供給は、別途、外付けの外部アドレ
スデコーダが供給するようにする。
【０００３】
【発明が解決しようとする課題】しかし、このような従
来のＲＯＭ切替回路およびＲＯＭ切替方法を採用する
と、外付けＲＯＭの有無によりショートプラグの設定を
ユーザが変える必要が発生し、手間が掛かる上に設定を
間違える可能性もあった。また、ノートパソコンの様な
小型パソコンにおいてはショートプラグをユーザの設定
しやすい所に置くように設計することは実装上の大きな
制約となるという問題点があった。
来のＲＯＭ切替回路およびＲＯＭ切替方法を採用する
と、外付けＲＯＭの有無によりショートプラグの設定を
ユーザが変える必要が発生し、手間が掛かる上に設定を
間違える可能性もあった。また、ノートパソコンの様な
小型パソコンにおいてはショートプラグをユーザの設定
しやすい所に置くように設計することは実装上の大きな
制約となるという問題点があった。
【０００４】本発明は上述した問題点を解消するために
なされたもので、外付けＲＯＭが接続されたかどうかを
自動的に検出し、接続されていれば自動的に内部ＲＯＭ
を無効にし、接続されていなければ内部ＲＯＭを有効と
して使用するようにして、ユーザの切替えの手間を削減
したＲＯＭ切替回路およびＲＯＭ切替方法を提供しよう
とするものである。
なされたもので、外付けＲＯＭが接続されたかどうかを
自動的に検出し、接続されていれば自動的に内部ＲＯＭ
を無効にし、接続されていなければ内部ＲＯＭを有効と
して使用するようにして、ユーザの切替えの手間を削減
したＲＯＭ切替回路およびＲＯＭ切替方法を提供しよう
とするものである。
【０００５】
【課題を解決するための手段】本発明は、外付けＲＯＭ
の接続の有無を検出し、前記外付けＲＯＭが接続されて
いる時には前記外付けＲＯＭを有効として内部ＲＯＭと
切替えて使用するようにしたＲＯＭ切替回路において、
リセット信号に応答してＲＯＭインヒビット信号をアク
ティブにし、前記内部ＲＯＭを無効にする第１の回路
と、前記内部ＲＯＭが無効となった時ＲＯＭアドレスを
アドレスバスに供給する第２の回路と、前記リセット信
号に応答してＲＯＭリード信号をアクティブにしてコン
トロールバスに供給する第３の回路と、前記ＲＯＭリー
ド信号に応答し、前記外付けＲＯＭが接続されている時
には外付けＲＯＭデータをデータバスに出力し、接続さ
れていない時には前記データバスの電位を所定の電位レ
ベルに固定する第４の回路と、前記データバス上に外付
けＲＯＭデータが存在する時にはＮＯＮ−ＲＯＭ信号を
インアクティブに、存在しない時にはアクティブにして
出力する第５の回路と、前記ＮＯＮ−ＲＯＭ信号に応答
し、アクティブ時には前記ＲＯＭインヒビット信号をイ
ンアクティブに変更し、インアクティブ時には不変更と
する第６の回路とを設けたものである。
の接続の有無を検出し、前記外付けＲＯＭが接続されて
いる時には前記外付けＲＯＭを有効として内部ＲＯＭと
切替えて使用するようにしたＲＯＭ切替回路において、
リセット信号に応答してＲＯＭインヒビット信号をアク
ティブにし、前記内部ＲＯＭを無効にする第１の回路
と、前記内部ＲＯＭが無効となった時ＲＯＭアドレスを
アドレスバスに供給する第２の回路と、前記リセット信
号に応答してＲＯＭリード信号をアクティブにしてコン
トロールバスに供給する第３の回路と、前記ＲＯＭリー
ド信号に応答し、前記外付けＲＯＭが接続されている時
には外付けＲＯＭデータをデータバスに出力し、接続さ
れていない時には前記データバスの電位を所定の電位レ
ベルに固定する第４の回路と、前記データバス上に外付
けＲＯＭデータが存在する時にはＮＯＮ−ＲＯＭ信号を
インアクティブに、存在しない時にはアクティブにして
出力する第５の回路と、前記ＮＯＮ−ＲＯＭ信号に応答
し、アクティブ時には前記ＲＯＭインヒビット信号をイ
ンアクティブに変更し、インアクティブ時には不変更と
する第６の回路とを設けたものである。
【０００６】また本発明は、外付けＲＯＭの接続の有無
を検出し、前記外付けＲＯＭが接続されている時には前
記外付けＲＯＭを有効として内部ＲＯＭと切替えて使用
するようにしたＲＯＭ切替方法において、リセット信号
に応答してＲＯＭインヒビット信号をアクティブにし、
前記内部ＲＯＭを無効にする第１のステップと、前記内
部ＲＯＭが無効となった時ＲＯＭアドレスをアドレスバ
スに供給する第２のステップと、前記リセット信号に応
答してＲＯＭリード信号をアクティブにしてコントロー
ルバスに供給する第３のステップと、前記ＲＯＭリード
信号に応答し、前記外付けＲＯＭが接続されている時に
は外付けＲＯＭデータをデータバスに出力し、接続され
ていない時には前記データバスの電位を所定の電位レベ
ルに固定する第４のステップと、前記データバス上に外
付けＲＯＭデータが存在する時にはＮＯＮ−ＲＯＭ信号
をインアクティブに、存在しない時にはアクティブにし
て出力する第５のステップと、前記ＮＯＮ−ＲＯＭ信号
に応答し、アクティブ時には前記ＲＯＭインヒビット信
号をインアクティブに変更し、インアクティブ時には不
変更とする第６のステップとを設けたものである。
を検出し、前記外付けＲＯＭが接続されている時には前
記外付けＲＯＭを有効として内部ＲＯＭと切替えて使用
するようにしたＲＯＭ切替方法において、リセット信号
に応答してＲＯＭインヒビット信号をアクティブにし、
前記内部ＲＯＭを無効にする第１のステップと、前記内
部ＲＯＭが無効となった時ＲＯＭアドレスをアドレスバ
スに供給する第２のステップと、前記リセット信号に応
答してＲＯＭリード信号をアクティブにしてコントロー
ルバスに供給する第３のステップと、前記ＲＯＭリード
信号に応答し、前記外付けＲＯＭが接続されている時に
は外付けＲＯＭデータをデータバスに出力し、接続され
ていない時には前記データバスの電位を所定の電位レベ
ルに固定する第４のステップと、前記データバス上に外
付けＲＯＭデータが存在する時にはＮＯＮ−ＲＯＭ信号
をインアクティブに、存在しない時にはアクティブにし
て出力する第５のステップと、前記ＮＯＮ−ＲＯＭ信号
に応答し、アクティブ時には前記ＲＯＭインヒビット信
号をインアクティブに変更し、インアクティブ時には不
変更とする第６のステップとを設けたものである。
【０００７】
【作用】本発明では外付けＲＯＭが接続されたか否かを
検出するために、まず内部ＲＯＭを無効にし、次いでＲ
ＯＭアドレスをアドレスバスに供給する。次いで、ＲＯ
Ｍリード信号をコントロールバスに供給すると、外付け
ＲＯＭが接続されている時には外付けＲＯＭデータがデ
ータバスに出力されるが接続されていない時にはデータ
バス上の電位は所定の電位に固定される。
検出するために、まず内部ＲＯＭを無効にし、次いでＲ
ＯＭアドレスをアドレスバスに供給する。次いで、ＲＯ
Ｍリード信号をコントロールバスに供給すると、外付け
ＲＯＭが接続されている時には外付けＲＯＭデータがデ
ータバスに出力されるが接続されていない時にはデータ
バス上の電位は所定の電位に固定される。
【０００８】従って、データバスの電位を検出すること
により外付けＲＯＭが接続されているか否かが判別でき
る。外付けＲＯＭが接続されている時には内部ＲＯＭは
無効にしたままとし、接続されていない場合には一旦無
効にした内部ＲＯＭを再び有効になるよう切り替えて用
いる。
により外付けＲＯＭが接続されているか否かが判別でき
る。外付けＲＯＭが接続されている時には内部ＲＯＭは
無効にしたままとし、接続されていない場合には一旦無
効にした内部ＲＯＭを再び有効になるよう切り替えて用
いる。
【０００９】
【実施例】図１は本発明の一実施例に係るＲＯＭ切替回
路の構成ブロック図を示したものである。本発明の切替
回路１０は、二つの入力端子Ａ，Ｂを有するコンパレー
タ１と、コントローラ２と、アドレスバッファ３と、ア
ンドゲート４と、オアゲート５とから構成される。
路の構成ブロック図を示したものである。本発明の切替
回路１０は、二つの入力端子Ａ，Ｂを有するコンパレー
タ１と、コントローラ２と、アドレスバッファ３と、ア
ンドゲート４と、オアゲート５とから構成される。
【００１０】コンパレータ１の一方の入力端子Ａはデー
タバスに接続され、他方の入力端子Ｂは抵抗８を介して
所定の電位レベル（ここでは５Ｖ）に接続される。デー
タバスの電位が５Ｖの時には両者の入力電位が同一であ
るためコンパレート１の出力からＮＯＮ−ＲＯＭ−Ｐ信
号がコントローラに出力される。コントローラ２にはリ
セット信号ＲＥＳＥＴ−Ｎとクロック信号ＣＬＫとが入
力されている。また、コントローラ２からはアドレスイ
ネーブル信号ＡＤＲＥＮ−ＮとＲＯＭインヒビット信号
ＲＯＭＩＮＨＢ−Ｐ及びＲＯＭリード信号ＲＯＭＲＤ−
Ｎがそれぞれ出力され、それぞれアドレスバッファ３、
アンドゲート４及びオアゲート５に接続される。
タバスに接続され、他方の入力端子Ｂは抵抗８を介して
所定の電位レベル（ここでは５Ｖ）に接続される。デー
タバスの電位が５Ｖの時には両者の入力電位が同一であ
るためコンパレート１の出力からＮＯＮ−ＲＯＭ−Ｐ信
号がコントローラに出力される。コントローラ２にはリ
セット信号ＲＥＳＥＴ−Ｎとクロック信号ＣＬＫとが入
力されている。また、コントローラ２からはアドレスイ
ネーブル信号ＡＤＲＥＮ−ＮとＲＯＭインヒビット信号
ＲＯＭＩＮＨＢ−Ｐ及びＲＯＭリード信号ＲＯＭＲＤ−
Ｎがそれぞれ出力され、それぞれアドレスバッファ３、
アンドゲート４及びオアゲート５に接続される。
【００１１】アドレスバッファ３の入力端子にはＲＯＭ
アドレスが供給され、コントローラ２からのアドレスイ
ネーブル信号ＡＤＲＥＮ−Ｎがアクティブとなった時、
ＲＯＭアドレスがアドレスバスに出力されるように構成
される。２入力アンドゲート４の他方の入力端子にはＲ
ＯＭチップセレクト信号ＲＯＭＣＳ−Ｎが供給され、２
入力オアゲート５の他方の端子はメモリリード信号ＭＲ
Ｄ−Ｎを供給するためにコントロールバスに接続され
る。
アドレスが供給され、コントローラ２からのアドレスイ
ネーブル信号ＡＤＲＥＮ−Ｎがアクティブとなった時、
ＲＯＭアドレスがアドレスバスに出力されるように構成
される。２入力アンドゲート４の他方の入力端子にはＲ
ＯＭチップセレクト信号ＲＯＭＣＳ−Ｎが供給され、２
入力オアゲート５の他方の端子はメモリリード信号ＭＲ
Ｄ−Ｎを供給するためにコントロールバスに接続され
る。
【００１２】アンドゲート４及びオアゲート５の出力端
子は内部ＲＯＭ７のリードチップセレクト信号ＲＣＳ−
Ｎ及びメモリリード信号ＭＲＤ２−Ｎとして内部ＲＯＭ
７の制御入力端子に接続される。また、データバスは抵
抗６を介して所定の電源電位（ここでは５Ｖ）に接続さ
れている。
子は内部ＲＯＭ７のリードチップセレクト信号ＲＣＳ−
Ｎ及びメモリリード信号ＭＲＤ２−Ｎとして内部ＲＯＭ
７の制御入力端子に接続される。また、データバスは抵
抗６を介して所定の電源電位（ここでは５Ｖ）に接続さ
れている。
【００１３】図２は図１の回路動作を示すタイミングチ
ャートである。図１の図中に示した各信号のタイミング
波形をそれぞれ示している。外付けＲＯＭが接続されて
いるか否かを検出するためには、まずリセット信号ＲＥ
ＳＥＴ−Ｎをアクティブにする。このリセット信号ＲＥ
ＳＥＴ−Ｎがアクティブになったのを検出したクロック
（Ｓ１）の１クロック後（Ｓ２）にコントローラ２はＲ
ＯＭインヒビット信号ＲＯＭＩＮＨＢ−Ｐをアクティブ
にし、内部ＲＯＭ７を無効にする。また、同時にアドレ
スバッファ３からＲＯＭアドレスをアドレスバスに出力
する。
ャートである。図１の図中に示した各信号のタイミング
波形をそれぞれ示している。外付けＲＯＭが接続されて
いるか否かを検出するためには、まずリセット信号ＲＥ
ＳＥＴ−Ｎをアクティブにする。このリセット信号ＲＥ
ＳＥＴ−Ｎがアクティブになったのを検出したクロック
（Ｓ１）の１クロック後（Ｓ２）にコントローラ２はＲ
ＯＭインヒビット信号ＲＯＭＩＮＨＢ−Ｐをアクティブ
にし、内部ＲＯＭ７を無効にする。また、同時にアドレ
スバッファ３からＲＯＭアドレスをアドレスバスに出力
する。
【００１４】更に１クロック後（Ｓ３）にコントローラ
２はＲＯＭリード信号ＲＯＭＲＤ−Ｎをアクティブに
し、オアゲート５によりメモリリード信号ＭＲＤ２−Ｎ
がアクティブになる。ここで外付けＲＯＭが接続される
と、ハイ・レベルに付勢されたデータバスはプルダウン
抵抗（図示せず）に接続されるためロー・レベルとな
る。これにより、外付けＲＯＭデータが図２の中の破線
で示すようにデータバスに出力される。
２はＲＯＭリード信号ＲＯＭＲＤ−Ｎをアクティブに
し、オアゲート５によりメモリリード信号ＭＲＤ２−Ｎ
がアクティブになる。ここで外付けＲＯＭが接続される
と、ハイ・レベルに付勢されたデータバスはプルダウン
抵抗（図示せず）に接続されるためロー・レベルとな
る。これにより、外付けＲＯＭデータが図２の中の破線
で示すようにデータバスに出力される。
【００１５】外付けＲＯＭが接続されていない場合に
は、データバスはプルアップ抵抗６により５Ｖにプルア
ップされているため実線で示すようにハイ・レベルとな
る。なお、図１において、データバスが複数の信号線に
より構成されている場合には、そのうちの１本がコンパ
レータ１に入力され、５Ｖにプルアップされる。
は、データバスはプルアップ抵抗６により５Ｖにプルア
ップされているため実線で示すようにハイ・レベルとな
る。なお、図１において、データバスが複数の信号線に
より構成されている場合には、そのうちの１本がコンパ
レータ１に入力され、５Ｖにプルアップされる。
【００１６】ここでコンパレータ１はデータバス上の電
位をハイ・レベル電位と比較している。データバスがハ
イ・レベルであれば外付けＲＯＭが接続されていないこ
とを示すＮＯＮＲＯＭ−Ｐ信号をアクティブ（ハイ・レ
ベル）にし、外付けＲＯＭが接続されていてデータバス
がハイ・レベルでない場合にはＮＯＮＲＯＭ−Ｐ信号を
インアクティブ（ロー・レベル）にしてコントローラ２
に伝える。
位をハイ・レベル電位と比較している。データバスがハ
イ・レベルであれば外付けＲＯＭが接続されていないこ
とを示すＮＯＮＲＯＭ−Ｐ信号をアクティブ（ハイ・レ
ベル）にし、外付けＲＯＭが接続されていてデータバス
がハイ・レベルでない場合にはＮＯＮＲＯＭ−Ｐ信号を
インアクティブ（ロー・レベル）にしてコントローラ２
に伝える。
【００１７】コントローラ２はクロックＳ６でこのＮＯ
ＮＲＯＭ−Ｐ信号を検出し、その１クロック後（Ｓ
Ｏ′）に、ＮＯＮＲＯＭ−Ｐ信号がアクティブであれ
ば、ＲＯＭインヒビット信号ＲＯＮＩＮＨＢ−Ｐ信号を
インアクティブにし、内部ＲＯＭ８を有効に戻す。ま
た、ＮＯＮＲＯＭ−Ｐ信号がインアクティブであれば、
ＲＯＭインヒビット信号ＲＯＭＩＮＨＢ−Ｐ信号をアク
ティブのままとし、内部ＲＯＭ７は無効のままで外付け
ＲＯＭを有効として用いる。
ＮＲＯＭ−Ｐ信号を検出し、その１クロック後（Ｓ
Ｏ′）に、ＮＯＮＲＯＭ−Ｐ信号がアクティブであれ
ば、ＲＯＭインヒビット信号ＲＯＮＩＮＨＢ−Ｐ信号を
インアクティブにし、内部ＲＯＭ８を有効に戻す。ま
た、ＮＯＮＲＯＭ−Ｐ信号がインアクティブであれば、
ＲＯＭインヒビット信号ＲＯＭＩＮＨＢ−Ｐ信号をアク
ティブのままとし、内部ＲＯＭ７は無効のままで外付け
ＲＯＭを有効として用いる。
【００１８】リセット信号ＲＥＳＥＴ−Ｎがインアクテ
ィブになってＣＰＵが動作する時には、外付けＲＯＭが
あれば、そのプログラムとデータを、またなければ内部
ＲＯＭのプログラムとデータをそのまま使用して動作を
行う。
ィブになってＣＰＵが動作する時には、外付けＲＯＭが
あれば、そのプログラムとデータを、またなければ内部
ＲＯＭのプログラムとデータをそのまま使用して動作を
行う。
【００１９】
【発明の効果】以上実施例に基づいて詳細に説明したよ
うに、本発明では外付けＲＯＭの有無を自動的に検出し
外付けＲＯＭがあれば内部ＲＯＭを無効にし、内部ＲＯ
Ｍの代わりに外付けＲＯＭのプログラムとデータとを使
用できるようにしたため、従来の様にショートプラグ等
により内部ＲＯＭを無効化する手間や、ショートプラグ
設定時に間違いを起こす可能性を削減することができ
る。またショートプラグを設置しやすい場所に置くとい
う実装上の制約を解除することができる。
うに、本発明では外付けＲＯＭの有無を自動的に検出し
外付けＲＯＭがあれば内部ＲＯＭを無効にし、内部ＲＯ
Ｍの代わりに外付けＲＯＭのプログラムとデータとを使
用できるようにしたため、従来の様にショートプラグ等
により内部ＲＯＭを無効化する手間や、ショートプラグ
設定時に間違いを起こす可能性を削減することができ
る。またショートプラグを設置しやすい場所に置くとい
う実装上の制約を解除することができる。
【図１】本発明の一実施例に係るＲＯＭ切替回路の構成
ブロック図。
ブロック図。
【図２】図１の回路動作を示すタイミングチャート。
１ コンパレータ ２ コントローラ ３ アドレスバッファ ４ アンドゲート ５ オアゲート ６ プルアップ抵抗 ７ 内部ＲＯＭ ８ 抵抗 １０ 切替回路
Claims (2)
- 【請求項１】 外付けＲＯＭの接続の有無を検出し、前
記外付けＲＯＭが接続されている時には前記外付けＲＯ
Ｍを有効として内部ＲＯＭと切替えて使用するようにし
たＲＯＭ切替回路において、 リセット信号に応答してＲＯＭインヒビット信号をアク
ティブにし、前記内部ＲＯＭを無効にする第１の回路
と、 前記内部ＲＯＭが無効となった時ＲＯＭアドレスをアド
レスバスに供給する第２の回路と、 前記リセット信号に応答してＲＯＭリード信号をアクテ
ィブにしてコントロールバスに供給する第３の回路と、 前記ＲＯＭリード信号に応答し、前記外付けＲＯＭが接
続されている時には外付けＲＯＭデータをデータバスに
出力し、接続されていない時には前記データバスの電位
を所定の電位レベルに固定する第４の回路と、 前記データバス上に外付けＲＯＭデータが存在する時に
はＮＯＮ−ＲＯＭ信号をインアクティブに、存在しない
時にはアクティブにして出力する第５の回路と、 前記ＮＯＮ−ＲＯＭ信号に応答し、アクティブ時には前
記ＲＯＭインヒビット信号をインアクティブに変更し、
インアクティブ時には不変更とする第６の回路とを設け
た事を特徴とするＲＯＭ切替回路。 - 【請求項２】 外付けＲＯＭの接続の有無を検出し、前
記外付けＲＯＭが接続されている時には前記外付けＲＯ
Ｍを有効として内部ＲＯＭと切替えて使用するようにし
たＲＯＭ切替方法において、 リセット信号に応答してＲＯＭインヒビット信号をアク
ティブにし、前記内部ＲＯＭを無効にする第１のステッ
プと、 前記内部ＲＯＭが無効となった時ＲＯＭアドレスをアド
レスバスに供給する第２のステップと、 前記リセット信号に応答してＲＯＭリード信号をアクテ
ィブにしてコントロールバスに供給する第３のステップ
と、 前記ＲＯＭリード信号に応答し、前記外付けＲＯＭが接
続されている時には外付けＲＯＭデータをデータバスに
出力し、接続されていない時には前記データバスの電位
を所定の電位レベルに固定する第４のステップと、 前記データバス上に外付けＲＯＭデータが存在する時に
はＮＯＮ−ＲＯＭ信号をインアクティブに、存在しない
時にはアクティブにして出力する第５のステップと、 前記ＮＯＮ−ＲＯＭ信号に応答し、アクティブ時には前
記ＲＯＭインヒビット信号をインアクティブに変更し、
インアクティブ時には不変更とする第６のステップとを
設けた事を特徴とするＲＯＭ切替方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035865A JPH07244609A (ja) | 1994-03-07 | 1994-03-07 | Ｒｏｍ切替回路及びｒｏｍ切替方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6035865A JPH07244609A (ja) | 1994-03-07 | 1994-03-07 | Ｒｏｍ切替回路及びｒｏｍ切替方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07244609A true JPH07244609A (ja) | 1995-09-19 |
Family
ID=12453890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6035865A Pending JPH07244609A (ja) | 1994-03-07 | 1994-03-07 | Ｒｏｍ切替回路及びｒｏｍ切替方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07244609A (ja) |
-
1994
- 1994-03-07 JP JP6035865A patent/JPH07244609A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625807A (en) | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| US20070006002A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| US4694393A (en) | Peripheral unit for a microprocessor system | |
| US6327635B1 (en) | Add-on card with automatic bus power line selection circuit | |
| US7966486B2 (en) | Computer system with dual basic input output system and operation method thereof | |
| US5317721A (en) | Method and apparatus to disable ISA devices for EISA addresses outside the ISA range | |
| KR960018880A (ko) | 배경 모드에서 투명 동작을 갖는 데이타 처리기 및 그 방법 | |
| JP3587542B2 (ja) | 電力消費を節減する方法および装置 | |
| US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
| US6256744B1 (en) | Personal computer component signal line isolation for an auxiliary powered component | |
| JPH07244609A (ja) | Ｒｏｍ切替回路及びｒｏｍ切替方法 | |
| US5715411A (en) | Apparatus and method of converting subtractive decode device cycles to positive peripheral component interface decode device cycles | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP2002536718A (ja) | アドレスリマッピング保証装置および方法 | |
| JP3463242B2 (ja) | データ処理回路 | |
| JP3577053B2 (ja) | 電子回路 | |
| JPH10301657A (ja) | コンピュータシステムの周辺デバイス | |
| US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP2000137644A (ja) | メモリ制御回路 | |
| US6016551A (en) | Method and apparatus for masking and unmasking a clock signal in an integrated circuit | |
| JPH1078920A (ja) | マイクロコンピュータ | |
| JPS62172439A (ja) | プリント板未実装検出方式 | |
| JP2777236B2 (ja) | コンピュータシステムおよびコンピュータシステムの構成変更方法 | |
| JP2002312083A (ja) | クロックラン機能制御装置 |