JP3577053B2 - 電子回路 - Google Patents
電子回路 Download PDFInfo
- Publication number
- JP3577053B2 JP3577053B2 JP2002084324A JP2002084324A JP3577053B2 JP 3577053 B2 JP3577053 B2 JP 3577053B2 JP 2002084324 A JP2002084324 A JP 2002084324A JP 2002084324 A JP2002084324 A JP 2002084324A JP 3577053 B2 JP3577053 B2 JP 3577053B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- card
- electronic device
- signal
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Power Sources (AREA)
Description
【発明の属する技術分野】
本発明は、アクティブプルアップ機能を有するバッファセルを制御するための電子回路に関する。
【0002】
【従来の技術】
従来より、様々な電子機器において、プルアップ機能を有するI/Oバッファセル(プルアップピン,I/Oピンとも呼ばれる)を備えたLSIがよく使用されている。この場合のLSIとしては、例えば特定のカードに対応するカードコントローラを搭載したものが挙げられる。そのようなタイプのLSIにおいては、上記I/Oバッファセルがカードコントローラの中に設けられ、電子機器のスロットに挿入されるカードの検出信号がそのI/Oバッファセルに送り込まれるような構成となっている。
【0003】
プルアップ機能を有するI/Oバッファセルの中には、アクティブプルアップピンと呼ばれるものがある。アクティブプルアップピンは、その内部に備えられるプルアップ機能のオン/オフ状態を切り換えることのできるI/Oバッファセルのことである。このアクティブプルアップ機能を有するI/Oバッファセルの一構成例を、図8に示す。同図に示されるように、入力端子101と出力端子102との間には入力バッファ103が設けられ、電源104と入力バッファ103入力側の信号線との間にはプルアップ抵抗105及びスイッチ106が設けられ、スイッチ106のオン/オフ状態を切り換えできるように構成されている。
【0004】
【発明が解決しようとする課題】
ところで、電子機器がサスペンドモードの状態にあるときに、アクティブプルアップピンが使用され(スイッチ106がオン状態にされ)、且つ入力端子101における信号レベルが図9に示されるようにグランドレベルとなっている場合、プルアップ抵抗105を経由して電流が入力端子101から漏れてしまうという問題がある。そのような場合、無駄な電力を消費してしまうことになる。
【0005】
本発明は上記実情に鑑みてなされたものであり、アクティブプルアップ機能を有するバッファセルにおける省電力モード中の無駄な電力消費を抑えることのできる電子回路を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明に係る電子回路は、通常動作モードと省電力モードとを有し、第1のカードを装着するための第1のカードスロット及び第2のカードを装着するための第2のカードスロットを具備する電子機器に備えられる電子回路であって、アクティブプルアップ機能のオン/オフ状態を切り換え可能な第1のスイッチと前記第1のカードスロットに信号線を通じて電気的に接続される第1のバッファと含む第1のバッファセルを有する第1のカードコントローラと、アクティブプルアップ機能のオン/オフ状態を切り換え可能な第2のスイッチと前記第2のカードスロットに信号線を通じて電気的に接続される第2のバッファと含む第2のバッファセルを有する第2のカードコントローラと、前記電子機器が省電力モードになったときに、前記第1及び第2のスイッチをオフ状態にするための切換信号を当該第1及び第2のスイッチに送ると共に、前記第1及び第2のバッファの入力信号レベルに関係なく前記第1及び第2のバッファの出力信号レベルを一定に維持させるための制御信号を当該第1及び第2のバッファに送る制御回路とを具備することを特徴とする。
【0007】
また、本発明に係る省電力方法は、アクティブプルアップ機能のオン/オフ状態を切り換え可能なスイッチとバッファと含むバッファセルを備えた電子機器に適用される省電力方法であって、前記電子機器が省電力モードになったか否かを判定し、前記電子機器が省電力モードになった場合に、前記スイッチをオフ状態にするための切換信号を当該スイッチに送ると共に、前記バッファの入力信号レベルに関係なく前記バッファの出力信号レベルを一定に維持させるための制御信号を当該バッファに送ることを特徴とする。
【0008】
また、本発明に係る電子回路は、通常動作モードと省電力モードとを有する電子機器に備えられる電子回路であって、アクティブプルアップ機能を有するバッファセルと、前記電子機器が省電力モードになったときに、前記バッファセルのアクティブプルアップ機能を停止させると共に、前記バッファセルに含まれるバッファの機能を停止させる制御回路とを具備することを特徴とする。
【0009】
また、本発明に係る電子回路は、通常動作モードと省電力モードとを有する電子機器に備えられる電子回路であって、アクティブプルアップ機能のオン/オフ状態を切り換え可能なスイッチとバッファと含むバッファセルと、前記電子機器が省電力モードになったときに、前記スイッチをオフ状態にするための切換信号を当該スイッチに送ると共に、前記バッファの入力信号レベルに関係なく前記バッファの出力信号レベルを一定に維持させるための制御信号を当該バッファに送る制御回路とを具備することを特徴とする。
【0010】
また、本発明に係る制御回路は、通常動作モードと省電力モードとを有する電子機器に備えられ、アクティブプルアップ機能を有するバッファセルを制御するための制御回路であって、前記電子機器が省電力モードになったことを検知する検知部と、前記検知部による前記省電力モードの検知に応じて、前記バッファセルのアクティブプルアップ機能を停止させると共に、前記バッファセルに含まれるバッファの機能を停止させる制御部とを具備することを特徴とする。
【0011】
また、本発明に係る制御回路は、通常動作モードと省電力モードとを有する電子機器に備えられ、アクティブプルアップ機能のオン/オフ状態を切り換え可能なスイッチとバッファと含むバッファセルを制御するための制御回路であって、前記電子機器が省電力モードになったことを検知する検知部と、前記検知部による前記省電力モードの検知に応じて、前記スイッチをオフ状態にするための切換信号を当該スイッチに送ると共に、前記バッファの入力信号レベルに関係なく前記バッファの出力信号レベルを一定に維持させるための制御信号を当該バッファに送る制御部とを具備することを特徴とする。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
【0013】
図1は、本発明の一実施形態に係るI/Oバッファセル及びその制御回路が適用される電子機器の内部構成の一例を示すブロック図である。
【0014】
電子機器は、例えばパーソナルコンピュータやPDA(Personal Digital Assistants)に相当するものであり、マイクロプロセッサ1、マイクロプロセッサバス2、システムコントローラ3、メモリバス4、メモリ5、PCI(Peripheral Component Interconnect)バス6、PCIマルチカードコントローラ7、EC(組み込みコントローラ)(Embedded Controller)8、SD(Secure Digital)カードスロット9、SDカード10、SDバス11、SDカード検出用信号線12、スマートメディアスロット13、スマートメディア14、スマートメディアバス15、スマートメディア検出用信号線16、LSI20を備えている。
【0015】
マイクロプロセッサ1は、電子機器全体の制御を司るものであり、各種ソフトウェアから受けた命令などを処理する。
【0016】
マイクロプロセッサバス2は、マイクロプロセッサ1とシステムコントローラ3とを接続するバスであり、例えばマイクロプロセッサ1からの制御指示内容をシステムコントローラ3へ伝える。
【0017】
システムコントローラ3は、マイクロプロセッサ1、メモリ5、PCIバス6に接続されており、それぞれの調停を行ない、トランザクションを制御する。
【0018】
メモリバス4は、メモリ5とシステムコントローラ3とを接続するバスであり、例えばマイクロプロセッサ1からメモリ5に対するアクセスがあった場合にはデータの転送を行なう。
【0019】
メモリ5は、OSや各種アプリケーションプログラム、ドライバ(SDカード10やスマートメディア14にそれぞれ対応するドライバを含む)を記憶するものであり、マイクロプロセッサ1の作業エリアとして使用される。
【0020】
PCIバス6は、PCIアーキテクチャに従って、システムコントローラ3とPCIデバイスとの間のデータ転送を行なうものである。
【0021】
PCIマルチカードコントローラ7は、SDカードコントローラやスマートメディアコントローラ(後述)を搭載したLSI20を備えており、それぞれのカードコントローラを制御する。
【0022】
EC8は、本電子機器の電源状態を管理するものであり、例えば本電子機器が通常動作モードから省電力モード(サスペンドモードなど)になった場合にはその旨を示す信号をメモリ5上のOSに通知したりPCIマルチカードコントローラ7上のLSI20に通知したりする。
【0023】
SDカードスロット9は、SDカードを装着するためのスロットである。
【0024】
SDカード10は、SDメモリカードもしくはSDIOカードに相当するものである。
【0025】
SDバス11は、装着されるSDカード10とPCIマルチカードコントローラ7との間のデータ転送を行なうバスである。
【0026】
SDカード検出用信号線12は、SDカード10の装着状態を検出するための信号を伝送するための信号線である。
【0027】
スマートメディアスロット13は、スマートメディアを装着するためのスロットである。
【0028】
スマートメディア14は、NAND型フラッシュメモリを内蔵したメモリカードである。
【0029】
スマートメディアバス15は、装着されるスマートメディア14とPCIマルチカードコントローラ7との間のデータ転送を行なうバスである。
【0030】
スマートメディア検出用信号線16は、スマートメディア14の装着状態を検出するための信号を伝送するための信号線である。
【0031】
LSI20は、PCIマルチカードコントローラ7に搭載される電子回路(チップ)である。
【0032】
図2は、図1に示されるLSI20の内部構成の一例を示すブロック図である。
【0033】
LSI20は、SDカードコントローラ21、スマートメディアコントローラ22、制御回路23、レジスタ24を搭載している。また、SDカードコントローラ21及びスマートメディアコントローラ22には、同種のI/Oバッファセル(プルアップピン,I/Oピン)30A,30Bがそれぞれ設けられている。
【0034】
SDカードコントローラ21は、SDバス11及びSDカード検出用信号線12を介してSDカードスロット9に電気的に接続され、SDカードスロット9に装着されるSDカードを制御するものである。なお、SDカード検出用信号線12は、I/Oバッファセル30Aの中の入力バッファ(後述)に電気的に接続されている。
【0035】
スマートメディアコントローラ22は、スマートメディアバス15及びスマートメディア検出用信号線16を介してスマートメディアスロット13に電気的に接続され、スマートメディアスロット13に装着されるスマートメディアを制御するものである。なお、スマートメディア検出用信号線16は、I/Oバッファセル30Bの中の入力バッファ(後述)に電気的に接続されている。
【0036】
制御回路23は、本電子機器がサスペンドモードになったときに、I/Oバッファセル30A,30Bのアクティブプルアップ機能を停止させると共に、それらI/Oバッファセルに含まれる入力バッファの機能を停止させる機能(後述)を有する。
【0037】
この制御回路23は、本電子機器がサスペンドモードになったことを、本電子機器の電源状態を管理するハードウェアとしてのEC8からの通知信号により、もしくは本電子機器の電源状態を認識するソフトウェア(ドライバもしくはアプリケーション)によってレジスタ24に書き込まれるデータを参照することにより、知得することが可能である。
【0038】
レジスタ24は、所定のドライバなどが本電子機器の電源状態を示すデータを書き込んだり、制御回路23がそのデータを読み出したりするために使用される。
【0039】
I/Oバッファセル30A,30Bは、プルアップ機能のオン/オフ状態を切り換え可能なアクティブプルアップ機能を有するアクティブプルアップピンに相当するものである。
【0040】
図3は、図2に示されるI/Oバッファセル30A,30Bの一構成例を示す回路図である。
【0041】
I/Oバッファセル30A,30Bは、入力バッファ31、入力端子32、出力端子33、電源34、プルアップ抵抗35、スイッチ36、制御用端子37を備えている。
【0042】
入力バッファ31は、入力端子32と出力端子33とを結ぶ信号線上に設けられ、入力されるデータのバッファリングを行なって出力するものである。なお、入力バッファ31が設けられる信号線は、信号レベルがローのときにアクティブを示すように構築されているものとする。
【0043】
なお、通常動作モードにおいては、制御用端子37を介して入力バッファ31に印加される制御信号Qは、ハイレベルに設定されている。このとき、入力バッファ31は、入力される信号がローレベルであればローレベルの信号を出力し、入力される信号がハイレベルであればハイレベルの信号を出力する。
【0044】
一方、サスペンドモードにおいては、制御用端子37を介して入力バッファ31に印加される制御信号Qは、ローレベルに設定されている。このとき、入力バッファ31は、入力される信号のレベルに関係なく、ハイレベルの信号を出力する。即ち、サスペンドモードにおいては、入力バッファ31は、入力端子32から送られてくる信号を無視し(受け付けず)、出力信号をハイレベルの状態に固定する。この処理動作により、後述する貫通電流が流れないようになる。
【0045】
入力端子32は、前述のSDカード検出用信号線12もしくはスマートメディア検出用信号線16に電気的に接続されており、入力される信号(基本的にはローレベルとハイレベルの2値をとるデータ)を入力バッファ31へ送る。
【0046】
出力端子33は、入力バッファ31から出力される信号(ローレベルとハイレベルの2値をとるデータ)を外部へ送り出す。
【0047】
電源34は、LSI20から供給される電源であり、プルアップ抵抗35に電流を印加するものである。
【0048】
プルアップ抵抗35は、電源34に接続されるプルアップ用の抵抗である。
【0049】
スイッチ36は、プルアップ抵抗35と入力バッファ31入力側の信号線との間に接続されており、制御回路23からの切換信号Pに従ってオン/オフする(即ち、プルアップ機能のオン/オフ状態を切り換える)。
【0050】
制御用端子37は、入力バッファ31の機能のオン/オフ状態を切り換える制御信号Qを制御回路23から受けて当該入力バッファ31に送る。
【0051】
次に、図4を参照して、通常動作時とサスペンド時における制御回路23による制御の違いについて説明する。
【0052】
制御回路23は、本電子機器が通常動作モードの状態にあるときには、スイッチ36をオン状態にする切換信号Pを当該スイッチ36に送ることによってプルアップ機能をオン状態にすると共に、入力バッファ31を通常動作させる制御信号Q(ハイレベルの信号)を制御用端子37を介して当該入力バッファ31に送ることによってバッファ機能をオン状態にする。
【0053】
一方、制御回路23は、本電子機器がサスペンドモードの状態になったときには、スイッチ36をオフ状態にする切換信号Pを当該スイッチ36に送ることによってプルアップ機能をオフ状態にすると共に、入力バッファ31の入力信号レベルに関係なくその入力バッファ31の出力信号レベルを一定(ハイレベル)に維持させるための制御信号Q(ローレベルの信号)を制御用端子37を介して当該入力バッファ31に送ることによってバッファ機能をオフ状態にする。
【0054】
即ち、スイッチ36がオン状態にされ、且つ入力端子32がグランドレベルとなっている場合に、プルアップ抵抗35を経由して電流が入力端子32から漏れてしまわないようにするため、サスペンドモード中においてはスイッチ36をオフ状態に切り換える(アクティブプルアップ機能をオフの状態にする)ようにしている。これにより、無駄な電力の消費を抑えることが可能となる。
【0055】
但し、サスペンドモード中に、入力端子32における信号レベルがグランドレベルから中間電位(ローレベルにもハイレベルにも該当しない不安定な信号レベル)に変化してしまうことが考えられる。例えば、サスペンドモード中に、本電子機器の使用者がSDカード(もしくはスマートメディア)をスロットに対して挿脱操作したりすると、SDカード検出用信号線12(もしくはスマートメディア検出用信号線16)上に不安定なレベルの信号が発生し、その信号が入力端子32へ伝わることになる。そのような場合、スイッチ36をオフ状態にしていると、入力バッファ31に貫通電流が流れてしまう。
【0056】
そこで、本実施形態では、アクティブプルアップ機能をオフの状態にしたときには、同時に入力バッファ31の機能をオフの状態にするようにしている。これにより、無駄な電力の消費を抑えると同時に、貫通電流が流れることを防止することが可能となる。その結果、サスペンド中におけるLSI20の消費電流を抑えることが可能となる。
【0057】
図5は、図2に示したLSI20の内部構成の変形例を示すブロック図である。
【0058】
図2の構成ではSDカードコントローラ21やスマートメディアコントローラ22の外側に制御回路23を設ける場合を示したが、図5の構成のように個々のカードコントローラの中に制御回路23a,23bを設けるようにしてもよい。この場合、図2の構成に示したレジスタ24に相当するものが個々のカードコントローラの中に設けられる構成としてもよい。
【0059】
ところで、図2を参照して既に述べたように、本電子機器がサスペンドモードになったことを制御回路23が知得する手法としては、ハードウェアによる手法とソフトウェアによる手法がある。
【0060】
ハードウェアによる場合は、本電子機器がサスペンドモードになった旨を示す通知信号がEC8から制御回路23に送られる。よって、制御回路23は、本電子機器がサスペンドモードになったことを知得することができる。このようにハードウェアを用いる場合、ソフトウェアにかかる負荷を軽減することができる。
【0061】
次に、ソフトウェアによる手法を、図6を参照して説明する。
【0062】
EC8は、スイッチ操作などに起因して本電子機器がサスペンドモードになったことを検出すると、その旨を示すデータを内蔵のレジスタ41に書き込み、OS42に割り込み信号を送る。割り込み信号を検出したOS42は、レジスタ41に書き込まれたデータを読み出し、サスペンドモードを示すデータを各カードコントローラ用のドライバ(もしくはアプリケーション)43に通知する。通知を受けたドライバ43は、LSI20の中のレジスタ24にサスペンドモードを示すデータを書き込む。よって、制御回路23は、レジスタ24に書き込まれたデータを読み出すことにより、本電子機器がサスペンドモードになったことを知得することができる。
【0063】
次に、図7のフローチャートを参照して、本実施形態における動作を説明する。
【0064】
いま、電子機器は通常動作モードの状態にある(ステップS1)。制御回路23は、本電子機器がサスペンドモードになったことを検知しなければ(ステップS2のNo)、そのまま待ちの状態を続ける。
【0065】
一方、本電子機器がサスペンドモードになったことを検知した場合には(ステップS2のYes)、制御回路23は、スイッチ36をオフ状態にする切換信号Pを当該スイッチ36に送ることによってプルアップ機能をオフ状態にすると共に、入力バッファ31の入力信号レベルに関係なくその入力バッファ31の出力信号レベルを一定(ハイレベル)に維持させるための制御信号Q(ローレベルの信号)を制御用端子37を介して当該入力バッファ31に送ることによってバッファ機能をオフ状態にする(ステップS3)。
【0066】
制御回路23は、サスペンドモードが終了したこと(即ち、本電子機器が通常動作モードになったこと)を検知しなければ(ステップS4のNo)、ステップS3の状態を続ける。
【0067】
一方、サスペンドモードが終了したことを検知した場合には(ステップS4のYes)、制御回路23は、スイッチ36をオン状態にする切換信号Pを当該スイッチ36に送ることによってプルアップ機能をオン状態にすると共に、入力バッファ31を通常動作させる制御信号Q(ハイレベルの信号)を制御用端子37を介して当該入力バッファ31に送ることによってバッファ機能をオン状態にする(ステップS5)。その後、ステップS1からの処理を繰り返す。
【0068】
このように、本実施形態によれば、スイッチ36がオン状態にされ、且つ入力端子32がグランドレベルとなっている場合に、プルアップ抵抗35を経由して電流が入力端子32から漏れてしまわないようにするため、サスペンドモード中においてはスイッチ36をオフ状態に切り換える(アクティブプルアップ機能をオフの状態にする)ようにしている。これにより、無駄な電力の消費を抑えることが可能となる。
【0069】
更に、本実施形態によれば、サスペンドモード中に、入力端子32における信号レベルがグランドレベルから中間電位(ローレベルにもハイレベルにも該当しない不安定な信号レベル)に変化して入力バッファ31に貫通電流が流れてしまうことを防止するため、アクティブプルアップ機能をオフの状態にしたときには、同時に入力バッファ31の機能をオフの状態にするようにしている。これにより、無駄な電力の消費を抑えると同時に、貫通電流が流れることを防止することが可能となる。その結果、サスペンド中におけるLSI20の消費電流を抑えることが可能となる。
【0070】
なお、本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で種々変形して実施することが可能である。例えば、上記実施形態では、入力バッファ31が設けられる信号線が、信号レベルがローのときにアクティブを示すように構築されている場合を説明しが、代わりに、信号レベルがハイのときにアクティブを示すように構築しても構わない。その場合、前述した実施形態における各信号のハイレベルとローレベルとが逆になる。
【0071】
【発明の効果】
以上詳記したように本発明によれば、アクティブプルアップ機能を有するバッファセルにおける省電力モード中の無駄な電力消費を抑えることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るI/Oバッファセル及びその制御回路が適用される電子機器の内部構成の一例を示すブロック図。
【図2】図1に示されるLSI20の内部構成の一例を示すブロック図。
【図3】図2に示されるI/Oバッファセル30A,30Bの一構成例を示す回路図。
【図4】通常動作時とサスペンド時における制御回路23による制御の違いについて説明するための図。
【図5】図2に示したLSI20の内部構成の変形例を示すブロック図。
【図6】電子機器がサスペンドモードになったことをソフトウェアで通知する手法を説明するための図。
【図7】本実施形態における動作を説明するためのフローチャート。
【図8】一般的なアクティブプルアップ機能を有するI/Oバッファセルの一構成例を示す回路図。
【図9】図8に示される入力端子101における信号レベルがグランドレベルとなっている状態を示す図。
【符号の説明】
1…マイクロプロセッサ
2…マイクロプロセッサバス
3…システムコントローラ
4…メモリバス
5…メモリ
6…PCIバス
7…PCIマルチカードコントローラ
8…EC(組み込みコントローラ)
9…SDカードスロット
10…SDカード
11…SDバス
12…SDカード検出用信号線
13…スマートメディアスロット
14…スマートメディア
15…スマートメディアバス
16…スマートメディア検出用信号線
20…LSI
21…SDカードコントローラ
22…スマートメディアコントローラ
23…制御回路
24…レジスタ
30A,30B…I/Oバッファセル(アクティブプルアップピン)
31…入力バッファ
32…入力端子
33…出力端子
34…電源
35…プルアップ抵抗
36…スイッチ
37…制御用端子
41…レジスタ
42…OS(オペレーティングシステム)
43…ドライバ(又はアプリケーション)
Claims (5)
- 通常動作モードと省電力モードとを有し、第1のカードを装着するための第1のカードスロット及び第2のカードを装着するための第2のカードスロットを具備する電子機器に備えられる電子回路であって、
アクティブプルアップ機能のオン/オフ状態を切り換え可能な第1のスイッチと前記第1のカードスロットに信号線を通じて電気的に接続される第1のバッファと含む第1のバッファセルを有する第1のカードコントローラと、
アクティブプルアップ機能のオン/オフ状態を切り換え可能な第2のスイッチと前記第2のカードスロットに信号線を通じて電気的に接続される第2のバッファと含む第2のバッファセルを有する第2のカードコントローラと、
前記電子機器が省電力モードになったときに、前記第1及び第2のスイッチをオフ状態にするための切換信号を当該第1及び第2のスイッチに送ると共に、前記第1及び第2のバッファの入力信号レベルに関係なく前記第1及び第2のバッファの出力信号レベルを一定に維持させるための制御信号を当該第1及び第2のバッファに送る制御回路と
を具備することを特徴とする電子回路。 - 前記制御回路は、前記電子機器の電源状態を管理するハードウェアからの通知信号により、前記電子機器が省電力モードになったことを知得することを特徴とする請求項1記載の電子回路。
- 前記制御回路は、前記電子機器の電源状態を認識するソフトウェアによって所定のレジスタに書き込まれるデータを参照することにより、前記電子機器が省電力モードになったことを知得することを特徴とする請求項1記載の電子回路。
- 前記第1及び第2のバッファの入力端には、それぞれ、前記第1及び第2のカードの検出用の信号線が接続されていることを特徴とする請求項1記載の電子回路。
- 前記省電力モードは、サスペンドモードを含むことを特徴とする請求項1記載の電子回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002084324A JP3577053B2 (ja) | 2002-03-25 | 2002-03-25 | 電子回路 |
US10/394,210 US20030188209A1 (en) | 2002-03-25 | 2003-03-24 | Control circuit, electronic circuit, and method of saving power |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002084324A JP3577053B2 (ja) | 2002-03-25 | 2002-03-25 | 電子回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003283325A JP2003283325A (ja) | 2003-10-03 |
JP3577053B2 true JP3577053B2 (ja) | 2004-10-13 |
Family
ID=28449204
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002084324A Expired - Fee Related JP3577053B2 (ja) | 2002-03-25 | 2002-03-25 | 電子回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030188209A1 (ja) |
JP (1) | JP3577053B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100897463B1 (ko) * | 2004-10-01 | 2009-05-14 | 파나소닉 주식회사 | 메모리카드 컨트롤러, 메모리카드 드라이브 장치 및 기록매체 |
JP2009284042A (ja) * | 2008-05-20 | 2009-12-03 | Nec Electronics Corp | パルス検出装置及びパルス検出方法 |
TWI587125B (zh) * | 2010-08-04 | 2017-06-11 | 華碩電腦股份有限公司 | 具省電功能的電腦系統 |
SG10201810152VA (en) * | 2018-11-14 | 2020-06-29 | Delphi Tech Ip Ltd | Automotive circuit between ecu and powertrain component |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3465493B2 (ja) * | 1996-09-26 | 2003-11-10 | ヤマハ株式会社 | 半導体集積回路 |
US5910930A (en) * | 1997-06-03 | 1999-06-08 | International Business Machines Corporation | Dynamic control of power management circuitry |
KR100603926B1 (ko) * | 1999-10-25 | 2006-07-24 | 삼성전자주식회사 | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 |
-
2002
- 2002-03-25 JP JP2002084324A patent/JP3577053B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-24 US US10/394,210 patent/US20030188209A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2003283325A (ja) | 2003-10-03 |
US20030188209A1 (en) | 2003-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6243817B1 (en) | Device and method for dynamically reducing power consumption within input buffers of a bus interface unit | |
US7480808B2 (en) | Method and apparatus for managing power consumption relating to a differential serial communication link | |
US9069911B2 (en) | Data processing system and data processor | |
EP0693723B1 (en) | Power management in a computer system | |
US6895530B2 (en) | Method and apparatus for controlling a data processing system during debug | |
US5625807A (en) | System and method for enabling and disabling a clock run function to control a peripheral bus clock signal | |
US5613095A (en) | Peripheral card having independent functionally and method used therewith | |
US20060208097A1 (en) | Electronic apparatus, unit drive, and interface controlling method of the unit drive | |
WO2008075292A2 (en) | Power-on temperature sensor/spd detect | |
US4694393A (en) | Peripheral unit for a microprocessor system | |
JP2003091703A (ja) | カード装置 | |
EP0834105B1 (en) | Wake-up system for a pcmcia card | |
US20050006483A1 (en) | Method and apparatus for autoreset of a USB smart card device in a mute mode | |
US7039826B2 (en) | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices | |
JP2001051756A (ja) | コンピュータのパワーオン方法及びコンピュータ | |
JP3587542B2 (ja) | 電力消費を節減する方法および装置 | |
JP3577053B2 (ja) | 電子回路 | |
US7802119B2 (en) | Method and system for saving power of central processing unit | |
US8060676B2 (en) | Method of hot switching data transfer rate on bus | |
US6262605B1 (en) | Automated line driver control circuit for power managed system | |
JPH10198524A (ja) | ハードディスク制御装置 | |
JP2005010966A (ja) | Lsi装置 | |
JPH04359305A (ja) | パーソナルコンピュータ | |
JPH04167157A (ja) | メモリカード制御方式 | |
JPH1039958A (ja) | リセット装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040708 |
|
LAPS | Cancellation because of no payment of annual fees |