JP2003283325A - 制御回路、電子回路、及び省電力方法 - Google Patents

制御回路、電子回路、及び省電力方法

Info

Publication number
JP2003283325A
JP2003283325A JP2002084324A JP2002084324A JP2003283325A JP 2003283325 A JP2003283325 A JP 2003283325A JP 2002084324 A JP2002084324 A JP 2002084324A JP 2002084324 A JP2002084324 A JP 2002084324A JP 2003283325 A JP2003283325 A JP 2003283325A
Authority
JP
Japan
Prior art keywords
buffer
electronic device
power saving
function
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002084324A
Other languages
English (en)
Other versions
JP3577053B2 (ja
Inventor
Yusuke Nosaka
祐介 野坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002084324A priority Critical patent/JP3577053B2/ja
Priority to US10/394,210 priority patent/US20030188209A1/en
Publication of JP2003283325A publication Critical patent/JP2003283325A/ja
Application granted granted Critical
Publication of JP3577053B2 publication Critical patent/JP3577053B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】 アクティブプルアップ機能を有するバッファ
セルにおける省電力モード中の無駄な電力消費を抑え
る。 【解決手段】 スイッチ３６がオン状態にされ、且つ入
力端子３２がグランドレベルとなっている場合に、プル
アップ抵抗３５を経由して電流が入力端子３２から漏れ
てしまわないようにするため、サスペンドモード中にお
いてはスイッチ３６をオフ状態に切り換える（アクティ
ブプルアップ機能をオフの状態にする）。また、サスペ
ンドモード中に、入力端子３２における信号レベルがグ
ランドレベルから中間電位（ローレベルにもハイレベル
にも該当しない不安定な信号レベル）に変化して入力バ
ッファ３１に貫通電流が流れてしまうことを防止するた
め、アクティブプルアップ機能をオフの状態にしたとき
には、同時に入力バッファ３１の機能をオフの状態にす
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブプルア
ップ機能を有するバッファセルを制御するための制御回
路、電子回路、及び省電力方法に関する。
【０００２】
【従来の技術】従来より、様々な電子機器において、プ
ルアップ機能を有するＩ／Ｏバッファセル（プルアップ
ピン，Ｉ／Ｏピンとも呼ばれる）を備えたＬＳＩがよく
使用されている。この場合のＬＳＩとしては、例えば特
定のカードに対応するカードコントローラを搭載したも
のが挙げられる。そのようなタイプのＬＳＩにおいて
は、上記Ｉ／Ｏバッファセルがカードコントローラの中
に設けられ、電子機器のスロットに挿入されるカードの
検出信号がそのＩ／Ｏバッファセルに送り込まれるよう
な構成となっている。
【０００３】プルアップ機能を有するＩ／Ｏバッファセ
ルの中には、アクティブプルアップピンと呼ばれるもの
がある。アクティブプルアップピンは、その内部に備え
られるプルアップ機能のオン／オフ状態を切り換えるこ
とのできるＩ／Ｏバッファセルのことである。このアク
ティブプルアップ機能を有するＩ／Ｏバッファセルの一
構成例を、図８に示す。同図に示されるように、入力端
子１０１と出力端子１０２との間には入力バッファ１０
３が設けられ、電源１０４と入力バッファ１０３入力側
の信号線との間にはプルアップ抵抗１０５及びスイッチ
１０６が設けられ、スイッチ１０６のオン／オフ状態を
切り換えできるように構成されている。
【０００４】
【発明が解決しようとする課題】ところで、電子機器が
サスペンドモードの状態にあるときに、アクティブプル
アップピンが使用され（スイッチ１０６がオン状態にさ
れ）、且つ入力端子１０１における信号レベルが図９に
示されるようにグランドレベルとなっている場合、プル
アップ抵抗１０５を経由して電流が入力端子１０１から
漏れてしまうという問題がある。そのような場合、無駄
な電力を消費してしまうことになる。
【０００５】本発明は上記実情に鑑みてなされたもので
あり、アクティブプルアップ機能を有するバッファセル
における省電力モード中の無駄な電力消費を抑えること
のできる制御回路、電子回路、及び省電力方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る省電力方法
は、アクティブプルアップ機能を有するバッファセルを
備えた電子機器に適用される省電力方法であって、前記
電子機器が省電力モードになったか否かを判定し、前記
電子機器が省電力モードになった場合に、前記バッファ
セルのアクティブプルアップ機能を停止させると共に、
前記バッファセルに含まれるバッファの機能を停止させ
ることを特徴とする。
【０００７】また、本発明に係る省電力方法は、アクテ
ィブプルアップ機能のオン／オフ状態を切り換え可能な
スイッチとバッファと含むバッファセルを備えた電子機
器に適用される省電力方法であって、前記電子機器が省
電力モードになったか否かを判定し、前記電子機器が省
電力モードになった場合に、前記スイッチをオフ状態に
するための切換信号を当該スイッチに送ると共に、前記
バッファの入力信号レベルに関係なく前記バッファの出
力信号レベルを一定に維持させるための制御信号を当該
バッファに送ることを特徴とする。
【０００８】また、本発明に係る電子回路は、通常動作
モードと省電力モードとを有する電子機器に備えられる
電子回路であって、アクティブプルアップ機能を有する
バッファセルと、前記電子機器が省電力モードになった
ときに、前記バッファセルのアクティブプルアップ機能
を停止させると共に、前記バッファセルに含まれるバッ
ファの機能を停止させる制御回路とを具備することを特
徴とする。
【０００９】また、本発明に係る電子回路は、通常動作
モードと省電力モードとを有する電子機器に備えられる
電子回路であって、アクティブプルアップ機能のオン／
オフ状態を切り換え可能なスイッチとバッファと含むバ
ッファセルと、前記電子機器が省電力モードになったと
きに、前記スイッチをオフ状態にするための切換信号を
当該スイッチに送ると共に、前記バッファの入力信号レ
ベルに関係なく前記バッファの出力信号レベルを一定に
維持させるための制御信号を当該バッファに送る制御回
路とを具備することを特徴とする。
【００１０】また、本発明に係る制御回路は、通常動作
モードと省電力モードとを有する電子機器に備えられ、
アクティブプルアップ機能を有するバッファセルを制御
するための制御回路であって、前記電子機器が省電力モ
ードになったことを検知する検知部と、前記検知部によ
る前記省電力モードの検知に応じて、前記バッファセル
のアクティブプルアップ機能を停止させると共に、前記
バッファセルに含まれるバッファの機能を停止させる制
御部とを具備することを特徴とする。
【００１１】また、本発明に係る制御回路は、通常動作
モードと省電力モードとを有する電子機器に備えられ、
アクティブプルアップ機能のオン／オフ状態を切り換え
可能なスイッチとバッファと含むバッファセルを制御す
るための制御回路であって、前記電子機器が省電力モー
ドになったことを検知する検知部と、前記検知部による
前記省電力モードの検知に応じて、前記スイッチをオフ
状態にするための切換信号を当該スイッチに送ると共
に、前記バッファの入力信号レベルに関係なく前記バッ
ファの出力信号レベルを一定に維持させるための制御信
号を当該バッファに送る制御部とを具備することを特徴
とする。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。
【００１３】図１は、本発明の一実施形態に係るＩ／Ｏ
バッファセル及びその制御回路が適用される電子機器の
内部構成の一例を示すブロック図である。
【００１４】電子機器は、例えばパーソナルコンピュー
タやＰＤＡ(Personal Digital Assistants)に相当する
ものであり、マイクロプロセッサ１、マイクロプロセッ
サバス２、システムコントローラ３、メモリバス４、メ
モリ５、ＰＣＩ(PeripheralComponent Interconnect)バ
ス６、ＰＣＩマルチカードコントローラ７、ＥＣ（組み
込みコントローラ）(Embedded Controller)８、ＳＤ(Se
cure Digital)カードスロット９、ＳＤカード１０、Ｓ
Ｄバス１１、ＳＤカード検出用信号線１２、スマートメ
ディアスロット１３、スマートメディア１４、スマート
メディアバス１５、スマートメディア検出用信号線１
６、ＬＳＩ２０を備えている。
【００１５】マイクロプロセッサ１は、電子機器全体の
制御を司るものであり、各種ソフトウェアから受けた命
令などを処理する。
【００１６】マイクロプロセッサバス２は、マイクロプ
ロセッサ１とシステムコントローラ３とを接続するバス
であり、例えばマイクロプロセッサ１からの制御指示内
容をシステムコントローラ３へ伝える。
【００１７】システムコントローラ３は、マイクロプロ
セッサ１、メモリ５、ＰＣＩバス６に接続されており、
それぞれの調停を行ない、トランザクションを制御す
る。
【００１８】メモリバス４は、メモリ５とシステムコン
トローラ３とを接続するバスであり、例えばマイクロプ
ロセッサ１からメモリ５に対するアクセスがあった場合
にはデータの転送を行なう。
【００１９】メモリ５は、ＯＳや各種アプリケーション
プログラム、ドライバ（ＳＤカード１０やスマートメデ
ィア１４にそれぞれ対応するドライバを含む）を記憶す
るものであり、マイクロプロセッサ１の作業エリアとし
て使用される。
【００２０】ＰＣＩバス６は、ＰＣＩアーキテクチャに
従って、システムコントローラ３とＰＣＩデバイスとの
間のデータ転送を行なうものである。
【００２１】ＰＣＩマルチカードコントローラ７は、Ｓ
Ｄカードコントローラやスマートメディアコントローラ
（後述）を搭載したＬＳＩ２０を備えており、それぞれ
のカードコントローラを制御する。
【００２２】ＥＣ８は、本電子機器の電源状態を管理す
るものであり、例えば本電子機器が通常動作モードから
省電力モード（サスペンドモードなど）になった場合に
はその旨を示す信号をメモリ５上のＯＳに通知したりＰ
ＣＩマルチカードコントローラ７上のＬＳＩ２０に通知
したりする。
【００２３】ＳＤカードスロット９は、ＳＤカードを装
着するためのスロットである。
【００２４】ＳＤカード１０は、ＳＤメモリカードもし
くはＳＤＩＯカードに相当するものである。
【００２５】ＳＤバス１１は、装着されるＳＤカード１
０とＰＣＩマルチカードコントローラ７との間のデータ
転送を行なうバスである。
【００２６】ＳＤカード検出用信号線１２は、ＳＤカー
ド１０の装着状態を検出するための信号を伝送するため
の信号線である。
【００２７】スマートメディアスロット１３は、スマー
トメディアを装着するためのスロットである。
【００２８】スマートメディア１４は、ＮＡＮＤ型フラ
ッシュメモリを内蔵したメモリカードである。
【００２９】スマートメディアバス１５は、装着される
スマートメディア１４とＰＣＩマルチカードコントロー
ラ７との間のデータ転送を行なうバスである。
【００３０】スマートメディア検出用信号線１６は、ス
マートメディア１４の装着状態を検出するための信号を
伝送するための信号線である。
【００３１】ＬＳＩ２０は、ＰＣＩマルチカードコント
ローラ７に搭載される電子回路（チップ）である。
【００３２】図２は、図１に示されるＬＳＩ２０の内部
構成の一例を示すブロック図である。
【００３３】ＬＳＩ２０は、ＳＤカードコントローラ２
１、スマートメディアコントローラ２２、制御回路２
３、レジスタ２４を搭載している。また、ＳＤカードコ
ントローラ２１及びスマートメディアコントローラ２２
には、同種のＩ／Ｏバッファセル（プルアップピン，Ｉ
／Ｏピン）３０Ａ，３０Ｂがそれぞれ設けられている。
【００３４】ＳＤカードコントローラ２１は、ＳＤバス
１１及びＳＤカード検出用信号線１２を介してＳＤカー
ドスロット９に電気的に接続され、ＳＤカードスロット
９に装着されるＳＤカードを制御するものである。な
お、ＳＤカード検出用信号線１２は、Ｉ／Ｏバッファセ
ル３０Ａの中の入力バッファ（後述）に電気的に接続さ
れている。
【００３５】スマートメディアコントローラ２２は、ス
マートメディアバス１５及びスマートメディア検出用信
号線１６を介してスマートメディアスロット１３に電気
的に接続され、スマートメディアスロット１３に装着さ
れるスマートメディアを制御するものである。なお、ス
マートメディア検出用信号線１６は、Ｉ／Ｏバッファセ
ル３０Ｂの中の入力バッファ（後述）に電気的に接続さ
れている。
【００３６】制御回路２３は、本電子機器がサスペンド
モードになったときに、Ｉ／Ｏバッファセル３０Ａ，３
０Ｂのアクティブプルアップ機能を停止させると共に、
それらＩ／Ｏバッファセルに含まれる入力バッファの機
能を停止させる機能（後述）を有する。
【００３７】この制御回路２３は、本電子機器がサスペ
ンドモードになったことを、本電子機器の電源状態を管
理するハードウェアとしてのＥＣ８からの通知信号によ
り、もしくは本電子機器の電源状態を認識するソフトウ
ェア（ドライバもしくはアプリケーション）によってレ
ジスタ２４に書き込まれるデータを参照することによ
り、知得することが可能である。
【００３８】レジスタ２４は、所定のドライバなどが本
電子機器の電源状態を示すデータを書き込んだり、制御
回路２３がそのデータを読み出したりするために使用さ
れる。
【００３９】Ｉ／Ｏバッファセル３０Ａ，３０Ｂは、プ
ルアップ機能のオン／オフ状態を切り換え可能なアクテ
ィブプルアップ機能を有するアクティブプルアップピン
に相当するものである。
【００４０】図３は、図２に示されるＩ／Ｏバッファセ
ル３０Ａ，３０Ｂの一構成例を示す回路図である。
【００４１】Ｉ／Ｏバッファセル３０Ａ，３０Ｂは、入
力バッファ３１、入力端子３２、出力端子３３、電源３
４、プルアップ抵抗３５、スイッチ３６、制御用端子３
７を備えている。
【００４２】入力バッファ３１は、入力端子３２と出力
端子３３とを結ぶ信号線上に設けられ、入力されるデー
タのバッファリングを行なって出力するものである。な
お、入力バッファ３１が設けられる信号線は、信号レベ
ルがローのときにアクティブを示すように構築されてい
るものとする。
【００４３】なお、通常動作モードにおいては、制御用
端子３７を介して入力バッファ３１に印加される制御信
号Ｑは、ハイレベルに設定されている。このとき、入力
バッファ３１は、入力される信号がローレベルであれば
ローレベルの信号を出力し、入力される信号がハイレベ
ルであればハイレベルの信号を出力する。
【００４４】一方、サスペンドモードにおいては、制御
用端子３７を介して入力バッファ３１に印加される制御
信号Ｑは、ローレベルに設定されている。このとき、入
力バッファ３１は、入力される信号のレベルに関係な
く、ハイレベルの信号を出力する。即ち、サスペンドモ
ードにおいては、入力バッファ３１は、入力端子３２か
ら送られてくる信号を無視し（受け付けず）、出力信号
をハイレベルの状態に固定する。この処理動作により、
後述する貫通電流が流れないようになる。
【００４５】入力端子３２は、前述のＳＤカード検出用
信号線１２もしくはスマートメディア検出用信号線１６
に電気的に接続されており、入力される信号（基本的に
はローレベルとハイレベルの２値をとるデータ）を入力
バッファ３１へ送る。
【００４６】出力端子３３は、入力バッファ３１から出
力される信号（ローレベルとハイレベルの２値をとるデ
ータ）を外部へ送り出す。
【００４７】電源３４は、ＬＳＩ２０から供給される電
源であり、プルアップ抵抗３５に電流を印加するもので
ある。
【００４８】プルアップ抵抗３５は、電源３４に接続さ
れるプルアップ用の抵抗である。
【００４９】スイッチ３６は、プルアップ抵抗３５と入
力バッファ３１入力側の信号線との間に接続されてお
り、制御回路２３からの切換信号Ｐに従ってオン／オフ
する（即ち、プルアップ機能のオン／オフ状態を切り換
える）。
【００５０】制御用端子３７は、入力バッファ３１の機
能のオン／オフ状態を切り換える制御信号Ｑを制御回路
２３から受けて当該入力バッファ３１に送る。
【００５１】次に、図４を参照して、通常動作時とサス
ペンド時における制御回路２３による制御の違いについ
て説明する。
【００５２】制御回路２３は、本電子機器が通常動作モ
ードの状態にあるときには、スイッチ３６をオン状態に
する切換信号Ｐを当該スイッチ３６に送ることによって
プルアップ機能をオン状態にすると共に、入力バッファ
３１を通常動作させる制御信号Ｑ（ハイレベルの信号）
を制御用端子３７を介して当該入力バッファ３１に送る
ことによってバッファ機能をオン状態にする。
【００５３】一方、制御回路２３は、本電子機器がサス
ペンドモードの状態になったときには、スイッチ３６を
オフ状態にする切換信号Ｐを当該スイッチ３６に送るこ
とによってプルアップ機能をオフ状態にすると共に、入
力バッファ３１の入力信号レベルに関係なくその入力バ
ッファ３１の出力信号レベルを一定（ハイレベル）に維
持させるための制御信号Ｑ（ローレベルの信号）を制御
用端子３７を介して当該入力バッファ３１に送ることに
よってバッファ機能をオフ状態にする。
【００５４】即ち、スイッチ３６がオン状態にされ、且
つ入力端子３２がグランドレベルとなっている場合に、
プルアップ抵抗３５を経由して電流が入力端子３２から
漏れてしまわないようにするため、サスペンドモード中
においてはスイッチ３６をオフ状態に切り換える（アク
ティブプルアップ機能をオフの状態にする）ようにして
いる。これにより、無駄な電力の消費を抑えることが可
能となる。
【００５５】但し、サスペンドモード中に、入力端子３
２における信号レベルがグランドレベルから中間電位
（ローレベルにもハイレベルにも該当しない不安定な信
号レベル）に変化してしまうことが考えられる。例え
ば、サスペンドモード中に、本電子機器の使用者がＳＤ
カード（もしくはスマートメディア）をスロットに対し
て挿脱操作したりすると、ＳＤカード検出用信号線１２
（もしくはスマートメディア検出用信号線１６）上に不
安定なレベルの信号が発生し、その信号が入力端子３２
へ伝わることになる。そのような場合、スイッチ３６を
オフ状態にしていると、入力バッファ３１に貫通電流が
流れてしまう。
【００５６】そこで、本実施形態では、アクティブプル
アップ機能をオフの状態にしたときには、同時に入力バ
ッファ３１の機能をオフの状態にするようにしている。
これにより、無駄な電力の消費を抑えると同時に、貫通
電流が流れることを防止することが可能となる。その結
果、サスペンド中におけるＬＳＩ２０の消費電流を抑え
ることが可能となる。
【００５７】図５は、図２に示したＬＳＩ２０の内部構
成の変形例を示すブロック図である。
【００５８】図２の構成ではＳＤカードコントローラ２
１やスマートメディアコントローラ２２の外側に制御回
路２３を設ける場合を示したが、図５の構成のように個
々のカードコントローラの中に制御回路２３ａ，２３ｂ
を設けるようにしてもよい。この場合、図２の構成に示
したレジスタ２４に相当するものが個々のカードコント
ローラの中に設けられる構成としてもよい。
【００５９】ところで、図２を参照して既に述べたよう
に、本電子機器がサスペンドモードになったことを制御
回路２３が知得する手法としては、ハードウェアによる
手法とソフトウェアによる手法がある。
【００６０】ハードウェアによる場合は、本電子機器が
サスペンドモードになった旨を示す通知信号がＥＣ８か
ら制御回路２３に送られる。よって、制御回路２３は、
本電子機器がサスペンドモードになったことを知得する
ことができる。このようにハードウェアを用いる場合、
ソフトウェアにかかる負荷を軽減することができる。
【００６１】次に、ソフトウェアによる手法を、図６を
参照して説明する。
【００６２】ＥＣ８は、スイッチ操作などに起因して本
電子機器がサスペンドモードになったことを検出する
と、その旨を示すデータを内蔵のレジスタ４１に書き込
み、ＯＳ４２に割り込み信号を送る。割り込み信号を検
出したＯＳ４２は、レジスタ４１に書き込まれたデータ
を読み出し、サスペンドモードを示すデータを各カード
コントローラ用のドライバ（もしくはアプリケーショ
ン）４３に通知する。通知を受けたドライバ４３は、Ｌ
ＳＩ２０の中のレジスタ２４にサスペンドモードを示す
データを書き込む。よって、制御回路２３は、レジスタ
２４に書き込まれたデータを読み出すことにより、本電
子機器がサスペンドモードになったことを知得すること
ができる。
【００６３】次に、図７のフローチャートを参照して、
本実施形態における動作を説明する。
【００６４】いま、電子機器は通常動作モードの状態に
ある（ステップＳ１）。制御回路２３は、本電子機器が
サスペンドモードになったことを検知しなければ（ステ
ップＳ２のＮｏ）、そのまま待ちの状態を続ける。
【００６５】一方、本電子機器がサスペンドモードにな
ったことを検知した場合には（ステップＳ２のＹｅ
ｓ）、制御回路２３は、スイッチ３６をオフ状態にする
切換信号Ｐを当該スイッチ３６に送ることによってプル
アップ機能をオフ状態にすると共に、入力バッファ３１
の入力信号レベルに関係なくその入力バッファ３１の出
力信号レベルを一定（ハイレベル）に維持させるための
制御信号Ｑ（ローレベルの信号）を制御用端子３７を介
して当該入力バッファ３１に送ることによってバッファ
機能をオフ状態にする（ステップＳ３）。
【００６６】制御回路２３は、サスペンドモードが終了
したこと（即ち、本電子機器が通常動作モードになった
こと）を検知しなければ（ステップＳ４のＮｏ）、ステ
ップＳ３の状態を続ける。
【００６７】一方、サスペンドモードが終了したことを
検知した場合には（ステップＳ４のＹｅｓ）、制御回路
２３は、スイッチ３６をオン状態にする切換信号Ｐを当
該スイッチ３６に送ることによってプルアップ機能をオ
ン状態にすると共に、入力バッファ３１を通常動作させ
る制御信号Ｑ（ハイレベルの信号）を制御用端子３７を
介して当該入力バッファ３１に送ることによってバッフ
ァ機能をオン状態にする（ステップＳ５）。その後、ス
テップＳ１からの処理を繰り返す。
【００６８】このように、本実施形態によれば、スイッ
チ３６がオン状態にされ、且つ入力端子３２がグランド
レベルとなっている場合に、プルアップ抵抗３５を経由
して電流が入力端子３２から漏れてしまわないようにす
るため、サスペンドモード中においてはスイッチ３６を
オフ状態に切り換える（アクティブプルアップ機能をオ
フの状態にする）ようにしている。これにより、無駄な
電力の消費を抑えることが可能となる。
【００６９】更に、本実施形態によれば、サスペンドモ
ード中に、入力端子３２における信号レベルがグランド
レベルから中間電位（ローレベルにもハイレベルにも該
当しない不安定な信号レベル）に変化して入力バッファ
３１に貫通電流が流れてしまうことを防止するため、ア
クティブプルアップ機能をオフの状態にしたときには、
同時に入力バッファ３１の機能をオフの状態にするよう
にしている。これにより、無駄な電力の消費を抑えると
同時に、貫通電流が流れることを防止することが可能と
なる。その結果、サスペンド中におけるＬＳＩ２０の消
費電流を抑えることが可能となる。
【００７０】なお、本発明は、上述した実施形態に限定
されるものではなく、その要旨を逸脱しない範囲内で種
々変形して実施することが可能である。例えば、上記実
施形態では、入力バッファ３１が設けられる信号線が、
信号レベルがローのときにアクティブを示すように構築
されている場合を説明しが、代わりに、信号レベルがハ
イのときにアクティブを示すように構築しても構わな
い。その場合、前述した実施形態における各信号のハイ
レベルとローレベルとが逆になる。
【００７１】
【発明の効果】以上詳記したように本発明によれば、ア
クティブプルアップ機能を有するバッファセルにおける
省電力モード中の無駄な電力消費を抑えることが可能と
なる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＩ／Ｏバッファセル
及びその制御回路が適用される電子機器の内部構成の一
例を示すブロック図。
【図２】図１に示されるＬＳＩ２０の内部構成の一例を
示すブロック図。
【図３】図２に示されるＩ／Ｏバッファセル３０Ａ，３
０Ｂの一構成例を示す回路図。
【図４】通常動作時とサスペンド時における制御回路２
３による制御の違いについて説明するための図。
【図５】図２に示したＬＳＩ２０の内部構成の変形例を
示すブロック図。
【図６】電子機器がサスペンドモードになったことをソ
フトウェアで通知する手法を説明するための図。
【図７】本実施形態における動作を説明するためのフロ
ーチャート。
【図８】一般的なアクティブプルアップ機能を有するＩ
／Ｏバッファセルの一構成例を示す回路図。
【図９】図８に示される入力端子１０１における信号レ
ベルがグランドレベルとなっている状態を示す図。
【符号の説明】
１…マイクロプロセッサ ２…マイクロプロセッサバス ３…システムコントローラ ４…メモリバス ５…メモリ ６…ＰＣＩバス ７…ＰＣＩマルチカードコントローラ ８…ＥＣ（組み込みコントローラ） ９…ＳＤカードスロット １０…ＳＤカード １１…ＳＤバス １２…ＳＤカード検出用信号線 １３…スマートメディアスロット １４…スマートメディア １５…スマートメディアバス １６…スマートメディア検出用信号線 ２０…ＬＳＩ ２１…ＳＤカードコントローラ ２２…スマートメディアコントローラ ２３…制御回路 ２４…レジスタ ３０Ａ，３０Ｂ…Ｉ／Ｏバッファセル（アクティブプル
アップピン） ３１…入力バッファ ３２…入力端子 ３３…出力端子 ３４…電源 ３５…プルアップ抵抗 ３６…スイッチ ３７…制御用端子 ４１…レジスタ ４２…ＯＳ（オペレーティングシステム） ４３…ドライバ（又はアプリケーション）

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 アクティブプルアップ機能を有するバッ
    ファセルを備えた電子機器に適用される省電力方法であ
    って、 前記電子機器が省電力モードになったか否かを判定し、 前記電子機器が省電力モードになった場合に、前記バッ
    ファセルのアクティブプルアップ機能を停止させると共
    に、前記バッファセルに含まれるバッファの機能を停止
    させることを特徴とする省電力方法。
  2. 【請求項２】 アクティブプルアップ機能のオン／オフ
    状態を切り換え可能なスイッチとバッファと含むバッフ
    ァセルを備えた電子機器に適用される省電力方法であっ
    て、 前記電子機器が省電力モードになったか否かを判定し、 前記電子機器が省電力モードになった場合に、前記スイ
    ッチをオフ状態にするための切換信号を当該スイッチに
    送ると共に、前記バッファの入力信号レベルに関係なく
    前記バッファの出力信号レベルを一定に維持させるため
    の制御信号を当該バッファに送ることを特徴とする省電
    力方法。
  3. 【請求項３】 前記省電力モードは、サスペンドモード
    を含むことを特徴とする請求項１又は２記載の省電力方
    法。
  4. 【請求項４】 通常動作モードと省電力モードとを有す
    る電子機器に備えられる電子回路であって、 アクティブプルアップ機能を有するバッファセルと、 前記電子機器が省電力モードになったときに、前記バッ
    ファセルのアクティブプルアップ機能を停止させると共
    に、前記バッファセルに含まれるバッファの機能を停止
    させる制御回路とを具備することを特徴とする電子回
    路。
  5. 【請求項５】 通常動作モードと省電力モードとを有す
    る電子機器に備えられる電子回路であって、 アクティブプルアップ機能のオン／オフ状態を切り換え
    可能なスイッチとバッファと含むバッファセルと、 前記電子機器が省電力モードになったときに、前記スイ
    ッチをオフ状態にするための切換信号を当該スイッチに
    送ると共に、前記バッファの入力信号レベルに関係なく
    前記バッファの出力信号レベルを一定に維持させるため
    の制御信号を当該バッファに送る制御回路とを具備する
    ことを特徴とする電子回路。
  6. 【請求項６】 前記制御回路は、前記電子機器の電源状
    態を管理するハードウェアからの通知信号により、前記
    電子機器が省電力モードになったことを知得することを
    特徴とする請求項４又は５記載の電子回路。
  7. 【請求項７】 前記制御回路は、前記電子機器の電源状
    態を認識するソフトウェアによって所定のレジスタに書
    き込まれるデータを参照することにより、前記電子機器
    が省電力モードになったことを知得することを特徴とす
    る請求項４又は５記載の電子回路。
  8. 【請求項８】 前記バッファの入力端には、前記電子機
    器に着脱可能な装置の検出用の信号線が接続されている
    ことを特徴とする請求項４又は５記載の電子回路。
  9. 【請求項９】 前記省電力モードは、サスペンドモード
    を含むことを特徴とする請求項４又は５記載の電子回
    路。
  10. 【請求項１０】 通常動作モードと省電力モードとを有
    する電子機器に備えられ、アクティブプルアップ機能を
    有するバッファセルを制御するための制御回路であっ
    て、 前記電子機器が省電力モードになったことを検知する検
    知部と、 前記検知部による前記省電力モードの検知に応じて、前
    記バッファセルのアクティブプルアップ機能を停止させ
    ると共に、前記バッファセルに含まれるバッファの機能
    を停止させる制御部とを具備することを特徴とする制御
    回路。
  11. 【請求項１１】 通常動作モードと省電力モードとを有
    する電子機器に備えられ、アクティブプルアップ機能の
    オン／オフ状態を切り換え可能なスイッチとバッファと
    含むバッファセルを制御するための制御回路であって、 前記電子機器が省電力モードになったことを検知する検
    知部と、 前記検知部による前記省電力モードの検知に応じて、前
    記スイッチをオフ状態にするための切換信号を当該スイ
    ッチに送ると共に、前記バッファの入力信号レベルに関
    係なく前記バッファの出力信号レベルを一定に維持させ
    るための制御信号を当該バッファに送る制御部とを具備
    することを特徴とする制御回路。
  12. 【請求項１２】 前記検知部は、前記電子機器の電源状
    態を管理するハードウェアからの通知信号により、前記
    電子機器が省電力モードになったことを知得することを
    特徴とする請求項１０又は１１記載の制御回路。
  13. 【請求項１３】 前記検知部は、前記電子機器の電源状
    態を認識するソフトウェアによって所定のレジスタに書
    き込まれるデータを参照することにより、前記電子機器
    が省電力モードになったことを知得することを特徴とす
    る請求項１０又は１１記載の制御回路。
  14. 【請求項１４】 前記バッファの入力端には、前記電子
    機器に着脱可能な装置の検出用の信号線が接続されてい
    ることを特徴とする請求項１０又は１１記載の制御回
    路。
  15. 【請求項１５】 前記省電力モードは、サスペンドモー
    ドを含むことを特徴とする請求項１０又は１１記載の制
    御回路。
JP2002084324A 2002-03-25 2002-03-25 電子回路 Expired - Fee Related JP3577053B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002084324A JP3577053B2 (ja) 2002-03-25 2002-03-25 電子回路
US10/394,210 US20030188209A1 (en) 2002-03-25 2003-03-24 Control circuit, electronic circuit, and method of saving power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002084324A JP3577053B2 (ja) 2002-03-25 2002-03-25 電子回路

Publications (2)

Publication Number Publication Date
JP2003283325A true JP2003283325A (ja) 2003-10-03
JP3577053B2 JP3577053B2 (ja) 2004-10-13

Family

ID=28449204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002084324A Expired - Fee Related JP3577053B2 (ja) 2002-03-25 2002-03-25 電子回路

Country Status (2)

Country Link
US (1) US20030188209A1 (ja)
JP (1) JP3577053B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284042A (ja) * 2008-05-20 2009-12-03 Nec Electronics Corp パルス検出装置及びパルス検出方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7657687B2 (en) * 2004-10-01 2010-02-02 Panasonic Corporation Memory card controller, memory card drive device, and computer program
TWI587125B (zh) * 2010-08-04 2017-06-11 華碩電腦股份有限公司 具省電功能的電腦系統
SG10201810152VA (en) * 2018-11-14 2020-06-29 Delphi Tech Ip Ltd Automotive circuit between ecu and powertrain component

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3465493B2 (ja) * 1996-09-26 2003-11-10 ヤマハ株式会社 半導体集積回路
US5910930A (en) * 1997-06-03 1999-06-08 International Business Machines Corporation Dynamic control of power management circuitry
KR100603926B1 (ko) * 1999-10-25 2006-07-24 삼성전자주식회사 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284042A (ja) * 2008-05-20 2009-12-03 Nec Electronics Corp パルス検出装置及びパルス検出方法

Also Published As

Publication number Publication date
JP3577053B2 (ja) 2004-10-13
US20030188209A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
US6243817B1 (en) Device and method for dynamically reducing power consumption within input buffers of a bus interface unit
EP0693723B1 (en) Power management in a computer system
US8347130B2 (en) Low-power system-on-chip
US5625807A (en) System and method for enabling and disabling a clock run function to control a peripheral bus clock signal
JP2716363B2 (ja) 電子回路の電力消費の低減回路及び方法
US6895530B2 (en) Method and apparatus for controlling a data processing system during debug
JP4515093B2 (ja) Ｃｐｕのパワーダウン方法及びそのための装置
KR100881774B1 (ko) 전압 레벨이 프로세서에 의해 제어되는 시스템에 있어서 결정론적인 파워온 전압을 제공하는 방법 및 장치
US20060208097A1 (en) Electronic apparatus, unit drive, and interface controlling method of the unit drive
GB2493257A (en) Method for entering and exiting sleep mode in a graphics subsystem
US7058827B2 (en) Power saving circuit has an input line coupled to an external host and a keeper to hold the line in a weakly held state
US20050114723A1 (en) Interruption control system and method
EP0834105B1 (en) Wake-up system for a pcmcia card
US7774629B2 (en) Method for power management of central processing unit and system thereof
US20240028103A1 (en) Mechanism for Saving Power on a Bus Interface
JP3587542B2 (ja) 電力消費を節減する方法および装置
US7219248B2 (en) Semiconductor integrated circuit operable to control power supply voltage
JP2001051756A (ja) コンピュータのパワーオン方法及びコンピュータ
US7558978B2 (en) Power management device for multiprocessor system and method thereof
US7565558B2 (en) Power saving method and system for a central processing unit disposed in a non-snooping sleep state when a peripheral device sends a bus master request
US7802119B2 (en) Method and system for saving power of central processing unit
JP3577053B2 (ja) 電子回路
US7206883B2 (en) Interruption control system and method
US20060206644A1 (en) Method of hot switching data transfer rate on bus
US7634672B2 (en) Power saving method of central processing unit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040706

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040708

LAPS Cancellation because of no payment of annual fees