KR950704742A - 파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System) - Google Patents

파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System)

Info

Publication number
KR950704742A
KR950704742A KR1019950702098A KR19950702098A KR950704742A KR 950704742 A KR950704742 A KR 950704742A KR 1019950702098 A KR1019950702098 A KR 1019950702098A KR 19950702098 A KR19950702098 A KR 19950702098A KR 950704742 A KR950704742 A KR 950704742A
Authority
KR
South Korea
Prior art keywords
data
signal
request
active
data generator
Prior art date
Application number
KR1019950702098A
Other languages
English (en)
Other versions
KR100296517B1 (ko
Inventor
그레고리 카벤지안
Original Assignee
데니스 알. 레이벨
에이에스티 리서치, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데니스 알. 레이벨, 에이에스티 리서치, 인크. filed Critical 데니스 알. 레이벨
Publication of KR950704742A publication Critical patent/KR950704742A/ko
Application granted granted Critical
Publication of KR100296517B1 publication Critical patent/KR100296517B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Multi Processors (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Pipeline Systems (AREA)
  • Supply Devices, Intensifiers, Converters, And Telemotors (AREA)
  • Measurement And Recording Of Electrical Phenomena And Electrical Characteristics Of The Living Body (AREA)
  • Advance Control (AREA)

Abstract

데이타 파이프라이닝 능력을 갖고 있는 퍼스널 컴퓨터에 사용하기 위한 데이타 순서화 시스템이 개시된다. 퍼스널 컴퓨터는 메모리 유니트 또는 데이타 입/출력 유니트와 같은 하나 이상의 데이타 교환 유니트에 데이타 요구를 발생하는 중앙 처리 장지(CPU)를 포함한다. 데이타 순서화 시스템은 중앙 처리 장지(CPU)에 의해 전송된 데이타 요구를 나탸내는 입력을 수신하는 유한 상태 머신(FSM)을 포함한다. 입력은 FSM이 데이타 요구의 적절한 순서를 나타내는 상이한 출력 상태를 취하게 한다. FSM의 상태 출력은 발생된 데이타 요구에 응답하는 데이타의 적절한 순서를 보장하기 위해 데이타 교환 유니트와 CPU사이에서 데이타의 전송을 엔에이블 또는 디스에이블하는데 사용된다.

Description

파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 퍼스널 컴퓨터 시스템의 주요 내부 기능 소자들은 도시한 개약 블록도. 제2도는 제1도의 메모리 유니트의 주요 내부 기능 소자들 각각을 도시한 간략화된 개략 블록도.

Claims (4)

  1. 중앙 처리 장치(CPU), 데이타 통신 버스 및 다수의 데이타 발생 장치를 포함하고, 최소한 2개의 데이타 요구가 데이타 발생 장치로부터의 응답 수신 이전에 상기 CPU에 의해 발생될 수 있도록 구성되어 있는 퍼스널 컴퓨터 데이타 파이프라이닝 시스템에서 데이타를 관리하는 데이타 관리 시스템이 있어서, 상기 CPU로부터 데이타 요구를 수신하고, 데이타 요구가 상기 데이타 발생장치로 향하게 될 때 선택 신호를 출력하는 각각의 데이타 발생 장치와 관련된 선택회로; 및 각각의 데이타 발생 장치와 관련된 상태 머신을 포함하는데, 상기 상태 머신은 자신의 관련된 데이타 발생 장치와 관련된 상기 선택 회로로부터 상기 선택 신호를 수신하고 다른 데이타 발생 장치들과 관련된 선택 회로로부터 선택 신호를 수신하며, 상기 상태 머신은 자신의 관련된 데이타 발생 장치와 관련된 상기 선택 회로로부터의 활성선택 신호가 상기 다른 데이타 발생 장치 내의 상기 선택 회로로 부터의 활성 선택 신호 이전에 발생할 때 데이타를 통신 버스로 출력시키도록 자신의 관련된 데이타 발생 장치를 활성화시키는 것을 특징으로 하는 데이타 관리 시스템.
  2. 장치들(devices)이 파이프라인식 데이타 시스템에서 데이타 요구에 응답하는 순서를 제어하는 장치(apparatus)에 있어서, 각각의 장치에 관련되어 있고, 각각이 현재의 데이타 요구가 자신의 관련된 장치로 갈 예정인지를 결정하여, 상기 현재의 데이타 요구가 자신의 관련된 장치로 갈 예정일 때 활성 디코드 신호를 발행하는 디코더; 및 각각의 장치에 관련되어 있고, 각각이 자신의 관련된 장치와 관련된 상기 디코더로부터 상기 활성 디코드 신호를 수신하고 다른 장치들과 관련된 디코더들로부터 활성 디코드 신호들을 수신하는 상태 머신을 포함하고, 상기 상태 머신은 이전의 데이터 요구의 완료를 나타내는 싸이클 신호의 종료를 수신하고, 상기 상태 머신은 자신의 관련된 장치와 관련된 상기 디코더로부터의 상기 활성 디코드 신호가 현재의 가장 빠른(earliet)활성 디코드 신호라는 것을 상기 상태 머신이 결정할 때 활성 선택 신호를 발생하며, 상기 장치(device)는 데이타를 상기 파이프라인식 데이타 시스템이 출력하기 위해 상기 활성 선택 신호에 응답하는 것을 특징으로 하는 제어 장치.
  3. 제2항에 있어서, 상기 관련된 장치에 대한 상기 상태 머신은 상기 관련된 장치가 임의의 다른 활성 요구 이전에 발생된 활성 요구를 가질 때 활성되는 제1상태 신호, 상기 관련된 장치가 다른 활성 요구 이후에 발생된 활성 요구를 가질 때 활성되는 제2상태 신호, 임의의 장치가 활성 요구를 가질 때 활성되는 제3상태 신호 및 임의의 2개의 요구가 활성될 때 활성되는 제4상태 신호를 발행하는 것을 특징으로 하는 제어 장치.
  4. 파이프라인식 데이타 시스템에 있어서. 제1데이타 발행 장치; 제2데이타 발생 장치; 상기 제1 및 제2데이타 발생 장치로부터 데이타에 대한 요구를 발생하는데, 데이타에 대한 제1요구를 발생하고, 데이타에 대한 상기 제1요구에 대한 응답을 기다리지 않고 데이타에 대한 제2요구를 발생하는 제1장치; 상기 제1데이타 발생 장치와 관련된 제1디코더 및 제1제어기; 및 상기 제2데이타 발생 장치와 관련된 제2디코어 및 제2제어기를 포함하고 상기 제1디코더는 상기 제1 및 제2요구중의 어느 하나가 언제 상기 제1데이타 발생 장치로 갈 예정인지를 결정하여 상기 제1데이타 발생 장치로 갈 예정인 각각의 요구에 대한 제1활성 선택 신호를 발생하고; 상기 제2디코더는 상기 제1 및 제2 요구중의 어느 하나가 언제 상기 제2데이타 발생 장치로 갈 예정인지를 결정하여 상기 제2데이타 발생 장치로 갈 예정인 각각의 요구에 대한 제2활성 선택 신호를 발생하며; 상기 제1제어기는 제2데이타 발생 장치가 응답하지 않았던 임의의 제2활성 선택 신호 이전에 상기 제1활성 선택 신호가 발생할 때 상기 제1데이타 발생 장치로 하여금 데이타를 상기 파이프라인식 데이타 시스템이 제공하게 하도록 상기 제1 및 제2디코더로부터의 상기 활성 선택 신호에 응답하고; 상기 제2제어기는 제1데이타 발생 장치가 응답하지 않았던 임의의 제1활성 선택 신호 이전에 상기 제2활성 선택 신호가 발생할 때 상기 제2데이타 발생 장치로 하여금 데이타를 상기 파이프라인식 데이타 시스템이 제공하게 하도록 상기 제1 및 제2디코더로부터의 상기 활성 선택 신호에 응답하는 것을 특징으로 하는 파이프라인 데이타 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702098A 1992-11-25 1993-11-24 파이프라인식데이타순서화시스템 KR100296517B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US98180692A 1992-11-25 1992-11-25
US07/981806 1992-11-25

Publications (2)

Publication Number Publication Date
KR950704742A true KR950704742A (ko) 1995-11-20
KR100296517B1 KR100296517B1 (ko) 2001-10-24

Family

ID=25528665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702098A KR100296517B1 (ko) 1992-11-25 1993-11-24 파이프라인식데이타순서화시스템

Country Status (9)

Country Link
US (2) US5603042A (ko)
EP (1) EP0700540B1 (ko)
JP (1) JP3425443B2 (ko)
KR (1) KR100296517B1 (ko)
AT (1) ATE204660T1 (ko)
AU (1) AU666999B2 (ko)
CA (1) CA2150024C (ko)
DE (1) DE69330646D1 (ko)
WO (1) WO1994012935A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5666494A (en) * 1995-03-31 1997-09-09 Samsung Electronics Co., Ltd. Queue management mechanism which allows entries to be processed in any order
US5638534A (en) * 1995-03-31 1997-06-10 Samsung Electronics Co., Ltd. Memory controller which executes read and write commands out of order
EP1327991A3 (en) * 1997-10-10 2005-05-11 Rambus Inc. Apparatus and method for pipelined memory operations
AU9693398A (en) 1997-10-10 1999-05-03 Rambus Incorporated Apparatus and method for pipelined memory operations
US7325064B2 (en) * 2001-07-17 2008-01-29 International Business Machines Corporation Distributed locking protocol with asynchronous token prefetch and relinquish
JPWO2004025478A1 (ja) * 2002-09-11 2006-01-12 富士通株式会社 メモリブロック間のレイテンシ差を活用するデータ処理装置および方法
US20050144409A1 (en) * 2002-09-11 2005-06-30 Fujitsu Limited Data processing device and method utilizing latency difference between memory blocks
US7412574B2 (en) * 2004-02-05 2008-08-12 Micron Technology, Inc. System and method for arbitration of memory responses in a hub-based memory system
JP4982778B2 (ja) 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
KR102193682B1 (ko) 2014-08-01 2020-12-21 삼성전자주식회사 선택적 ecc 기능을 갖는 반도체 메모리 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181974A (en) * 1978-01-05 1980-01-01 Honeywell Information Systems, Inc. System providing multiple outstanding information requests
US4661905A (en) * 1983-09-22 1987-04-28 Digital Equipment Corporation Bus-control mechanism
JPS61160142A (ja) * 1984-12-29 1986-07-19 Hitachi Ltd デ−タ処理装置
US4937733A (en) * 1987-05-01 1990-06-26 Digital Equipment Corporation Method and apparatus for assuring adequate access to system resources by processors in a multiprocessor computer system
US4864496A (en) * 1987-09-04 1989-09-05 Digital Equipment Corporation Bus adapter module for interconnecting busses in a multibus computer system
US4858234A (en) * 1987-09-04 1989-08-15 Digital Equipment Corporation Method and apparatus for error recovery in a multibus computer system
US4987529A (en) * 1988-08-11 1991-01-22 Ast Research, Inc. Shared memory bus system for arbitrating access control among contending memory refresh circuits, peripheral controllers, and bus masters
US5239661A (en) * 1989-08-18 1993-08-24 Mitsubishi Denki Kabushiki Kaisha Hierarchical bus circuit having decoder generating local buses and devices select signals enabling switching elements to perform data transfer operations
US5289584A (en) * 1991-06-21 1994-02-22 Compaq Computer Corp. Memory system with FIFO data input
US5471638A (en) * 1991-10-04 1995-11-28 Bull Hn Inforamtion Systems Inc. Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests

Also Published As

Publication number Publication date
AU666999B2 (en) 1996-02-29
US5737627A (en) 1998-04-07
KR100296517B1 (ko) 2001-10-24
CA2150024A1 (en) 1994-06-09
JP3425443B2 (ja) 2003-07-14
JPH08503800A (ja) 1996-04-23
EP0700540A1 (en) 1996-03-13
US5603042A (en) 1997-02-11
CA2150024C (en) 2001-06-12
EP0700540A4 (en) 1998-06-03
DE69330646D1 (de) 2001-09-27
ATE204660T1 (de) 2001-09-15
EP0700540B1 (en) 2001-08-22
AU5678794A (en) 1994-06-22
WO1994012935A1 (en) 1994-06-09

Similar Documents

Publication Publication Date Title
KR920001358A (ko) 정보 처리 장치용 버스 시스템
KR880000858A (ko) 멀티 프로세서의 레벨 변경 동기 장치
KR970002590A (ko) 집적회로 장치와, 디지탈 데이타 처리 및 비디오 디스플레이 신호 발생 시스템
KR20090051238A (ko) 배리어 동작들의 방송 제약 방법 및 장치
KR950704742A (ko) 파이프라인식 데이타 순서화 시스템(Pipelined Data Ordering System)
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR910001565A (ko) 멀티프로세서 시스템
KR960704273A (ko) 데이터 버스(date bus)
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR100276136B1 (ko) 캐시 스트리밍을 가능하게 하기 위한 방법 및 장치
KR100190184B1 (ko) 직렬버스를 통해 데이타를 송신하는 회로
KR100283187B1 (ko) 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법
KR960703250A (ko) 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system)
KR940008321A (ko) 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로
KR920003849B1 (ko) 다중처리기 시스템에서의 LSM(Line Selection Matrix)
KR950012244A (ko) 멀티프로세서 시스템의 리셋회로
KR100216255B1 (ko) 멀티프로세서 시스템의 인터페이스 처리회로
KR960029993A (ko) 컴퓨터 분야의 인터럽트 제어 장치
JPH04190447A (ja) コンピュータ装置
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JPS63261451A (ja) マルチポ−トメモリコントロ−ラ
KR960018929A (ko) 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
JPH09319696A (ja) 記憶装置アクセスシステム
KR19980069502A (ko) 디엠에이 인터페이스 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee