KR960018929A - 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 - Google Patents

백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈 Download PDF

Info

Publication number
KR960018929A
KR960018929A KR1019940032126A KR19940032126A KR960018929A KR 960018929 A KR960018929 A KR 960018929A KR 1019940032126 A KR1019940032126 A KR 1019940032126A KR 19940032126 A KR19940032126 A KR 19940032126A KR 960018929 A KR960018929 A KR 960018929A
Authority
KR
South Korea
Prior art keywords
bus
module
signal
time
board
Prior art date
Application number
KR1019940032126A
Other languages
English (en)
Other versions
KR100307620B1 (ko
Inventor
최병환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940032126A priority Critical patent/KR100307620B1/ko
Publication of KR960018929A publication Critical patent/KR960018929A/ko
Application granted granted Critical
Publication of KR100307620B1 publication Critical patent/KR100307620B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0044—Versatile modular eurobus [VME]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)

Abstract

본 발명에 의한 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈은 중앙처리장치, 메모리, 로컬버스 인터페이스 컨트롤러, VME 버스 인터페이스 컨트롤러, 드라이브 버퍼와 시분할 버스 아비터로 구성된다. 따라서, 일정한 시간 T2에 3개의 버스동작이 동시에 이루어질 수 있도록 되어 있어 시스템에서 버스가 여러개 있는 것처럼 사용할 수 있다. 특히, 실시간 OS를 사용하는 시스템에서는 주어진 일정시간내에 다양한 데이타의 전송이 필요하나 기존의 버스용 모듈에서는 느린 모듈이 버스를 사용시 장시간 버스를 사용하기 위한 대기시간이 필요하며, 이는 예측이 불가하여 실시간 시스템에 적합하지 않았으나, 본 발명에 의한 버스용 모듈을 사용할 경우 이러한 단점을 개선시킬 수 있다.

Description

백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 버스용 모듈을 나타낸 블럭도.

Claims (3)

  1. 중앙처리장치, 메모리, 로컬버스 인터페이스 컨트롤러, VME 버스 인터페이스 컨트롤러 및 드라이브 버퍼를 구비한 버스용 모듈에 있어서, 각 모듈에서 요구하는 버스사용 요구신호들을 받아 버스클럭에 동기하여 버스 클럭하강때 버스사용승인을 위한 버스사용 허가번호를 순차적으로 주기 위한 시분할 버스 아비터를 포함하는 것을 특징으로 하는 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈.
  2. 제1항에 있어서, 상기 버스용 모듈의 마스터보드는 버스사용을 요청한 버스요구신호와 버스사용 허가번호가 일치할 경우 인에이블되어 VME버스로 각 신호가 입·출력되도록 하기 위한 드라이브 버퍼를 더 포함하는 것을 특징으로 하는 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈.
  3. 제1항에 있어서, 상기 버스용 모듈의 슬라이브보드는 어드레스 버스를 감시하여 자신이 해당된 버스사용 허가번호일때 자신의 보드 어드레스영역을 상기 마스터보드가 억세스하면 인에이턱되어 VME 버스의 신호가 입력되도록 하는 버퍼; 및 상기 VME버스의 신호가 안정되었을때 신호를 래치하여 슬레이브 보드 내부신호를 만들어주는 래치를 더 포함하는 것을 특징으로 하는 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032126A 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈 KR100307620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032126A KR100307620B1 (ko) 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032126A KR100307620B1 (ko) 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈

Publications (2)

Publication Number Publication Date
KR960018929A true KR960018929A (ko) 1996-06-17
KR100307620B1 KR100307620B1 (ko) 2001-12-01

Family

ID=37530460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032126A KR100307620B1 (ko) 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈

Country Status (1)

Country Link
KR (1) KR100307620B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433180B2 (en) 2005-02-05 2008-10-07 Samsung Sdi Co., Ltd. Exhaust pipe protecting tip and plasma display module including the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766361B2 (ja) * 1985-06-14 1995-07-19 富士通株式会社 データ転送方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7433180B2 (en) 2005-02-05 2008-10-07 Samsung Sdi Co., Ltd. Exhaust pipe protecting tip and plasma display module including the same

Also Published As

Publication number Publication date
KR100307620B1 (ko) 2001-12-01

Similar Documents

Publication Publication Date Title
DE3687947D1 (de) Schnittstelle und verfahren fuer buszugriff in einem rechner.
EP0450233A2 (en) Bus access for digital computer system
CA2124031A1 (en) System Direct Memory Access (DMA) Support Logic for PCI Based Computer System
KR930016891A (ko) 캐쉬 제어기
KR970049655A (ko) 직접메모리접근(dma) 제어장치
DE69507715D1 (de) Busbrücke
EP0242879A2 (en) Data processor with wait control allowing high speed access
US5918025A (en) Method and apparatus for converting a five wire arbitration/buffer management protocol into a two wire protocol
KR960018929A (ko) 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
US5872937A (en) System for optimizing bus arbitration latency and method therefor
KR960042387A (ko) 하이파이플러스 인터럽트버스 중재방법
KR100362061B1 (ko) 로칼 버스 제어 장치
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JP2982301B2 (ja) コンピュータ装置
JPH08180027A (ja) 調停回路
KR100258631B1 (ko) 멀티 프로세서 시스템의 버스 사용권 중재 장치
JPH0575140B2 (ko)
KR950025556A (ko) 메인프로세서와 서브프로세서 메모리 공유방법
KR910012941A (ko) 듀얼포트를 이용한 프로세서간 통신방식
KR950020134A (ko) 멀티 프로세서 시스템의 캐쉬 메모리 제어장치
KR940016221A (ko) 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치
WO1997023833A1 (fr) Systeme de bus pour un processeur d'informations
KR930010727A (ko) 컴퓨터 시스템의 dma 어드레스 확장장치
KR920013158A (ko) 다중처리기 시스템에서의 어드레스 버스 중재기
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee