KR920013158A - 다중처리기 시스템에서의 어드레스 버스 중재기 - Google Patents

다중처리기 시스템에서의 어드레스 버스 중재기 Download PDF

Info

Publication number
KR920013158A
KR920013158A KR1019900021814A KR900021814A KR920013158A KR 920013158 A KR920013158 A KR 920013158A KR 1019900021814 A KR1019900021814 A KR 1019900021814A KR 900021814 A KR900021814 A KR 900021814A KR 920013158 A KR920013158 A KR 920013158A
Authority
KR
South Korea
Prior art keywords
address bus
signal
address
arbitration
arbitr
Prior art date
Application number
KR1019900021814A
Other languages
English (en)
Other versions
KR930007049B1 (ko
Inventor
박병관
강경용
심원세
기안도
윤용호
박승규
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019900021814A priority Critical patent/KR930007049B1/ko
Publication of KR920013158A publication Critical patent/KR920013158A/ko
Application granted granted Critical
Publication of KR930007049B1 publication Critical patent/KR930007049B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

다중처리기 시스템에서의 어드레스 버스 중재기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 중재기의 구성을 나타낸 블럭도, 제2도는 본 발명의 중재기가 중재를 수행하는 과정을 나타낸 플로우챠트.

Claims (2)

  1. 다중처리기 시스템에 있어서, 중재의 동작을 제어하는 어드레스 버스 중재 제어로직(1)과, 요청신호(req)를 신호선(ABRQ 0∼ABRQ 12)중 할당된 하나에 구동하는 멀티플렉서(2)와, 어드레스 중재 버스의 신호선에 구동된 신호들 중 가장 우선 순위를 갖는 신호를 구별해 내는 우선순위 엔코더(4)와, 우선순위 엔코더(4)의 출력과 자신의 슬록 어드레스 신호(3)를 비교하는 4비트 비교기(5)와, 어드레스 버스의 사용이 공정하게 되도록 항상 점검되는 공정성 플래그(6)들로 구성됨을 특징으로 하는 다중처리기 시스템에서의 어드레스 버스 중재기.
  2. 제1항에 있어서, 어드레스 버스의 사용을 일시적으로 중단시키기 위해 리스폰더가 신호(ABINH)를 구동하면 중재기의 중제를 신호(ABINH)가 해제될 때까지 중단하도록한 다중처리기 시스템에서의 어드레스 버스중재기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900021814A 1990-12-26 1990-12-26 다중처리기 시스템에서의 어드레스 버스 중재기 KR930007049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021814A KR930007049B1 (ko) 1990-12-26 1990-12-26 다중처리기 시스템에서의 어드레스 버스 중재기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021814A KR930007049B1 (ko) 1990-12-26 1990-12-26 다중처리기 시스템에서의 어드레스 버스 중재기

Publications (2)

Publication Number Publication Date
KR920013158A true KR920013158A (ko) 1992-07-28
KR930007049B1 KR930007049B1 (ko) 1993-07-26

Family

ID=19308475

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021814A KR930007049B1 (ko) 1990-12-26 1990-12-26 다중처리기 시스템에서의 어드레스 버스 중재기

Country Status (1)

Country Link
KR (1) KR930007049B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10047758B2 (en) * 2016-06-20 2018-08-14 Lg Chem. Ltd. System for controlling operation of first and second electric fans

Also Published As

Publication number Publication date
KR930007049B1 (ko) 1993-07-26

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR890005739A (ko) 선택된 지연 버스트를 구비한 버스 마스터
KR920013158A (ko) 다중처리기 시스템에서의 어드레스 버스 중재기
KR910008592A (ko) Cpu의 버스 소유권의 해제 방지 지연 논리
KR910008593A (ko) 중앙 처리기용 중단 방식 제어
KR970066791A (ko) 다중 프로세서시스템에서 시스템 버스의 클럭속도를 향상시키는 방법
KR910006855A (ko) 인터럽트 제어회로
KR930004910Y1 (ko) 다중처리기 시스템에서의 데이터버스 중재기
KR960018929A (ko) 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
KR970068331A (ko) 이중화된 시스템에서 로칼 버스(MBus)와 시스템 버스(VMEBus)간의 정합을 위한 버스 중재 장치 및 그를 이용한 버스 중재 방법
KR950015097A (ko) 공유메모리를 이용한 이중 프로세서시스템
KR940015843A (ko) 다중 프로세서 시스템에서 프로세서 보드 사이의 데이타 전송을 지원하는 방법
KR970049688A (ko) 피씨아이(pci) 브리지 장치 및 방법
KR920004993A (ko) 버스 중재 로직을 가진 컴퓨터 시스템
KR880011679A (ko) Dma 억세스 중재 장치
KR960025114A (ko) 다중 프로세서 시스템에 있어서 시스템버스 전송제어장치
KR970049648A (ko) 가변 우선 버스 중재 방법
KR920020884A (ko) 버스 점유 중재장치
KR910012964A (ko) 인터럽트 버스의 중재 방법
KR950029956A (ko) 멀티프로세서 시스템의 버스중재기
KR940015815A (ko) 다중 프로세서 시스템의 버스중재기
KR920008614A (ko) 다중 프로세서 시스템의 이중버스 구조
KR910012959A (ko) 다중처리기 시스템에서의 인터럽트 전송 방법
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
KR940004459A (ko) 멀티콘트롤 유니트의 공통버스 중재장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020628

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee