KR890005739A - 선택된 지연 버스트를 구비한 버스 마스터 - Google Patents

선택된 지연 버스트를 구비한 버스 마스터 Download PDF

Info

Publication number
KR890005739A
KR890005739A KR1019880012082A KR880012082A KR890005739A KR 890005739 A KR890005739 A KR 890005739A KR 1019880012082 A KR1019880012082 A KR 1019880012082A KR 880012082 A KR880012082 A KR 880012082A KR 890005739 A KR890005739 A KR 890005739A
Authority
KR
South Korea
Prior art keywords
burst
cache
bus master
signal
providing
Prior art date
Application number
KR1019880012082A
Other languages
English (en)
Other versions
KR970003709B1 (ko
Inventor
엘. 스케일즈 3세 헌터
씨. 모이어 윌리암
디. 윌슨 윌리암
Original Assignee
빈센트 죠셉 로너
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 죠셉 로너, 모토로라 인코포레이티드 filed Critical 빈센트 죠셉 로너
Publication of KR890005739A publication Critical patent/KR890005739A/ko
Application granted granted Critical
Publication of KR970003709B1 publication Critical patent/KR970003709B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0879—Burst mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

요약 없음

Description

선택적 지연 버스트를 구비한 버스 마스터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 버스 마스터 구조를 갖는 데이타처리 시스템의 블럭도.
제2도는 제1도에 도시된 데이타처리 시스템의 동작 타이밍도.
제3도는 제1도에 도시된 버스 마스터의 버스트 제어 로직의 양호한 블럭도.
*도면의 주요부분에 대한 부호의 설명*
12 : 버스 마스터,13 : 메모리 시스템,
20 : 버퍼,24 : 버스트 제어기.

Claims (2)

  1. 버스 마스터에 의해 제공된 버스트 요구 신호에 응답하는 버스트에서 전송 오퍼랜드를 할 수 있는 메모리로 사용하기 위한 버스 마스터에 있어서, 상기 버스 마스터는 캐시라인의 복수개 각각의 오퍼랜드 복수개를 저장하기 위한 캐시와, 선택된 오퍼랜드가 상기 캐시내에 저장되었을 때 결정하도록 캐시를 처리 및 캐시 히트 신호를 제공하기 위한 캐시 제어수단과, 전송된 오퍼랜드는 복수개의 캐시라인을 묶도록 결정 및 그것에 응답하는 버스트 연기신호를 제공하기 위한 버스트 연기 수단과, 상기 캐시수단이 상기 캐시 히트 신호를 제공하지 않거나 상기 버스트 지연수단이 상기 버스트 연기 수단을 제공하지 않을 때 메모리에서 상기 버스트 요구 신호를 제공하기 위한 버스트 제어수단을 구비하는 것을 특징으로 하는 버스 마스터.
  2. 제1항에 있어서, 상기 버스트 제어수단은 디스에이블 신호에 응답하는 상기 메모리까지 상기 버스트 요구신호를 제공하는 것을 선택적으로 막는 것을 특징으로 하는 버스 마스터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880012082A 1987-09-21 1988-09-19 선택적 지연 버스트를 구비한 버스 마스터 KR970003709B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/099,359 US4816997A (en) 1987-09-21 1987-09-21 Bus master having selective burst deferral
US099,359 1987-09-21

Publications (2)

Publication Number Publication Date
KR890005739A true KR890005739A (ko) 1989-05-16
KR970003709B1 KR970003709B1 (ko) 1997-03-21

Family

ID=22274622

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880012082A KR970003709B1 (ko) 1987-09-21 1988-09-19 선택적 지연 버스트를 구비한 버스 마스터

Country Status (3)

Country Link
US (1) US4816997A (ko)
JP (1) JP2838210B2 (ko)
KR (1) KR970003709B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073969A (en) * 1988-08-01 1991-12-17 Intel Corporation Microprocessor bus interface unit which changes scheduled data transfer indications upon sensing change in enable signals before receiving ready signal
US5131083A (en) * 1989-04-05 1992-07-14 Intel Corporation Method of transferring burst data in a microprocessor
GB8915422D0 (en) * 1989-07-05 1989-08-23 Apricot Computers Plc Computer with cache
WO1991004536A1 (en) * 1989-09-20 1991-04-04 Dolphin Server Technology A/S Instruction cache architecture for parallel issuing of multiple instructions
US5157781A (en) * 1990-01-02 1992-10-20 Motorola, Inc. Data processor test architecture
JP2728591B2 (ja) * 1992-01-31 1998-03-18 富士通株式会社 情報処理装置
US5590307A (en) * 1993-01-05 1996-12-31 Sgs-Thomson Microelectronics, Inc. Dual-port data cache memory
US5903911A (en) * 1993-06-22 1999-05-11 Dell Usa, L.P. Cache-based computer system employing memory control circuit and method for write allocation and data prefetch
US5586297A (en) * 1994-03-24 1996-12-17 Hewlett-Packard Company Partial cache line write transactions in a computing system with a write back cache
US5911151A (en) * 1996-04-10 1999-06-08 Motorola, Inc. Optimizing block-sized operand movement utilizing standard instructions
US6006288A (en) * 1996-06-06 1999-12-21 Motorola, Inc. Method and apparatus for adaptable burst chip select in a data processing system
US5813041A (en) * 1996-06-06 1998-09-22 Motorola, Inc. Method for accessing memory by activating a programmable chip select signal
US7366829B1 (en) 2004-06-30 2008-04-29 Sun Microsystems, Inc. TLB tag parity checking without CAM read
US7509484B1 (en) 2004-06-30 2009-03-24 Sun Microsystems, Inc. Handling cache misses by selectively flushing the pipeline

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5750378A (en) * 1980-09-05 1982-03-24 Nec Corp Control system of data processor
US4370712A (en) * 1980-10-31 1983-01-25 Honeywell Information Systems Inc. Memory controller with address independent burst mode capability
JPS57105879A (en) * 1980-12-23 1982-07-01 Hitachi Ltd Control system for storage device
US4558429A (en) * 1981-12-17 1985-12-10 Honeywell Information Systems Inc. Pause apparatus for a memory controller with interleaved queuing apparatus
US4564899A (en) * 1982-09-28 1986-01-14 Elxsi I/O Channel bus
JPS63146143A (ja) * 1986-12-10 1988-06-18 Hitachi Ltd 記憶装置の転送制御方式

Also Published As

Publication number Publication date
KR970003709B1 (ko) 1997-03-21
JP2838210B2 (ja) 1998-12-16
US4816997A (en) 1989-03-28
JPH0195345A (ja) 1989-04-13

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR890005739A (ko) 선택된 지연 버스트를 구비한 버스 마스터
KR940012147A (ko) 마이크로컴퓨터 시스템
KR890005740A (ko) 선택적 개시 버스트를 구비한 버스 마스터
KR920006971A (ko) 멀티포오트메모리
KR930016891A (ko) 캐쉬 제어기
KR910005174A (ko) 이중영역 기억장치 제어기 및 그 제어방법
KR960011686A (ko) 서로 분리되어 제공되는 데이타 버스와 명령어 페치 버스를 가지는 데이타 처리기
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR840003853A (ko) 시이퀸스 콘트로울러
KR910008593A (ko) 중앙 처리기용 중단 방식 제어
KR970066899A (ko) 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
KR910006984A (ko) 화상메모리
KR960703250A (ko) 버스 시스템의 작동 방법 및 이 작동 방법을 수행하기 위한 장치(process and arrangement for operating a bus system)
JPS649548A (en) Cache memory device
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR970049577A (ko) 성능 저하를 방지하기 위한 개선된 통합 메모리 아키택쳐 시스템
JPS6429144A (en) Packet switch using ram arbiter
KR960025066A (ko) 상용디램을 이용한 듀얼포트 메모리 시스템
JPS5491028A (en) Memory control system of multiprocessor system
KR910001566A (ko) 공통 메모리 억쎄스방식
JPS6419457A (en) Memory device
KR930008614A (ko) 튜얼포트램을 이용한 통신시스템

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110629

Year of fee payment: 15

EXPY Expiration of term