JPH0766361B2 - データ転送方法 - Google Patents
データ転送方法Info
- Publication number
- JPH0766361B2 JPH0766361B2 JP60129260A JP12926085A JPH0766361B2 JP H0766361 B2 JPH0766361 B2 JP H0766361B2 JP 60129260 A JP60129260 A JP 60129260A JP 12926085 A JP12926085 A JP 12926085A JP H0766361 B2 JPH0766361 B2 JP H0766361B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- data
- time slot
- field
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【発明の詳細な説明】 〔概要〕 データ転送方式であって、共通バスを使用しての一連の
データ転送シーケンスを長時間共通バスを占有して行っ
ていたのに対して、前記一連のデータ転送シーケンスを
パイプライン処理することにより、共通バスを有効にし
かも効率的に使用するデータ転送が可能となる。
データ転送シーケンスを長時間共通バスを占有して行っ
ていたのに対して、前記一連のデータ転送シーケンスを
パイプライン処理することにより、共通バスを有効にし
かも効率的に使用するデータ転送が可能となる。
本発明は、共通バスを占有率が少なく効率良く使用する
データ転送方式に関する。
データ転送方式に関する。
情報処理装置を適当なレベルで単能な機能モジュールに
分割し、各機能モジュール間を結合する方式として各種
方式が開発され、実用化されている。このような各機能
モジュール間の結合方式の１つとしてバス結合方式があ
る。
分割し、各機能モジュール間を結合する方式として各種
方式が開発され、実用化されている。このような各機能
モジュール間の結合方式の１つとしてバス結合方式があ
る。
このバス結合方式には高速データ転送を必要とする機能
モジュール間（例えば、中央演算装置と主記憶部間）用
の高速バスと、それ程の高速性を必要としない機能モジ
ュール間（例えば、中央演算装置と入出力装置間）用の
低速バスの２組のバスを用いる方式と、単純化された１
組の共通バスを用いる方式とがある。
モジュール間（例えば、中央演算装置と主記憶部間）用
の高速バスと、それ程の高速性を必要としない機能モジ
ュール間（例えば、中央演算装置と入出力装置間）用の
低速バスの２組のバスを用いる方式と、単純化された１
組の共通バスを用いる方式とがある。
かかる共通バスの持つデータ転送能力を有効に利用し、
効率の良いデータ転送が可能なデータ転送方式の実用化
が望まれている。
効率の良いデータ転送が可能なデータ転送方式の実用化
が望まれている。
第４図は従来のデータ転送方式を説明するブロック図を
示す。
示す。
例えば、第４図に示すように複数種類の機能モジュール
３（１）〜３（４）,4（１）〜４（４）,5（１）,5
（２）とこれらを結合している共通バス１で構成するシ
ステムにおける従来のデータ転送方式としては、例えば
モジュール３（１）からモジュール４（１）へのデータ
転送を行う場合、モジュール３（１）からバス使用権を
獲得した後に行われる。
３（１）〜３（４）,4（１）〜４（４）,5（１）,5
（２）とこれらを結合している共通バス１で構成するシ
ステムにおける従来のデータ転送方式としては、例えば
モジュール３（１）からモジュール４（１）へのデータ
転送を行う場合、モジュール３（１）からバス使用権を
獲得した後に行われる。
即ち、バス使用権を獲得した後データの送出元（本例で
は、モジュール３（１））及び受信元（本例では、モジ
ュール４（１））を指定してその後にデータの受け渡し
が続き、最後に終了確認を表す情報或いは信号が送出さ
れると言う方式が一般的である。
は、モジュール３（１））及び受信元（本例では、モジ
ュール４（１））を指定してその後にデータの受け渡し
が続き、最後に終了確認を表す情報或いは信号が送出さ
れると言う方式が一般的である。
上記のようなモジュール３（１）,4（１）間におけるデ
ータ転送では、転送される各データの時間的間隔はある
一定の時間内に納める必要がある。
ータ転送では、転送される各データの時間的間隔はある
一定の時間内に納める必要がある。
例えば、チャネル装置（図示してない）に接続されたモ
ジュール３（１）と大型ディスク装置（図示してない）
に接続されたモジュール４（１）間に於けるデータ転送
において、両者のオリエンテーションを確保し、オーバ
ランを防ぐために前記の条件が必須である。
ジュール３（１）と大型ディスク装置（図示してない）
に接続されたモジュール４（１）間に於けるデータ転送
において、両者のオリエンテーションを確保し、オーバ
ランを防ぐために前記の条件が必須である。
尚、共通バス１使用権許可、データの送出元及び受信元
の指定等の共通バス１の使用に関する管理は各モジュー
ル３（１）〜３（４）,4（１）〜４（４）,5（１）,5
（２）に分割して持たせたり、一括した管理部を設ける
場合等がある。
の指定等の共通バス１の使用に関する管理は各モジュー
ル３（１）〜３（４）,4（１）〜４（４）,5（１）,5
（２）に分割して持たせたり、一括した管理部を設ける
場合等がある。
上述の一般的な従来のデータ転送方式の場合、事前，事
後の確認信号の遣り取りやデータの転送を直列的に処理
するため、１回のデータ転送が共通バス１を長時間占有
してしまう。
後の確認信号の遣り取りやデータの転送を直列的に処理
するため、１回のデータ転送が共通バス１を長時間占有
してしまう。
つまり、１回のデータ転送シーケンスでは、送受信モジ
ュール（本例の場合、モジュール３（１）,4（１））の
アドレス送出時間、その解読時間、データ送出時
間、データの有効性確認時間及び確認情報送出時間
が必要となる。そして、これらのモジュール間の１回の
データ転送シーケンスの間、他のモジュール間のデータ
転送は待ち状態となる。
ュール（本例の場合、モジュール３（１）,4（１））の
アドレス送出時間、その解読時間、データ送出時
間、データの有効性確認時間及び確認情報送出時間
が必要となる。そして、これらのモジュール間の１回の
データ転送シーケンスの間、他のモジュール間のデータ
転送は待ち状態となる。
また、仮に上記の対応策として１回のデータ転送動作で
受け渡しするデータ量を限定し、上記ののデータ送出
時間を短くすると、１回のデータ転送シーケンスにおけ
るのデータ送出時間以外の部分が共通バス１の能力の
大半を占めることになり、データの転送効率が悪くなる
という問題がある。
受け渡しするデータ量を限定し、上記ののデータ送出
時間を短くすると、１回のデータ転送シーケンスにおけ
るのデータ送出時間以外の部分が共通バス１の能力の
大半を占めることになり、データの転送効率が悪くなる
という問題がある。
第１図は、本発明の原理ブロック図を示す。
図中、共通バス１は、データ転送シーケンスにより定義
されるコントロールフィールド１（０）、データフィー
ルド１（１）及び制御信号線フィールド１（２）を有す
ると共に、各フィールド（１（０）〜１（２））は、時
分割された複数のタイムスロットを有する。
されるコントロールフィールド１（０）、データフィー
ルド１（１）及び制御信号線フィールド１（２）を有す
ると共に、各フィールド（１（０）〜１（２））は、時
分割された複数のタイムスロットを有する。
モジュール２（０）〜２（Ｎ）は、各々共通バス１で結
合され、相互間でデータ及び制御情報の転送を行う。ま
た、各モジュール２（０）〜２（Ｎ）は、各フィールド
１（０）〜１（２）と各々インタフェースを取る第１、
第２及び第３のアクセス部20（０）〜20（２））を有す
る。
合され、相互間でデータ及び制御情報の転送を行う。ま
た、各モジュール２（０）〜２（Ｎ）は、各フィールド
１（０）〜１（２）と各々インタフェースを取る第１、
第２及び第３のアクセス部20（０）〜20（２））を有す
る。
本発明は、データ及び制御情報の転送を行う共通バス１
で結合された複数のモジュール２（０）〜２（Ｎ）相互
間のデータ転送方法であって、 一連のデータ転送シーケンスは、最初に、コントロール
フィールド１（０）内の１つの第一のタイムスロットを
専有し、次に、第１のタイムスロットが終了した後に第
１の時間差をおいて開始されるデータフィールド１
（１）内の第２のタイムスロットを専有し、続いて、第
２のタイムスロットが終了した後に第２の時間差をおい
て開始される制御信号線フィールド１（２）の第３のタ
イムスロットを専有するものであり、 最初に、バス使用権を獲得したモジュールの第１のアク
セス部は、第１のタイムスロットにデータ転送先のモジ
ュールアドレスを送出すると共に、他のモジュールの第
１のアクセス部は、第１のタイムスロットからモジュー
ルアドレスを取り込み、 次に、バス使用権を獲得したモジュールの第２のアクセ
ス部は、第２のタイムスロットに転送すべきデータを送
出すると共に、他のモジュールは、第１の時間差内にお
いて、第１のタイムスロットから取り込んだモジュール
アドレスと自己のモジュールアドレスを比較し、アドレ
スが一致したモジュールの第２のアクセス部は、第２の
タイムスロットからデータを取り込み、 続いて、データを取り込んだモジュールは、第２の時間
差内において、第２のタイムスロットから取り込んだデ
ータをチェックし、当該モジュールの第３のアクセス部
は、チェック結果に応じた制御信号を第３のタイムスロ
ットに送出するように構成される。
で結合された複数のモジュール２（０）〜２（Ｎ）相互
間のデータ転送方法であって、 一連のデータ転送シーケンスは、最初に、コントロール
フィールド１（０）内の１つの第一のタイムスロットを
専有し、次に、第１のタイムスロットが終了した後に第
１の時間差をおいて開始されるデータフィールド１
（１）内の第２のタイムスロットを専有し、続いて、第
２のタイムスロットが終了した後に第２の時間差をおい
て開始される制御信号線フィールド１（２）の第３のタ
イムスロットを専有するものであり、 最初に、バス使用権を獲得したモジュールの第１のアク
セス部は、第１のタイムスロットにデータ転送先のモジ
ュールアドレスを送出すると共に、他のモジュールの第
１のアクセス部は、第１のタイムスロットからモジュー
ルアドレスを取り込み、 次に、バス使用権を獲得したモジュールの第２のアクセ
ス部は、第２のタイムスロットに転送すべきデータを送
出すると共に、他のモジュールは、第１の時間差内にお
いて、第１のタイムスロットから取り込んだモジュール
アドレスと自己のモジュールアドレスを比較し、アドレ
スが一致したモジュールの第２のアクセス部は、第２の
タイムスロットからデータを取り込み、 続いて、データを取り込んだモジュールは、第２の時間
差内において、第２のタイムスロットから取り込んだデ
ータをチェックし、当該モジュールの第３のアクセス部
は、チェック結果に応じた制御信号を第３のタイムスロ
ットに送出するように構成される。
かかる構成により、第１及び第２の時間差において、第
１及び第２のタイムスロットから取り込んだ情報を確認
するので、第２及び第３のアクセス部が各タイムスロッ
トから情報を取り込んだ時点で、第１及び第２のタイム
スロットを終了することができる。
１及び第２のタイムスロットから取り込んだ情報を確認
するので、第２及び第３のアクセス部が各タイムスロッ
トから情報を取り込んだ時点で、第１及び第２のタイム
スロットを終了することができる。
以下本発明の要旨を第２図，第３図に示す実施例により
具体的に説明する。
具体的に説明する。
第２図は本発明の実施例を説明するブロック図、第３図
は本実施例でのデータ転送状況を説明する動作図をそれ
ぞれ示す。尚、全図を通じて同一符号は同一対象物を示
す。
は本実施例でのデータ転送状況を説明する動作図をそれ
ぞれ示す。尚、全図を通じて同一符号は同一対象物を示
す。
第２図に示す本実施例では、共通バス１をデータ転送シ
ーケンスで送出される各種情報の転送に対応する３種類
のバスフィールド１（０）〜１（３）に分割すると共に
各フィールド１（０）〜１（３）を第３図に示すごとく
時分割された複数のタイムスロットで構成し、 データフィールド１（１）′の内容を修飾する領域及び
データフィールド１（１）′へのデータ送出元、受信元
となる０〜Ｎ台のモジュール２（０）〜２（ｎ）のアド
レスを示す領域よりなるコントロールフィールド１
（０）′と、 データ転送用の信号線であるデータフィールド１
（１）′と、 データフィールド１（１）′の正常な受取りを表す認知
信号（ACKLG）や受信元モジュール２（ｉ）でデータフ
ィールド１（１）′上のデータの取り込みが不可能であ
ることを表すビジィ信号（BUSY）等の制御信号線フィー
ルド１（２）′と、 からなるものとする。尚、本実施例は複数のデータ転送
が共通バス１上で時分割的に同時実行される場合であ
り、このためには各データの１つ１つにその付加情報
（例えば、送受信モジュールアドレス等）が必要とな
る。これらの処理は上述のコントロールフィールド１
（０）′の処理時間で行われるものとする。
ーケンスで送出される各種情報の転送に対応する３種類
のバスフィールド１（０）〜１（３）に分割すると共に
各フィールド１（０）〜１（３）を第３図に示すごとく
時分割された複数のタイムスロットで構成し、 データフィールド１（１）′の内容を修飾する領域及び
データフィールド１（１）′へのデータ送出元、受信元
となる０〜Ｎ台のモジュール２（０）〜２（ｎ）のアド
レスを示す領域よりなるコントロールフィールド１
（０）′と、 データ転送用の信号線であるデータフィールド１
（１）′と、 データフィールド１（１）′の正常な受取りを表す認知
信号（ACKLG）や受信元モジュール２（ｉ）でデータフ
ィールド１（１）′上のデータの取り込みが不可能であ
ることを表すビジィ信号（BUSY）等の制御信号線フィー
ルド１（２）′と、 からなるものとする。尚、本実施例は複数のデータ転送
が共通バス１上で時分割的に同時実行される場合であ
り、このためには各データの１つ１つにその付加情報
（例えば、送受信モジュールアドレス等）が必要とな
る。これらの処理は上述のコントロールフィールド１
（０）′の処理時間で行われるものとする。
又、共通バス１に接続されている各モジュール２（０）
〜２（ｎ）のインタフェース部分には、上記フィールド
１（０）′〜１（２）′に対応してコントロールフィー
ルドアクセス部20（０）′、データフィールドアクセス
部20（１）′、制御信号線フィールドアクセス部20
（２）′とが設けられている。
〜２（ｎ）のインタフェース部分には、上記フィールド
１（０）′〜１（２）′に対応してコントロールフィー
ルドアクセス部20（０）′、データフィールドアクセス
部20（１）′、制御信号線フィールドアクセス部20
（２）′とが設けられている。
第３図において（１）はコントロールフィールド１
（０）′を、（２）はデータフィールド１（１）′を、
（３）は制御信号線フィールド１（２）′をそれぞれ示
す。
（０）′を、（２）はデータフィールド１（１）′を、
（３）は制御信号線フィールド１（２）′をそれぞれ示
す。
又、はモジュール２（０）〜２（Ｎ）がタイムスロッ
ト0m−１で共通バス１の使用権を獲得する領域、 はタイムスロット0mでコントロールフィールド１
（０）′に送受信モジュールアドレス等を送出する領
域、 はで送出されたコントロールフィールド１（０）′
の内容を全モジュール２（０）〜２（Ｎ）が解読する領
域、 は送出元として指定されたモジュール（本実施例で
は、モジュール２（０）とする）がデータフィールド１
（１）′にタイムスロット1mで転送すべきデータを送出
し、受信元として指定されたモジュール（本実施例で
は、モジュール２（ｉ）とする）がその内容を取り込む
領域、 はで送出されたデータのパリティチェックを行う領
域、 は制御信号線フィールド１（２）′にタイムスロット
2mででチェック結果が正しい場合、受信元モジュール
２（ｉ）から認知信号（ACKLG）を送出したり、又もし
受信元モジュール２（ｉ）が所定条件によりデータを受
け取れない場合やで送出された送信元モジュール２
（０）からのデータを受信元モジュール２（ｉ）が受け
取りたくない場合等ビジィ（BUSY）を送出する領域をそ
れぞれ示す。
ト0m−１で共通バス１の使用権を獲得する領域、 はタイムスロット0mでコントロールフィールド１
（０）′に送受信モジュールアドレス等を送出する領
域、 はで送出されたコントロールフィールド１（０）′
の内容を全モジュール２（０）〜２（Ｎ）が解読する領
域、 は送出元として指定されたモジュール（本実施例で
は、モジュール２（０）とする）がデータフィールド１
（１）′にタイムスロット1mで転送すべきデータを送出
し、受信元として指定されたモジュール（本実施例で
は、モジュール２（ｉ）とする）がその内容を取り込む
領域、 はで送出されたデータのパリティチェックを行う領
域、 は制御信号線フィールド１（２）′にタイムスロット
2mででチェック結果が正しい場合、受信元モジュール
２（ｉ）から認知信号（ACKLG）を送出したり、又もし
受信元モジュール２（ｉ）が所定条件によりデータを受
け取れない場合やで送出された送信元モジュール２
（０）からのデータを受信元モジュール２（ｉ）が受け
取りたくない場合等ビジィ（BUSY）を送出する領域をそ
れぞれ示す。
第３図のように１組の送信モジュールと受信モジュール
がタイムスロット0m,1m,2mを使ってデータ転送するとそ
れらのタイムスロットを開放するので、別の組の送信モ
ジュールと受信モジュールは順次タイムスロット0m＋1,
1m＋1,2m＋１を使ってデータ転送することが出来る。
がタイムスロット0m,1m,2mを使ってデータ転送するとそ
れらのタイムスロットを開放するので、別の組の送信モ
ジュールと受信モジュールは順次タイムスロット0m＋1,
1m＋1,2m＋１を使ってデータ転送することが出来る。
使用権が獲得できれば同一組のモジュール間で連続して
タイムスロットを使用してデータ転送を連続して行うこ
とも出来る。
タイムスロットを使用してデータ転送を連続して行うこ
とも出来る。
従って、共通バスは複数組のモジュールの並列的な使
用、いわゆるパイプライン処理が可能となり、従来と比
較して数倍に使用効率を高めることが出来る。
用、いわゆるパイプライン処理が可能となり、従来と比
較して数倍に使用効率を高めることが出来る。
次に、第３図に基づき本実施例の動作を説明する。
送信元モジュール２（０）からのバス使用権要求によ
り、バス使用権が獲得されるとコントロールフィールド
アクセス部20（０）′のフリップフロップ（以下F.Fと
称する）211にバス使用件獲得信号（GRANT）が入力す
る。
り、バス使用権が獲得されるとコントロールフィールド
アクセス部20（０）′のフリップフロップ（以下F.Fと
称する）211にバス使用件獲得信号（GRANT）が入力す
る。
これによりF.F211はクロックCLK1でタイミングを取りド
ライバ213に対するイネーブル信号を送出する。イネー
ブル信号を受けたドライバ213は予めF.F212に設定して
ある送受信モジュールアドレス等をコントロールフィー
ルド１（０）′に送出する。
ライバ213に対するイネーブル信号を送出する。イネー
ブル信号を受けたドライバ213は予めF.F212に設定して
ある送受信モジュールアドレス等をコントロールフィー
ルド１（０）′に送出する。
コントロールフィールド１（０）′に送出された内容は
レシーバ214に取り込みF.F221に一旦格納し、クロックC
LK1でアクセスされ比較回路222（以下CMP222と称する）
にその内容を出力する。CMP222は予めセットしている自
モジュール２（０）〜２（ｎ）のアドレス等と比較す
る。
レシーバ214に取り込みF.F221に一旦格納し、クロックC
LK1でアクセスされ比較回路222（以下CMP222と称する）
にその内容を出力する。CMP222は予めセットしている自
モジュール２（０）〜２（ｎ）のアドレス等と比較す
る。
比較結果送信元アドレスと一致したモジュール２（０）
は送信元モジュールとして指定されたことを表すSRC信
号をF.F223に送る。又、受信元アドレスと一致したモジ
ュール２（ｉ）は受信元モジュールとして指定されたこ
とを表すDST信号をF.F231に送る。
は送信元モジュールとして指定されたことを表すSRC信
号をF.F223に送る。又、受信元アドレスと一致したモジ
ュール２（ｉ）は受信元モジュールとして指定されたこ
とを表すDST信号をF.F231に送る。
送信元モジュール２（０）は、F.F223からのイネーブル
信号によりドライバ225がF.F224に格納しているデータ
をデータフィールド１（１）′に送出する。尚、この時
のクロックはコントロールフィールドアクセス部20
（０）′でのクロックCLK1とは位相が相違するクロック
CLK2である。
信号によりドライバ225がF.F224に格納しているデータ
をデータフィールド１（１）′に送出する。尚、この時
のクロックはコントロールフィールドアクセス部20
（０）′でのクロックCLK1とは位相が相違するクロック
CLK2である。
一方、受信元モジュール２（ｉ）はデータフィールド１
（１）′に送出されているデータをレシーバ226にて取
り込みF.F233に一旦格納し、クロックCLK2でアクセスさ
れ格納しているデータをパリティチェック部234に送出
する。
（１）′に送出されているデータをレシーバ226にて取
り込みF.F233に一旦格納し、クロックCLK2でアクセスさ
れ格納しているデータをパリティチェック部234に送出
する。
パリティチェック部234ではデータフィールド１
（１）′のパリティの正当性をチェックしてその結果信
号をF.F235に出力する。F.F235では正常な受取りを表す
認知信号（ACKLG）を格納しており、前記信号により認
知信号（ACKLG）を制御信号線フィールド１（２）にド
ライバ236を経て送出する。
（１）′のパリティの正当性をチェックしてその結果信
号をF.F235に出力する。F.F235では正常な受取りを表す
認知信号（ACKLG）を格納しており、前記信号により認
知信号（ACKLG）を制御信号線フィールド１（２）にド
ライバ236を経て送出する。
尚、この時点では、ドライバ236はDST信号を受けたF.F2
31,232にてイネーブル信号を受信した状態にある。又、
F.F238は認知信号（ACKLG）を制御信号線フィールド１
（２）からレシーバ237を経て格納するレジスタとして
動作する。
31,232にてイネーブル信号を受信した状態にある。又、
F.F238は認知信号（ACKLG）を制御信号線フィールド１
（２）からレシーバ237を経て格納するレジスタとして
動作する。
第３図に示す斜線部分は上述の方法で各フィール１
（ｉ）を経由してデータ転送処理が行われている過程を
表示している。
（ｉ）を経由してデータ転送処理が行われている過程を
表示している。
以上のような本発明によれば、共通バス上でのデータ転
送を時分割的に並列処理し、各データ転送の共通バス処
理能力に占める割合いを減少させることが出来るので、
共通バスの使用効率の高い高速多重データ転送が可能と
なる効果がある。
送を時分割的に並列処理し、各データ転送の共通バス処
理能力に占める割合いを減少させることが出来るので、
共通バスの使用効率の高い高速多重データ転送が可能と
なる効果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例を説明するブロック図、 第３図は本実施例でのデータ転送状況を説明する動作
図、 第４図は従来のデータ転送方式を説明するブロック図、 をそれぞれ示す。 図において、 １は共通バス、 １（０）〜１（ｎ）はバスフィールド、 １（０）′はコントロールフィール、 １（１）′はデータフィールド、 １（２）′は制御信号線フィールド、 ２（０）〜２（ｎ）,3（１）〜５（２）はモジュール、 20（０）〜20（ｎ）はバスフィールドアクセス部、 20（０）′はコントロールフィールドアクセス部、 20（１）′はデータフィールドアクセス部、 20（２）′は制御信号線フィールドアクセス部、 211,212,221,223,224,231〜233,235,238はF.F、 213,225,236はドライバ、 214,226,237はレシーバ、 222はCMP、 234はパリティチェック部、 をそれぞれ示す。
図、 第４図は従来のデータ転送方式を説明するブロック図、 をそれぞれ示す。 図において、 １は共通バス、 １（０）〜１（ｎ）はバスフィールド、 １（０）′はコントロールフィール、 １（１）′はデータフィールド、 １（２）′は制御信号線フィールド、 ２（０）〜２（ｎ）,3（１）〜５（２）はモジュール、 20（０）〜20（ｎ）はバスフィールドアクセス部、 20（０）′はコントロールフィールドアクセス部、 20（１）′はデータフィールドアクセス部、 20（２）′は制御信号線フィールドアクセス部、 211,212,221,223,224,231〜233,235,238はF.F、 213,225,236はドライバ、 214,226,237はレシーバ、 222はCMP、 234はパリティチェック部、 をそれぞれ示す。
Claims (1)
- 【請求項１】データ及び制御情報の転送を行う共通バス
（１）で結合された複数のモジュール（２（０）〜２
（Ｎ））相互間のデータ転送方法であって、 前記共通バス（１）は、データ転送シーケンスにより定
義されるコントロールフィールド（１（０））、データ
フィールド（１（１））及び制御信号線フィールド（１
（２））を有すると共に、前記各フィールド（１（Ｏ）
〜１（２））は、時分割された複数のタイムスロットを
有し、 前記各モジュール（２（０）〜２（Ｎ））は、前記各フ
ィールド（１（Ｏ）〜１（２））と各々インタフェース
を取る第１、第２及び第３のアクセス部（20（０）〜20
（２））を有し、 一連のデータ転送シーケンスは、最初に、前記コントロ
ールフィールド（１（０））内の１つの第一のタイムス
ロットを専有し、次に、前記第１のタイムスロットが終
了した後に第１の時間差をおいて開始される前記データ
フィールド（１（１））内の第２のタイムスロットを専
有し、続いて、前記第２のタイムスロットが終了した後
に第２の時間差をおいて開始される前記制御信号線フィ
ールド（１（２））の第３のタイムスロットを専有する
ものであり、 最初に、バス使用権を獲得したモジュールの第１のアク
セス部は、前記第１のタイムスロットにデータ転送先の
モジュールアドレスを送出すると共に、他のモジュール
の第１のアクセス部は、前記第１のタイムスロットから
モジュールアドレスを取り込み、 次に、バス使用権を獲得したモジュールの第２のアクセ
ス部は、前記第２のタイムスロットに転送すべきデータ
を送出すると共に、他のモジュールは、前記第１の時間
差内において、前記第１のタイムスロットから取り込ん
だモジュールアドレスと自己のモジュールアドレスを比
較し、アドレスが一致したモジュールの第２のアクセス
部は、前記第２のタイムスロットからデータを取り込
み、 続いて、データを取り込んだモジュールは、前記第２の
時間差内において、前記第２のタイムスロットから取り
込んだデータをチェックし、当該モジュールの第３のア
クセス部は、チェック結果に応じた制御信号を前記第３
のタイムスロットに送出する こと特徴とするデータ転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60129260A JPH0766361B2 (ja) | 1985-06-14 | 1985-06-14 | データ転送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60129260A JPH0766361B2 (ja) | 1985-06-14 | 1985-06-14 | データ転送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61292765A JPS61292765A (ja) | 1986-12-23 |
| JPH0766361B2 true JPH0766361B2 (ja) | 1995-07-19 |
Family
ID=15005167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60129260A Expired - Fee Related JPH0766361B2 (ja) | 1985-06-14 | 1985-06-14 | データ転送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766361B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG48361A1 (en) * | 1994-02-04 | 1998-04-17 | Philips Electronics Nv | Sorting sequential data prior to distribution over parallel processors in random access manner |
| KR100307620B1 (ko) * | 1994-11-30 | 2001-12-01 | 윤종용 | 백플레인버스를시분할방식으로사용하기위한버스용모듈 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5081033A (ja) * | 1973-11-15 | 1975-07-01 | ||
| JPS57168323A (en) * | 1981-04-10 | 1982-10-16 | Hitachi Ltd | Data transmitting device |
-
1985
- 1985-06-14 JP JP60129260A patent/JPH0766361B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61292765A (ja) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5131085A (en) | High performance shared main storage interface | |
| US4556939A (en) | Apparatus for providing conflict-free highway access | |
| EP0293860B1 (en) | Peripheral controller and adapter interface | |
| US5526495A (en) | Bus control system in a multi-processor system | |
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| JPH0766361B2 (ja) | データ転送方法 | |
| JPS5839331B2 (ja) | 要求選択方式 | |
| US5671370A (en) | Alternating data valid control signals for high performance data transfer | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JP2545936B2 (ja) | バスインターフェースユニット | |
| JPS6049350B2 (ja) | デ−タバス制御方式 | |
| JP2713204B2 (ja) | 情報処理システム | |
| SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
| JPS6368957A (ja) | 情報処理装置におけるデ−タ転送方式 | |
| JPS5837575B2 (ja) | ボセンケツゴウソウチ | |
| JPH03132857A (ja) | 複数ｃｐｕ間データ転送回路 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| JPH04225458A (ja) | コンピュータ | |
| JPH0572619B2 (ja) | ||
| JP2976358B2 (ja) | バス獲得制御方式 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPH064470A (ja) | データ転送システム | |
| JPH0136740B2 (ja) | ||
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPS6095674A (ja) | デ−タ伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |