JPH03132857A - 複数ｃｐｕ間データ転送回路 - Google Patents
複数ｃｐｕ間データ転送回路Info
- Publication number
- JPH03132857A JPH03132857A JP27232789A JP27232789A JPH03132857A JP H03132857 A JPH03132857 A JP H03132857A JP 27232789 A JP27232789 A JP 27232789A JP 27232789 A JP27232789 A JP 27232789A JP H03132857 A JPH03132857 A JP H03132857A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- register
- read
- flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 description 17
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、複数のＣＰ ｔＪ間においてデータを転送す
るマルチＣＰＵシステムに係り、特に、複数のＣＰＵ間
においてデータレジスタを介して相互にデータの交換を
高速に行うことのできる複数ＣＰＵ間データ転送回路に
関する。
るマルチＣＰＵシステムに係り、特に、複数のＣＰＵ間
においてデータレジスタを介して相互にデータの交換を
高速に行うことのできる複数ＣＰＵ間データ転送回路に
関する。
一般に、複数のＣＰＵ間においては、相互にデータの交
換が行なわれている。複数のＣＰＵ間における相互のデ
ータ交換の方法としては、従来、バス共有方式、メモリ
共有方式、Ｉ１０レジスタ交換方式等がよく用いられて
いる。このうち、バス共有方式、メモリ共有方式は、回
路が複雑になるため特殊用途に限定されて使われており
、−船釣には、Ｔ／○レジスタ交換方式が多く用いられ
ている。 このＩ１０レジスタ交換方式は、第３図に示す如く構成
されている。この第３図は、Ｉ１０レジスタ交換方式に
おける複数ＣＰＵ間データ転送回路の構成ブロック図で
、説明の便宜上送信側ＣＰＵ１００から、送信側ＣＰＵ
１３０ヘデータを転送するのに必要な構成要素のみを示
している。すなわち、送信側ＣＰＵ１００のデータ端子
ＤＴには、バスライン１１０によってデータレジスタ１
２０の端子りが接続されている。そして、このデータレ
ジスタ１２０の出方端子Ｑには、受信側ＣＰＵ１３０の
データ端子ＤＴがバスライン１４０によって接続されて
いる。また、送信側ＣＰＵｌ０ｏの書き込み出力端子Ｉ
Ｏ−ＷＴには、データレジスタ１２０のセット端子Ｔ
と、書込フラグレジスタ１５０のセット端子Ｓが接続さ
れている。 この書込フラグレジスタ１５０は、送信側ＣＰＵ１００
からデータレジスタ１２０への書き込みの状態を管理す
るものである。この書込フラグレジスタ１５０の出力端
子Ｑには、データバッファ１６０の入力端子りと、送信
側ＣＰＵ１００のデータ端子ＤＴが接続されている。ま
た、データバッファ１６０の出力端子Ｑには、受信側Ｃ
ＰＵ１３０が接続されている。また、送信側ＣＰＵ１０
０のリード端子ｌ０−ＲＤには、書込フラグレジスタ１
５０のＥ端子が接続されている。 また、受信側ＣＰＵ１３０の読み取り出方端子ｌ０−Ｒ
Ｉ）１には、データレジスタ１２０のりセット端子Ｅと
、書込フラグレジスタ１５０のリセット端子Ｔが接続さ
れている。さらに、受信側ＣＰＵ１３０の読み取りフラ
グ検出端子ｌ０−ＲＤ２には、データバッファ１６０の
Ｅ端子が接続されている。 このように構成される複数ＣＰＵ間データ転送回路にお
けるデータレジスタ１２０は、送信側ＣＰＵ１００の書
き込み出力端子ＴＯ・ＷＴから出力される書き込み信号
によってセットされ、送信側ＣＰＵ１００のデータが書
き込まれる。このデータレジスタ１２０への書き込みは
、書き込みフラグレジスタ１５０の出力端子Ｑから読み
込みフラグ（ＳＥＴ−ＦＬＧ＝ ［ｒｌ、ｉｌ）が立っ
ているか否かを検出してからでないとできない。すなわ
ち、送信側ＣＰＵ１００の処理においては、データレジ
スタ１２０に新たなデータの転送を行うのに先立って、
受信側ＣＰＵ１３０がデータレジスタ１２０にラッチさ
れているデータを読み取ったことを確認する処理が行わ
れる。 この送信側ＣＰＵ１００の書き込み出力端子ｌ０−ＷＴ
から出力される書き込み信号によって、書き込みフラグ
レジスタ１５０の出力端子Ｑからは、５ＥＴ−ＦＬＧ
Ｉｒ１ｊｌが出力される。 この書き込みフラグレジスタ１５０は、受信側ＣＰＵ１
３０の読み取り出力端子ＩＯ・ＲＤＩから出力される読
み取り信号によってリセットされる。そして、この受信
側ＣＰＵ１３０の読み取り出力端子ｌ０−ＲＤｌから出
力される読み取り信号によってデータレジスタ１２０に
ラッチされているデータが、受信側ＣＰＵ１３０側に転
送される。この受信側ＣＰＵ１３０のデータレジスタ１
２０からのデータ読み込みは、書き込みフラグレジスタ
１５０の出力端子Ｑから読み込みフラグ（ＳＥＴ−ＦＬ
Ｇ＝ ｔｒｉ ）が立っているか否かを検出してからで
ないとできない。すなわち、受信側ＣＰＵ１３０におい
ては、データレジスタ１２０からデータを読み込む（デ
ータの転送）のに先立って、送信側ＣＰＵ１００からデ
ータレジスタ１２０に新しいデータを書き込んだことを
確認する処理が行われる。 また、データバッファ１６０は、受信側ＣＰＵ１３０の
読み取りフラグ検出端子■０・ＲＤ２からフラグ読み取
り信号を出力したとき（ＳＥＴ・ＦＬＧ＝ ｔｒｉ、ｊ
の信号を出力したとき）のみ書き込みフラグレジスタ１
５０の状＠（ＳＥＴ−ＦＬＧがｔｒｉ、ｌｌになってい
る状態）をバスライン１４０を介して受信側ＣＰＵ１３
０のデータ端子ＤＴに出力する。この書き込みフラグレ
ジスタ１５０の状態によって受信側ＣＰＵ１３０は、送
信側ＣＰＵ１００が新しいデータを書き込んだことを確
認している。この確認に基づいて受信側ＣＰＵｌ３０の
読み取り出力端子ｌ０−ＲＤＩから出力される読み取り
信号によってデータレジスタ１２０にラッチされている
データが、受信側ＣＰＵＩ ３０側に転送される。 そこで、受信側ＣＰＵ１３０では、読み取りフラグ検出
端チエ○・ＲＤ２から読取フラグを読み取るフラグ読み
取り信号を出力し、書き込みフラグレジスタ１５０の状
態（ＳＥＴ−ＦＬＧが１ｍｌ、ｆｉになっているか否か
）を検出し、この書き込みフラグレジスタ１５０の状態
が［ｒｌ、ｊｌになっていると送信側ＣＰＵ１００に新
しいデータが書き込まれたことを確認する。しかる後、
受信側ＣＰＵｌ３０は、読み取り出力端子Ｔｏ・ＲＤＩ
がら読み取り信号を出力し、データレジスタ１２０にラ
ッチされているデータを読み取る。
換が行なわれている。複数のＣＰＵ間における相互のデ
ータ交換の方法としては、従来、バス共有方式、メモリ
共有方式、Ｉ１０レジスタ交換方式等がよく用いられて
いる。このうち、バス共有方式、メモリ共有方式は、回
路が複雑になるため特殊用途に限定されて使われており
、−船釣には、Ｔ／○レジスタ交換方式が多く用いられ
ている。 このＩ１０レジスタ交換方式は、第３図に示す如く構成
されている。この第３図は、Ｉ１０レジスタ交換方式に
おける複数ＣＰＵ間データ転送回路の構成ブロック図で
、説明の便宜上送信側ＣＰＵ１００から、送信側ＣＰＵ
１３０ヘデータを転送するのに必要な構成要素のみを示
している。すなわち、送信側ＣＰＵ１００のデータ端子
ＤＴには、バスライン１１０によってデータレジスタ１
２０の端子りが接続されている。そして、このデータレ
ジスタ１２０の出方端子Ｑには、受信側ＣＰＵ１３０の
データ端子ＤＴがバスライン１４０によって接続されて
いる。また、送信側ＣＰＵｌ０ｏの書き込み出力端子Ｉ
Ｏ−ＷＴには、データレジスタ１２０のセット端子Ｔ
と、書込フラグレジスタ１５０のセット端子Ｓが接続さ
れている。 この書込フラグレジスタ１５０は、送信側ＣＰＵ１００
からデータレジスタ１２０への書き込みの状態を管理す
るものである。この書込フラグレジスタ１５０の出力端
子Ｑには、データバッファ１６０の入力端子りと、送信
側ＣＰＵ１００のデータ端子ＤＴが接続されている。ま
た、データバッファ１６０の出力端子Ｑには、受信側Ｃ
ＰＵ１３０が接続されている。また、送信側ＣＰＵ１０
０のリード端子ｌ０−ＲＤには、書込フラグレジスタ１
５０のＥ端子が接続されている。 また、受信側ＣＰＵ１３０の読み取り出方端子ｌ０−Ｒ
Ｉ）１には、データレジスタ１２０のりセット端子Ｅと
、書込フラグレジスタ１５０のリセット端子Ｔが接続さ
れている。さらに、受信側ＣＰＵ１３０の読み取りフラ
グ検出端子ｌ０−ＲＤ２には、データバッファ１６０の
Ｅ端子が接続されている。 このように構成される複数ＣＰＵ間データ転送回路にお
けるデータレジスタ１２０は、送信側ＣＰＵ１００の書
き込み出力端子ＴＯ・ＷＴから出力される書き込み信号
によってセットされ、送信側ＣＰＵ１００のデータが書
き込まれる。このデータレジスタ１２０への書き込みは
、書き込みフラグレジスタ１５０の出力端子Ｑから読み
込みフラグ（ＳＥＴ−ＦＬＧ＝ ［ｒｌ、ｉｌ）が立っ
ているか否かを検出してからでないとできない。すなわ
ち、送信側ＣＰＵ１００の処理においては、データレジ
スタ１２０に新たなデータの転送を行うのに先立って、
受信側ＣＰＵ１３０がデータレジスタ１２０にラッチさ
れているデータを読み取ったことを確認する処理が行わ
れる。 この送信側ＣＰＵ１００の書き込み出力端子ｌ０−ＷＴ
から出力される書き込み信号によって、書き込みフラグ
レジスタ１５０の出力端子Ｑからは、５ＥＴ−ＦＬＧ
Ｉｒ１ｊｌが出力される。 この書き込みフラグレジスタ１５０は、受信側ＣＰＵ１
３０の読み取り出力端子ＩＯ・ＲＤＩから出力される読
み取り信号によってリセットされる。そして、この受信
側ＣＰＵ１３０の読み取り出力端子ｌ０−ＲＤｌから出
力される読み取り信号によってデータレジスタ１２０に
ラッチされているデータが、受信側ＣＰＵ１３０側に転
送される。この受信側ＣＰＵ１３０のデータレジスタ１
２０からのデータ読み込みは、書き込みフラグレジスタ
１５０の出力端子Ｑから読み込みフラグ（ＳＥＴ−ＦＬ
Ｇ＝ ｔｒｉ ）が立っているか否かを検出してからで
ないとできない。すなわち、受信側ＣＰＵ１３０におい
ては、データレジスタ１２０からデータを読み込む（デ
ータの転送）のに先立って、送信側ＣＰＵ１００からデ
ータレジスタ１２０に新しいデータを書き込んだことを
確認する処理が行われる。 また、データバッファ１６０は、受信側ＣＰＵ１３０の
読み取りフラグ検出端子■０・ＲＤ２からフラグ読み取
り信号を出力したとき（ＳＥＴ・ＦＬＧ＝ ｔｒｉ、ｊ
の信号を出力したとき）のみ書き込みフラグレジスタ１
５０の状＠（ＳＥＴ−ＦＬＧがｔｒｉ、ｌｌになってい
る状態）をバスライン１４０を介して受信側ＣＰＵ１３
０のデータ端子ＤＴに出力する。この書き込みフラグレ
ジスタ１５０の状態によって受信側ＣＰＵ１３０は、送
信側ＣＰＵ１００が新しいデータを書き込んだことを確
認している。この確認に基づいて受信側ＣＰＵｌ３０の
読み取り出力端子ｌ０−ＲＤＩから出力される読み取り
信号によってデータレジスタ１２０にラッチされている
データが、受信側ＣＰＵＩ ３０側に転送される。 そこで、受信側ＣＰＵ１３０では、読み取りフラグ検出
端チエ○・ＲＤ２から読取フラグを読み取るフラグ読み
取り信号を出力し、書き込みフラグレジスタ１５０の状
態（ＳＥＴ−ＦＬＧが１ｍｌ、ｆｉになっているか否か
）を検出し、この書き込みフラグレジスタ１５０の状態
が［ｒｌ、ｊｌになっていると送信側ＣＰＵ１００に新
しいデータが書き込まれたことを確認する。しかる後、
受信側ＣＰＵｌ３０は、読み取り出力端子Ｔｏ・ＲＤＩ
がら読み取り信号を出力し、データレジスタ１２０にラ
ッチされているデータを読み取る。
【発明が解決しようとする課題］
このように従来の複数ＣＰＵ間データ転送回路における
送信側ＣＰＵ１００においては、第４図（Ａ）に示す如
く、初期設定した後、書き込み出力端チエ○・ＷＴから
の書き込み信号によってデータレジスタ１２０にデータ
を書き込む、その後、受信側ＣＰＵ１３０の読み取り出
力端子ＩＯ・ＲＤｌから読み取り信号が出力され読み取
られるが、送信側ＣＰＵ１００は、データレジスタ１２
０にラッチされているデータを読み取ったか否かを判定
し、受信側ＣＰＵ１３０がデータレジスタ１２０にラッ
チされているデータを読み取ったことを判定すると、新
たなデータ転送を行い、データ転送が終了したか否かを
判定する。 また、受信側ＣＰＵ１３０においては、第４図（Ｂ）に
示す如く、初期設定した後、読み取りフラグ検出端子Ｉ
Ｏ・ＲＤ２から読取フラグを読み取るフラグ読み取り信
号を出力し、書き込みフラグレジスタ１５ｏの状態（Ｓ
ＥＴ−ＦＬＧがＦｌ、ｊｌになっているか否か）を検出
する。受信側ＣＰＵ１３０が、書き込みフラグレジスタ
１５０の状態が（ｒｌ」になっていることを検出すると
、受信側ＣＰＵ１３０は、読み込み出力端チエ○・ＲＤ
Ｉからの読み込み信号を出力し、データレジスタ１２０
にラッチされているデータの転送を開始し、データの転
送が終了すると、受信側ＣＰＵＩ ３０の処理を終了す
る。 このように従来の複数ＣＰＵ間データ転送回路にあって
は、送信側ＣＰＵ１００がデータレジスタ１２０に新た
なデータの転送を行うのに、書き込みフラグレジスタ１
５０の出力端子Ｑから読み込みフラグ（ＳＥＴ−ＦＬＧ
＝ ［ｉ’１．Ｕ ）が立っているか否かを検出してか
らでないとできない。すなわち、送信側ＣＰＵ１００の
処理においては、データレジスタ１２０に新たなデータ
の転送を行うのに、受信側ＣＰＵ１３０がデータレジス
タ１２０にラッチされているデータを読み取ったことを
確認する処理を必要とする。 また、受信側ＣＰＵ１３０のデータレジスタ１２０から
のデータ読み込み、すなわち、データ転送は、書き込み
フラグレジスタ１５０の出力端子Ｑから読み込みフラグ
（ＳＥＴ−ＦＬＧ＝ Ｏ’ｌ ）が立っているか否かを
検出してからでないとできない。すなわち、受信側ＣＰ
Ｕ１３０においては、データレジスタ１２０からデータ
を読み込む（データの転送）に、送信側ＣＰＵ１００か
らデータレジスタ１２０に新しいデータを書き込んだこ
とを確認する処理を必要とする。 このように送信側ＣＰＵ１００では、データレジスタ１
２０に新たなデータの転送を行うのに、受信側ＣＰＵ１
３０にデータが転送されたことを確認する処理を、また
、受信側ＣＰＵ１３０においては、データレジスタ１２
０がらデータを読み込むのに、送信側ＣＰＵ１００がら
データレジスタ１２０に新しいデータを書き込んだこと
を確認する処理をそれぞれ必要としているため、送信側
ＣＰＵ１００から受信側ＣＰＵ１３０にデータを転送す
る速度を高速化できないという問題点を有している。 本発明は、複数のＣＰＵ間においてデータレジスタを介
して相互にデータの交換を高速に行うことのできる複数
ＣＰＵ間データ転送回路を提供することを目的としてい
る。 【課題を解決するための手段】 上記目的を達成するために、本発明の複数ｃｐＵ間デー
タ転送回路においては、データ送信側ＣＰＵと受信側Ｃ
ＰＵとの間にバスラインを介して接続され送信側ＣＰＵ
のデータをラッチし受信側ＣＰＵが読み取ることができ
る状態に保持するデータレジスタと、送信側ＣＰＵの処
理フラグを送信側ＣＰＵのデータ書き込み信号によって
リセットし受信側ＣＰＵのデータ読み取り信号によって
セットする送信フラグレジスタと、受信側ＣＰＵの処理
フラグを受信側ＣＰＵのデータ読み取り開始時、前記送
信フラグレジスタがリセットされているときにセットす
る受信フラグレジスタとによって構成したものである。
送信側ＣＰＵ１００においては、第４図（Ａ）に示す如
く、初期設定した後、書き込み出力端チエ○・ＷＴから
の書き込み信号によってデータレジスタ１２０にデータ
を書き込む、その後、受信側ＣＰＵ１３０の読み取り出
力端子ＩＯ・ＲＤｌから読み取り信号が出力され読み取
られるが、送信側ＣＰＵ１００は、データレジスタ１２
０にラッチされているデータを読み取ったか否かを判定
し、受信側ＣＰＵ１３０がデータレジスタ１２０にラッ
チされているデータを読み取ったことを判定すると、新
たなデータ転送を行い、データ転送が終了したか否かを
判定する。 また、受信側ＣＰＵ１３０においては、第４図（Ｂ）に
示す如く、初期設定した後、読み取りフラグ検出端子Ｉ
Ｏ・ＲＤ２から読取フラグを読み取るフラグ読み取り信
号を出力し、書き込みフラグレジスタ１５ｏの状態（Ｓ
ＥＴ−ＦＬＧがＦｌ、ｊｌになっているか否か）を検出
する。受信側ＣＰＵ１３０が、書き込みフラグレジスタ
１５０の状態が（ｒｌ」になっていることを検出すると
、受信側ＣＰＵ１３０は、読み込み出力端チエ○・ＲＤ
Ｉからの読み込み信号を出力し、データレジスタ１２０
にラッチされているデータの転送を開始し、データの転
送が終了すると、受信側ＣＰＵＩ ３０の処理を終了す
る。 このように従来の複数ＣＰＵ間データ転送回路にあって
は、送信側ＣＰＵ１００がデータレジスタ１２０に新た
なデータの転送を行うのに、書き込みフラグレジスタ１
５０の出力端子Ｑから読み込みフラグ（ＳＥＴ−ＦＬＧ
＝ ［ｉ’１．Ｕ ）が立っているか否かを検出してか
らでないとできない。すなわち、送信側ＣＰＵ１００の
処理においては、データレジスタ１２０に新たなデータ
の転送を行うのに、受信側ＣＰＵ１３０がデータレジス
タ１２０にラッチされているデータを読み取ったことを
確認する処理を必要とする。 また、受信側ＣＰＵ１３０のデータレジスタ１２０から
のデータ読み込み、すなわち、データ転送は、書き込み
フラグレジスタ１５０の出力端子Ｑから読み込みフラグ
（ＳＥＴ−ＦＬＧ＝ Ｏ’ｌ ）が立っているか否かを
検出してからでないとできない。すなわち、受信側ＣＰ
Ｕ１３０においては、データレジスタ１２０からデータ
を読み込む（データの転送）に、送信側ＣＰＵ１００か
らデータレジスタ１２０に新しいデータを書き込んだこ
とを確認する処理を必要とする。 このように送信側ＣＰＵ１００では、データレジスタ１
２０に新たなデータの転送を行うのに、受信側ＣＰＵ１
３０にデータが転送されたことを確認する処理を、また
、受信側ＣＰＵ１３０においては、データレジスタ１２
０がらデータを読み込むのに、送信側ＣＰＵ１００がら
データレジスタ１２０に新しいデータを書き込んだこと
を確認する処理をそれぞれ必要としているため、送信側
ＣＰＵ１００から受信側ＣＰＵ１３０にデータを転送す
る速度を高速化できないという問題点を有している。 本発明は、複数のＣＰＵ間においてデータレジスタを介
して相互にデータの交換を高速に行うことのできる複数
ＣＰＵ間データ転送回路を提供することを目的としてい
る。 【課題を解決するための手段】 上記目的を達成するために、本発明の複数ｃｐＵ間デー
タ転送回路においては、データ送信側ＣＰＵと受信側Ｃ
ＰＵとの間にバスラインを介して接続され送信側ＣＰＵ
のデータをラッチし受信側ＣＰＵが読み取ることができ
る状態に保持するデータレジスタと、送信側ＣＰＵの処
理フラグを送信側ＣＰＵのデータ書き込み信号によって
リセットし受信側ＣＰＵのデータ読み取り信号によって
セットする送信フラグレジスタと、受信側ＣＰＵの処理
フラグを受信側ＣＰＵのデータ読み取り開始時、前記送
信フラグレジスタがリセットされているときにセットす
る受信フラグレジスタとによって構成したものである。
受信側ＣＰＵのデータの読み取りをデータ送信側ＣＰＵ
からデータレジスタへのデータ書き込み後であれば、い
つでも起動できるように制御し、データ送信側ＣＰＵか
らデータレジスタへの新しいデータ書き込みを受信側Ｃ
ＰＵのデータ読み取り信号の出力後でなければ行えない
ように制御する。 このため、送信側ＣＰＵでデータレジスタに新たなデー
タの転送を行うのに、受信側ＣＰＵにデータが転送され
たことを確認する処理を必要とせず、また、受信側ＣＰ
Ｕでデータレジスタからデータを読み込むのに、送信側
ＣＰＵからデータレジスタに新しいデータを書き込んだ
ことを確認する処理をそれぞれ必要とせず、送信側ＣＰ
Ｕから受信側ＣＰＵにデータを転送する速度を高速化す
ることができる。
からデータレジスタへのデータ書き込み後であれば、い
つでも起動できるように制御し、データ送信側ＣＰＵか
らデータレジスタへの新しいデータ書き込みを受信側Ｃ
ＰＵのデータ読み取り信号の出力後でなければ行えない
ように制御する。 このため、送信側ＣＰＵでデータレジスタに新たなデー
タの転送を行うのに、受信側ＣＰＵにデータが転送され
たことを確認する処理を必要とせず、また、受信側ＣＰ
Ｕでデータレジスタからデータを読み込むのに、送信側
ＣＰＵからデータレジスタに新しいデータを書き込んだ
ことを確認する処理をそれぞれ必要とせず、送信側ＣＰ
Ｕから受信側ＣＰＵにデータを転送する速度を高速化す
ることができる。
以下、本発明の実施例について説明する。
第１図には、本発明に係る複数ＣＰＵ間データ転送回路
の一実施例が示されている。第１図は、Ｉ１０レジスタ
交換方式における複数ＣＰＵ間データ転送回路の構成ブ
ロック図で、説明の便宜上送信側ＣＰＵ２から、送信側
ＣＰＵ３ヘデータを転送するのに必要な構成要素のみを
示している。 図において、送信側ＣＰＵ２のデータ端子ＤＴには、バ
スライン４によってデータレジスタ５のデータ端子りが
接続されている。このデータレジスタ５は、送信側ＣＰ
Ｕ２が書き込み動作中のデータを受信側ＣＰＵ３から読
み出すことができるようにするスペアレントラッチであ
る。 そして、このデータレジスタ５の出力端子Ｑには、受信
側ＣＰＵ３のデータ端子ＤＴがバスライン６によって接
続されている。また、送信側ＣＰＵ２の書き込み出力端
子ｌ０−ＷＴには、データレジスタ５のセット端子Ｇと
、送信フラグレジスタ７のリセット端子Ｔと、受信フラ
グレジスタ８のセット端子Ｓが接続されている。この送
信フラグレジスタ７は、送信側ＣＰＵ２からデータレジ
スタ５へのデータ書き込みタイミングを管理するもので
ある。この送信フラグレジスタ７の出力端子Ｑには、送
信側ＣＰＵ２のＲＤＹ端子が接続されており、送信フラ
グレジスタ７の出力端子ζには、受信フラグレジスタ８
の入力端子りが接続されている。そして、受信フラグレ
ジスタ８の出力端子Ｑには、受信側ＣＰＵ３のＲＤＹ端
子が接続されている。 この受信フラグレジスタ８は、受信側ＣＰＵ３が、デー
タレジスタ５にラッチされているデータを読み込んだ後
、送信側ＣＰＵ２からデータレジスタ５に新しいデータ
が書き込まれるまでの間に、データレジスタ５にラッチ
されたままの、既に読み込んだ前回のデータと同一のデ
ータを受信側ＣＰＵ３が再び読み込むことがないように
制御するためのものである。 データレジスタ５にラッチされているデータを読み込む
ためのデータ読み取り信号を出力する受信側ＣＰＵ３の
読み取り出力端チエ○・ＲＤＩには、データレジスタ５
のイネーブル端子Ｅと、送信フラグレジスタ７のセット
端子Ｓと、受信フラグレジスタ８のリセット端子Ｔが接
続されている。 次に、本実施例の動作について、第２図に示されるタイ
ミングチャートを用いて説明する。 複数ＣＰＵ間データ転送回路１におけるデータレジスタ
５は、送信側ＣＰＵ２の書き込み出力端チエ○・ＷＴか
ら出力される第２図（Ａ）に示す如き書き込み信号の入
力によって、第２図（Ｂ）に示す如く、送信側ＣＰＵ２
のデータが書き込まれる。 また、この第２図（Ａ）に示される書き込み信号は、送
信フラグレジスタ７のリセット端子Ｔに入力され、送信
フラグレジスタ７の出力端子Ｑから出力されているＲＤ
Ｙ信号を第２図（Ｃ）に示す如＜ＨＩＧＨＴからＬＯＷ
に変える。この送信フラグレジスタ７の出力端子Ｑから
出力されるＲＤＹ信号が「０」のときは、送信側ＣＰＵ
２の処理を禁止する禁止フラグとなる。この送信フラグ
レジスタ７の出力端子Ｑに禁止フラグが立っていると、
送信側ＣＰＵ２の処理が禁止され、送信側ＣＰＵ２から
データレジスタ５にデータを書き込むことができない。 また、送信側ＣＰＵ２から出力される第２図（Ａ）に示
す如き書き込み信号は、受信フラグレジスタ８のセット
端子Ｓに入力し、受信フラグレジスタ８の出力端子Ｑか
ら出力されているＲＤＹ信号を第２図（Ｃ）に示す如＜
ＬＯＷからＨＩＧＨＴに立ち上げる。すなわち、受信フ
ラグレジスタ８は、送信側ＣＰＵ２の書き込み出力端チ
エ○・ＷＴから出力される書き込み信号によって、第２
図（Ｄ）に示す如きＲＤＹ信号を受信側ＣＰＵ３のＲＤ
Ｙ端子に出力する。この受信フラグレジスタ８の出力端
子Ｑから出力されるＲＤＹ信号は、「０．０のとき、受
信側ＣＰＵ３の処理を禁止する禁止フラグとなり、「１
」のとき、受信側ＣＰＵ３の処理を可能とするものであ
る。この受信フラグレジスタ８の出力端子Ｑから第２図
（Ｄ）に示す如きＲＤＹ信号が受信側ＣＰＵ３のＲＤＹ
端子に出力されると、受信側ＣＰＵ３は、第２図（Ｅ）
に示す如きデータレジスタ５にラッチされているデータ
を読み取るための読み取り信号を出力することができる
。 受信側ＣＰＵ３から第２図（Ｅ）に示す如きデータ読み
取り信号を出力すると、このデータ読み取り信号は、デ
ータレジスタ５のイネーブル端子Ｅに入力され、データ
レジスタ５のゲートを開いてやり、受信側ＣＰＵ３内に
データレジスタ５にラッチされているデータを第２図（
Ｆ）に示す如く読み取る。この受信側ＣＰＵ３から出力
される第２図（Ｅ）に示す如きデータ読み取り信号は、
送信フラグレジスタ７のセット端子Ｓと、受信フラグレ
ジスタ８のリセット端子Ｔに入力される。 送信フラグレジスタ７は、受信側ＣＰＵ３から出力され
る第２図（Ｅ）に示す如きデータ読み取り信号によって
、第２図（Ｃ）に示す如く送信フラグレジスタ７の出力
端子Ｑから出力されているＲＤＹ信号を第２図（Ｃ）に
示す如＜ＬＯＷ（ＦＯＩ ） カラＨＩ ＧＨＴ （［
ｉ’１．！ｌ ） ニ変エル。すなわち、送信フラグレ
ジスタ７の出力端子ＱからＲＤＹ信号が出力され、送信
側ＣＰＵ２の処理が可能となり、送信側ＣＰＵ２からデ
ータレジスタ５にデータを書き込むことができる状態と
なる。 受信フラグレジスタ８は、受信側ＣＰＵ３から出力され
る第２図（Ｅ）に示す如きデータ読み取り信号によって
、第２図（Ｄ）に示す如く受信フラグレジスタ８の出力
端子Ｑから出力されているＲＤＹ信号を第２図（Ｄ）に
示す如＜ ＨＩ ＧＨＴ（［ｒｌｊ ） からＬＯＷ
（００，Ｕ ） に変える。すなわち、受信フラグレジ
スタ８の出力端子ＱからＲＤＹ信号が出力され、受信側
ＣＰＵ３の処理ができなくなる。すなわち、受信側ＣＰ
Ｕ３では、データレジスタ５にラッチされているデータ
を読み取ることが禁止される。これは、データレジスタ
５にラッチされているデータがすでに受信側ＣＰＵ３で
読み取った古いデータであり、次に読み込む新しいデー
タではないからである。 なお、本実施例においては、送信側ＣＰＵ２から受信側
ＣＰＵ３へのデータ転送を行う場合にっいて説明したが
、送信側ＣＰＵ２が受信側ＣＰＵとなり、受信側ＣＰＵ
３が送信側ＣＰＵとなる場合であっても、同様の構成で
受信側ＣＰＵ３から送信側ＣＰＵ２へのデータ転送を行
うことができる。 したがって、本実施例によれば、第４図に示される従来
の複数ＣＰＵ間データ転送回路における送信側ＣＰＵ２
の処理フローから処理Ａを、また、受信側ＣＰＵ３の処
理フローから処理Ｂを省いても自動的にデータ送受信の
ハンドシェイク動作を実行することになり、データの転
送を高速化（２２倍）することができる。 （発明の効果］ 本発明は、データ送信側ＣＰＵと送信側ＣＰＵとの間に
バスラインを介して接続され送信側ＣＰＵのデータをラ
ッチし受信側ＣＰＵが読み取ることができる状態に保持
するデータレジスタと、送信側ＣＰＵの処理フラグを送
信側ＣＰＵのデータ書き込み信号によってリセットし受
信側ＣＰＵのデータ読み取り信号によってセットする送
信フラグレジスタと、受信側ＣＰＵの処理フラグを受信
側ＣＰＵのデータ読み取り開始時、前記送信フラグレジ
スタがリセットされているときにセットする受信フラグ
レジスタとによって構成されているので、複数のＣＰＵ
間においてデータレジスタを介して相互にデータの交換
を高速に行うことができる。
の一実施例が示されている。第１図は、Ｉ１０レジスタ
交換方式における複数ＣＰＵ間データ転送回路の構成ブ
ロック図で、説明の便宜上送信側ＣＰＵ２から、送信側
ＣＰＵ３ヘデータを転送するのに必要な構成要素のみを
示している。 図において、送信側ＣＰＵ２のデータ端子ＤＴには、バ
スライン４によってデータレジスタ５のデータ端子りが
接続されている。このデータレジスタ５は、送信側ＣＰ
Ｕ２が書き込み動作中のデータを受信側ＣＰＵ３から読
み出すことができるようにするスペアレントラッチであ
る。 そして、このデータレジスタ５の出力端子Ｑには、受信
側ＣＰＵ３のデータ端子ＤＴがバスライン６によって接
続されている。また、送信側ＣＰＵ２の書き込み出力端
子ｌ０−ＷＴには、データレジスタ５のセット端子Ｇと
、送信フラグレジスタ７のリセット端子Ｔと、受信フラ
グレジスタ８のセット端子Ｓが接続されている。この送
信フラグレジスタ７は、送信側ＣＰＵ２からデータレジ
スタ５へのデータ書き込みタイミングを管理するもので
ある。この送信フラグレジスタ７の出力端子Ｑには、送
信側ＣＰＵ２のＲＤＹ端子が接続されており、送信フラ
グレジスタ７の出力端子ζには、受信フラグレジスタ８
の入力端子りが接続されている。そして、受信フラグレ
ジスタ８の出力端子Ｑには、受信側ＣＰＵ３のＲＤＹ端
子が接続されている。 この受信フラグレジスタ８は、受信側ＣＰＵ３が、デー
タレジスタ５にラッチされているデータを読み込んだ後
、送信側ＣＰＵ２からデータレジスタ５に新しいデータ
が書き込まれるまでの間に、データレジスタ５にラッチ
されたままの、既に読み込んだ前回のデータと同一のデ
ータを受信側ＣＰＵ３が再び読み込むことがないように
制御するためのものである。 データレジスタ５にラッチされているデータを読み込む
ためのデータ読み取り信号を出力する受信側ＣＰＵ３の
読み取り出力端チエ○・ＲＤＩには、データレジスタ５
のイネーブル端子Ｅと、送信フラグレジスタ７のセット
端子Ｓと、受信フラグレジスタ８のリセット端子Ｔが接
続されている。 次に、本実施例の動作について、第２図に示されるタイ
ミングチャートを用いて説明する。 複数ＣＰＵ間データ転送回路１におけるデータレジスタ
５は、送信側ＣＰＵ２の書き込み出力端チエ○・ＷＴか
ら出力される第２図（Ａ）に示す如き書き込み信号の入
力によって、第２図（Ｂ）に示す如く、送信側ＣＰＵ２
のデータが書き込まれる。 また、この第２図（Ａ）に示される書き込み信号は、送
信フラグレジスタ７のリセット端子Ｔに入力され、送信
フラグレジスタ７の出力端子Ｑから出力されているＲＤ
Ｙ信号を第２図（Ｃ）に示す如＜ＨＩＧＨＴからＬＯＷ
に変える。この送信フラグレジスタ７の出力端子Ｑから
出力されるＲＤＹ信号が「０」のときは、送信側ＣＰＵ
２の処理を禁止する禁止フラグとなる。この送信フラグ
レジスタ７の出力端子Ｑに禁止フラグが立っていると、
送信側ＣＰＵ２の処理が禁止され、送信側ＣＰＵ２から
データレジスタ５にデータを書き込むことができない。 また、送信側ＣＰＵ２から出力される第２図（Ａ）に示
す如き書き込み信号は、受信フラグレジスタ８のセット
端子Ｓに入力し、受信フラグレジスタ８の出力端子Ｑか
ら出力されているＲＤＹ信号を第２図（Ｃ）に示す如＜
ＬＯＷからＨＩＧＨＴに立ち上げる。すなわち、受信フ
ラグレジスタ８は、送信側ＣＰＵ２の書き込み出力端チ
エ○・ＷＴから出力される書き込み信号によって、第２
図（Ｄ）に示す如きＲＤＹ信号を受信側ＣＰＵ３のＲＤ
Ｙ端子に出力する。この受信フラグレジスタ８の出力端
子Ｑから出力されるＲＤＹ信号は、「０．０のとき、受
信側ＣＰＵ３の処理を禁止する禁止フラグとなり、「１
」のとき、受信側ＣＰＵ３の処理を可能とするものであ
る。この受信フラグレジスタ８の出力端子Ｑから第２図
（Ｄ）に示す如きＲＤＹ信号が受信側ＣＰＵ３のＲＤＹ
端子に出力されると、受信側ＣＰＵ３は、第２図（Ｅ）
に示す如きデータレジスタ５にラッチされているデータ
を読み取るための読み取り信号を出力することができる
。 受信側ＣＰＵ３から第２図（Ｅ）に示す如きデータ読み
取り信号を出力すると、このデータ読み取り信号は、デ
ータレジスタ５のイネーブル端子Ｅに入力され、データ
レジスタ５のゲートを開いてやり、受信側ＣＰＵ３内に
データレジスタ５にラッチされているデータを第２図（
Ｆ）に示す如く読み取る。この受信側ＣＰＵ３から出力
される第２図（Ｅ）に示す如きデータ読み取り信号は、
送信フラグレジスタ７のセット端子Ｓと、受信フラグレ
ジスタ８のリセット端子Ｔに入力される。 送信フラグレジスタ７は、受信側ＣＰＵ３から出力され
る第２図（Ｅ）に示す如きデータ読み取り信号によって
、第２図（Ｃ）に示す如く送信フラグレジスタ７の出力
端子Ｑから出力されているＲＤＹ信号を第２図（Ｃ）に
示す如＜ＬＯＷ（ＦＯＩ ） カラＨＩ ＧＨＴ （［
ｉ’１．！ｌ ） ニ変エル。すなわち、送信フラグレ
ジスタ７の出力端子ＱからＲＤＹ信号が出力され、送信
側ＣＰＵ２の処理が可能となり、送信側ＣＰＵ２からデ
ータレジスタ５にデータを書き込むことができる状態と
なる。 受信フラグレジスタ８は、受信側ＣＰＵ３から出力され
る第２図（Ｅ）に示す如きデータ読み取り信号によって
、第２図（Ｄ）に示す如く受信フラグレジスタ８の出力
端子Ｑから出力されているＲＤＹ信号を第２図（Ｄ）に
示す如＜ ＨＩ ＧＨＴ（［ｒｌｊ ） からＬＯＷ
（００，Ｕ ） に変える。すなわち、受信フラグレジ
スタ８の出力端子ＱからＲＤＹ信号が出力され、受信側
ＣＰＵ３の処理ができなくなる。すなわち、受信側ＣＰ
Ｕ３では、データレジスタ５にラッチされているデータ
を読み取ることが禁止される。これは、データレジスタ
５にラッチされているデータがすでに受信側ＣＰＵ３で
読み取った古いデータであり、次に読み込む新しいデー
タではないからである。 なお、本実施例においては、送信側ＣＰＵ２から受信側
ＣＰＵ３へのデータ転送を行う場合にっいて説明したが
、送信側ＣＰＵ２が受信側ＣＰＵとなり、受信側ＣＰＵ
３が送信側ＣＰＵとなる場合であっても、同様の構成で
受信側ＣＰＵ３から送信側ＣＰＵ２へのデータ転送を行
うことができる。 したがって、本実施例によれば、第４図に示される従来
の複数ＣＰＵ間データ転送回路における送信側ＣＰＵ２
の処理フローから処理Ａを、また、受信側ＣＰＵ３の処
理フローから処理Ｂを省いても自動的にデータ送受信の
ハンドシェイク動作を実行することになり、データの転
送を高速化（２２倍）することができる。 （発明の効果］ 本発明は、データ送信側ＣＰＵと送信側ＣＰＵとの間に
バスラインを介して接続され送信側ＣＰＵのデータをラ
ッチし受信側ＣＰＵが読み取ることができる状態に保持
するデータレジスタと、送信側ＣＰＵの処理フラグを送
信側ＣＰＵのデータ書き込み信号によってリセットし受
信側ＣＰＵのデータ読み取り信号によってセットする送
信フラグレジスタと、受信側ＣＰＵの処理フラグを受信
側ＣＰＵのデータ読み取り開始時、前記送信フラグレジ
スタがリセットされているときにセットする受信フラグ
レジスタとによって構成されているので、複数のＣＰＵ
間においてデータレジスタを介して相互にデータの交換
を高速に行うことができる。
第１図は本発明に係る複数ＣＰＵ間データ転送回路の実
施例を示すブロック図、第２図（Ａ）〜（Ｆ）は第１図
図示複数ＣＰＵ間データ転送回路のタイミングチャート
、第３図は従来の複数ＣＰＵ間データ転送回路を示すブ
ロック図、第４図（Ａ）（Ｂ）は第３図図示従来の複数
ＣＰＵ間データ転送回路の動作フローチャートである。 １・・・・・・・・・・・・・・・・・・・・・・・・
複数ＣＰＵ間データ転送回路２・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・送信側ＣＰＵ３・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・受信側ＣＰＴＪ４．６・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・バスライン５・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・データレジスタ送信フラグレジ
スタ 受信フラグレジスタ
施例を示すブロック図、第２図（Ａ）〜（Ｆ）は第１図
図示複数ＣＰＵ間データ転送回路のタイミングチャート
、第３図は従来の複数ＣＰＵ間データ転送回路を示すブ
ロック図、第４図（Ａ）（Ｂ）は第３図図示従来の複数
ＣＰＵ間データ転送回路の動作フローチャートである。 １・・・・・・・・・・・・・・・・・・・・・・・・
複数ＣＰＵ間データ転送回路２・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・送信側ＣＰＵ３・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・受信側ＣＰＴＪ４．６・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・バスライン５・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・データレジスタ送信フラグレジ
スタ 受信フラグレジスタ
Claims (1)
- （１）データ送信側ＣＰＵと受信側ＣＰＵとの間にバス
ラインを介して接続され送信側ＣＰＵのデータをラッチ
し受信側ＣＰＵが読み取ることができる状態に保持する
データレジスタと、送信側ＣＰＵの処理フラグを送信側
ＣＰＵのデータ書き込み信号によってリセットし受信側
ＣＰＵのデータ読み取り信号によってセットする送信フ
ラグレジスタと、受信側ＣＰＵの処理フラグを受信側Ｃ
ＰＵのデータ読み取り開始時、前記送信フラグレジスタ
がリセットされているときにセットする受信フラグレジ
スタとによって構成してなる複数ＣＰＵ間データ転送回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27232789A JPH03132857A (ja) | 1989-10-19 | 1989-10-19 | 複数ｃｐｕ間データ転送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27232789A JPH03132857A (ja) | 1989-10-19 | 1989-10-19 | 複数ｃｐｕ間データ転送回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03132857A true JPH03132857A (ja) | 1991-06-06 |
Family
ID=17512344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27232789A Pending JPH03132857A (ja) | 1989-10-19 | 1989-10-19 | 複数ｃｐｕ間データ転送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03132857A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181812A (ja) * | 1991-12-27 | 1993-07-23 | Fujitsu Ltd | Ｍｐｕ間通信回路 |
| EP0613091A2 (en) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Parallel data transfer circuit |
| US6978391B2 (en) | 2000-11-01 | 2005-12-20 | Nec Electronics Corporation | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method |
-
1989
- 1989-10-19 JP JP27232789A patent/JPH03132857A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05181812A (ja) * | 1991-12-27 | 1993-07-23 | Fujitsu Ltd | Ｍｐｕ間通信回路 |
| EP0613091A2 (en) * | 1993-02-26 | 1994-08-31 | Nec Corporation | Parallel data transfer circuit |
| EP0613091A3 (en) * | 1993-02-26 | 1996-09-11 | Nec Corp | Parallel data transmission circuit. |
| US6978391B2 (en) | 2000-11-01 | 2005-12-20 | Nec Electronics Corporation | Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1247249A (en) | System bus means for inter-processor communication | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| GB2412767A (en) | Processor with at least two buses between a read/write port and an associated memory with at least two portions | |
| JPH03132857A (ja) | 複数ｃｐｕ間データ転送回路 | |
| US7254667B2 (en) | Data transfer between an external data source and a memory associated with a data processor | |
| JPH11252150A (ja) | ネットワーク接続装置、及びネットワーク接続制御方法 | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| JPH0646413B2 (ja) | デ−タ処理プロセッサ | |
| JP3266610B2 (ja) | Ｄｍａ転送方式 | |
| JPH03246743A (ja) | プロセッサ間通信方式 | |
| JPS6389964A (ja) | マイクロプログラムのロ−ド及びその確認方式 | |
| JPS6347867A (ja) | デユアルｃｐｕ間通信方式 | |
| JPH1055341A (ja) | バスインタフェース制御方式 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPH0425581B2 (ja) | ||
| JP2667285B2 (ja) | 割込制御装置 | |
| JPH07109599B2 (ja) | 処理システムの情報転送装置 | |
| JPS63182764A (ja) | 記憶装置制御方式 | |
| JPS6257050A (ja) | 共有メモリ装置 | |
| JPS62297962A (ja) | メモリの共通領域アクセス制御方式 | |
| JP2005352559A (ja) | マルチプロセッサシステムにおけるデータ転送方法 | |
| JPH039453A (ja) | データ転送制御装置 | |
| JPS6215903B2 (ja) |