KR100307620B1 - 백플레인버스를시분할방식으로사용하기위한버스용모듈 - Google Patents

백플레인버스를시분할방식으로사용하기위한버스용모듈 Download PDF

Info

Publication number
KR100307620B1
KR100307620B1 KR1019940032126A KR19940032126A KR100307620B1 KR 100307620 B1 KR100307620 B1 KR 100307620B1 KR 1019940032126 A KR1019940032126 A KR 1019940032126A KR 19940032126 A KR19940032126 A KR 19940032126A KR 100307620 B1 KR100307620 B1 KR 100307620B1
Authority
KR
South Korea
Prior art keywords
bus
module
time division
time
signal
Prior art date
Application number
KR1019940032126A
Other languages
English (en)
Other versions
KR960018929A (ko
Inventor
최병환
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019940032126A priority Critical patent/KR100307620B1/ko
Publication of KR960018929A publication Critical patent/KR960018929A/ko
Application granted granted Critical
Publication of KR100307620B1 publication Critical patent/KR100307620B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0044—Versatile modular eurobus [VME]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bus Control (AREA)

Abstract

본 발명에 의한 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈은 중앙처리장치, 메모리, 로컬버스 인터페이스 컨트롤러, VME 버스 인터페이스 컨트롤러, 드라이브 버퍼와 시분할 버스 아비터로 구성된다. 따라서, 일정한 시간 T2에 3개의 버스동작이 동시에 이루어질 수 있도록 되어 있어 시스템에서 버스가 여러개 있는 것처럼 사용할 수 있다. 특히, 실시간 OS를 사용하는 시스템에서는 주어진 일정시간내에 다양한 데이타의 전송이 필요하나 기존의 버스용 모듈에서는 느린 모듈이 버스를 사용시 장시간 버스를 사용하기 위한 대기시간이 필요하여, 이는 예측이 불가하여 실시간 시스템에 적합하지 않았으나, 본 발명에 의한 버스용 모듈을 사용할 경우 이러한 단점을 개선시킬 수 있다.

Description

백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
제1도는 컴퓨터 시스템에서 버스의 구조를 도시한 블럭도.
제2도는 종래의 버스용 모듈을 나타낸 블럭도.
제3도는 제2도에 있어서 버스 동작 타이밍도.
제4도는 본 발명에 따른 버스용 모듈을 나타낸 블럭도.
제5도는 본 발명의 마스터 보드에서 시분할로 발생되는 백플레인 버스신호 상태를 나타낸 타이밍도.
제6도는 본 발명의 슬레이브 보드내에서 래치되어 사용하는 신호상태를 나타낸 타이밍도.
제7도는 제4도에 도시된 시분할 버스 아비터의 상세도.
제8도는 제7도에 도시된 시분할 버스 아비터의 시뮬레이션 결과를 나타낸 타이밍도.
제9도는 본 발명의 마스터 보드의 상세블럭도.
제10도는 본 발명의 슬레이브 보드의 상세블럭도.
제11도는 제9도에 도시된 마스터 보드의 동작타이밍도.
제12도는 제10도에 도시된 슬레이브 보드의 동작타이밍도.
본 발명은 컴퓨터시스템에 관한 것으로서, 특히 백플레인 버스를 시분할하여 사용하여 사용함으로써 하나의 버스에서 동시에 여러개의 버스 동작이 수행되도록 하기 위한 버스용 모듈에 관한 것이다.
제1도는 컴퓨터 시스템에 있어서 버스의 구조를 도시한 블럭도로서, 하나의 VME 버스를 n개의 VME 버스용 모듈이 사용하는데, 이때 컴퓨터 시스템에서 사용되는 백플레인 버스는 버스아비터에 의해 버스 사용권을 획득한 모듈에서 버스 사용을 개시하여 하나의 버스 사이클이 완료될 때까지 사용하며, 사용이 완료될 때까지는 다른 모듈에서 버스를 사용할 수 없었다. 따라서 버스의 사용 효율이 낮았으며, 특히 느린 동작을 하는 모듈과 데이타를 교환할 경우에는 버스의 사용시간이 길어지게 되어 시스템의 성능을 떨어뜨리는 결과를 초래하였다.
제2도는 제1도에 있어서 종래의 버스용 모듈을 나타낸 블럭도이고, 제3A∼3F도는 제2도에 있어서 버스 동작 타이밍도이다. 제3도에 도시된 버스용 모듈은 버스요구신호(제3A도)에 의해 버스사용권을 얻은 모듈에서만이 버스를 사용할 수 있으며, 이때 다른 모듈(혹은 보드)는 버스를 사용할 수 없는 문제점이 있었다.
따라서 본 발명의 목적은 상술한 문제점을 해결하기 위하여 컴퓨터 시스템에 있어서 시분할 버스 아비터 기능을 추가하여 시분할 방식으로 버스를 사용하여 여러개의 버스 동작이 동시에 동작되도록 함으로써 버스에 의한 병목현상을 제거하여 시스템 성능을 향상시키기 위한 버스용 모듈을 제공하는 데 있다.
상기 목적을 달성하기 위하여 컴퓨터 시스템에 있어서 본 발명은 중앙처리장치, 메모리, 로컬버스 인터페이스 컨트롤러, VME 버스 인터페이스 컨트롤러 및 드라이브 버퍼를 구비한 버스용 모듈에 있어서, 각 모듈에서 요구하는 버스사용 요구신호들을 받아 버스클럭에 동기하여 버스 클럭하강때 버스사용승인을 위한 버스사용 허가번호를 순차적으로 주기 위한 시분할 버스 아비터를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제4도는 제1도에 있어서 본 발명에 의한 버스용 모듈을 나타낸 블럭도로서, 중앙처리장치(41), 메모리(42), 로컬버스 인터페이스 컨트롤러(43), VME 버스 인터페이스 컨트롤러(44), 드라이브 버퍼(45)와 시분할 버스 아비터(46)로 구성된다. 이는 제2도에 도시된 종래의 버스용 모듈에 시분할 버스아비터(46)와 드라이브 버퍼(45)를 부가하여 버스 클럭을 기준으로 시분할에 의해 버스사용권을 주어 일정한 시간동안에 여러개의 버스 동작이 일어날 수 있도록 한 것이다. 한편, 버스를 사용하는 마스터 보드에는 제9도에서와 같이 드라이브 버퍼(96)를 추가하고, 슬레이브 보드는 제10도에서와 같이 래치(106)와 버퍼(107)를 설치하여 여러개의 버스가 있는 것처럼 사용할 수 있도록 한다.
제5도는 본 발명의 마스터 보드에서 시분할로 발생되는 백플레인 버스신호상태를 나타낸 타이밍도로서, 시분할에 의해 버스사용권을 버스사용중인 번호(bg n)로 부여하여 버스클럭(bclock)에 동기하여 시분할 버스동작을 하는 신호형태를 나타낸다.
제6도는 본 발명의 슬레이브 보드내에서 래치되어 사용하는 신호상태를 나타낸 타이밍도로서, 제5도에서의 버스동작에서 슬레이브 모듈-1, 2, 3이 자신이 해당하는 버스 사이클을 래치하여 내부신호를 만들어 사용할 때의 각 모듈의 내부신호 상태를 나타낸 것으로서, 일정한 시간 T2 동안 3개의 슬레이브 모듈이 동시에 동작하는 것을 알 수 있다.
제7도는 제4도에 도시된 시분할 버스 아비터의 상세도로서 우선 순위에 따라 bclock에 동기하여 버스사용 허가신호가 발생되도록 한다.
제8도는 제7도에 도시된 시분할 버스 아비터의 시뮬레이션 결과를 나타낸 타이밍도이고, 제9도는 본 발명의 마스터 보드의 상세블럭도이고, 제11도는 제9도에 도시된 마스터 보드의 동작타이밍도이다. 한편, 제10도는 본 발명의 슬레이브 보드의 상세블럭도이고, 제12도는 제10도에 도시된 슬레이브 보드의 동작타이밍도이다.
본 발명의 구성에 따른 동작을 살펴보면, 주요 특징부인 시분할 버스 아비터(46)는 각 모듈에서 요구하는 버스사용요구-1, 2, 3 ..... 등을 받아 버스클럭에 동기하여 버스 클럭하강때 버스사용승인을 위한 버스사용허가(bg-n) 번호를 순차적으로 주는 것으로, 시분할로 버스 사용권을 주어 동작했을때 백플레인 버스에서 나타나는 신호상태는 제5도에 나타나 있다.
한편, PAL을 사용하여 시분할 버스 아비터(70)를 설계한 것은 제7도에 도시되어 있으며, 내부 동작은 다음 PAL 방정식과 같다.
bg1 : = /bg1& /bg2& /bg3& /bg4& /br1 {start}
+ bg1& br1& br2& br3& br4&
+ /bg1& /bg2& /bg3& /bg4& /br3& br4& /br1
+ /bg1& /bg2& /bg3& /bg4& br4 /br1
+ /bg1& /bg2& /bg3& /bg4& /br1:
bg2 : = /bg1& /bg2& /bg3& /bg4& br1& /br2 {start}
+ bg2& br1& /br2& br3& br4&
+ /bg1& /bg2& bg3& /bg4& br4& br1& /br2
+ /bg1& /bg2& /bg3& bg4& br1& /br2
+ /bg1& /bg2& /bg3& /bg4& /br2:
bg3 : = /bg1& /bg2& /bg3& /bg4& br1& br2 & /br3 {start}
+ bg3& br1& br2& /br3& br4&
+ /bg1& /bg2& /bg3& bg4& br1& br2& /br3
+ bg1& /bg2& /bg3& /bg4& br2& /br3
+ /bg1& bg2& /bg3& /bg4& /br3:
bg4 : = /bg1& /bg2& /bg3& /bg4& br1& br2& br3& /br4 {start}
+ bg4& br1& br2& br3& /br4&
+ bg1& /bg2& /bg3& /bg4& br2& br3& /br4
+ /bg1& bg2& /bg3& /bg4& br3& /br4
+ /bg1& /bg2& bg3& /bg4& /br4:
제7도에 도시된 시분할 버스 아비터(70)의 동작원리는 버스요구-n(br n)이 '로우'상태로 버스의 사용을 요구할 때 버스의 사용허가를 bclock에 동기하여 버스요구의 우선순위에 의해 차례로 사용허가(/bg n)을 주며, 제8도에서와 같이 다음 차례에서 버스를 요구하지 않을 때는 다음 순위의 버스 요구 레벨에 버스의 사용권을 주어 버스를 효율적으로 사용하도록 하였다.
제9도는 버스사용을 요청한 마스터 보드의 블럭도로서, 버스사용을 요청한 버스요구신호(br n)와 버스사용 허가번호(bg n)가 일치하면 즉, 버스 사용허가를 받으면 신호 A가 '로우'상태가 되어 드라이브 버퍼(96)를 인에이비블시켜 VME 버스로 각 신호가 연결되어 입,출력되도록 한다. 제11도는 제9도의 동작에 따른 타이밍도를 나타낸다.
한편, 슬레이브 보드는 제10도와 같이 구성되어 항상 어드레스 버스를 감시하여 자신이 해당된 버스사용 허가번호일때 자신의 보드 어드레스영역을 마스터보드가 억세스하면 보드 선택(select)신호(B)가 '로우'상태로 되고, 이때 버퍼(107)를 인에이블시켜 VME 버스의 신호가 입력되도록 하고, 제12도에서와 같이 bgn과 bclock이 '로우'상태일때 즉, VME 버스의 신호가 안정되었을때 신호 (C)를 발생시켜 래치(106)에서 신호를 래치하여 제6도에 도시된 바와 같이 슬레이브 보드 내부신호를 만들어준다.
상술한 바와 같이 본 발명에 의한 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈에서는 일정한 시간 T2에 3개의 버스동작이 동시에 이루어질 수 있도록 되어 있어 시스템에서 버스가 여러개 있는 것처럼 사용할 수 있다. 즉, 하나의 버스를 여러개가 있는 것처럼 사용할 수 있어 버스에 의한 병목현상을 줄일 있어 시스템의 성능을 향상시킬 수 있다. 특히, 실시간 OS(Operating System)를 사용하는 시스템에서는 주어진 일정시간내에 다양한 데이타의 전송이 필요하나 기존의 버스용 모듈에서는 느린 모듈이 버스를 사용시 장시간 버스를 사용하기 위한 대기시간이 필요하며, 이는 예측이 블가하여 실시간 시스템에 적합하지 않았으나, 본 발명에 의한 버스용 모듈을 사용할 경우 이러한 단점을 개선시킬 수 있다.

Claims (3)

  1. 중앙처리장치, 메모리, 로컬버스 인터페이스 컨트롤러, VME 버스 인터페이스 컨트롤러 및 드라이브 버퍼를 구비한 버스용 모듈에 있어서, 각 모듈에서 요구하는 버스사용 요구신호들을 받아 버스클럭에 동기하여 버스 클럭하강때 버스사용승인을 위한 버스사용 허가번호를 시분할 다중화 방식으로 순차적으로 주기 위한 시분할 버스 아비터를 포함하는 것을 특징으로 하는 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈.
  2. 제1항에 있어서, 상기 버스용 모듈의 마스터보드는 버스사용을 요청한 버스요구신호와 버스사용 허가번호가 일치할 경우 인에이블되어 VME버스로 각 신호가 입,출력되도록 하기 위한 드라이브 버퍼를 더 포함하는 것을 특징으로 하는 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈.
  3. 제1항에 있어서, 상기 버스용 모듈의 슬라이브보드는 어드레스 버스를 감시하여 자신이 해당된 버스사용 허가번호일때 자신의 보드 어드레스영역을 상기 마스보드가 억세스하면 인에이블되어 VME 버스의 신호가 입력되도록 하는 버퍼; 및 상기 VME 버스의 신호가 인정되었을때 신호를 래치하여 슬레이브 보드 내부신호를 만들어주는 래치를 더 포함하는 것을 특징으로 하는 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈.
KR1019940032126A 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈 KR100307620B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940032126A KR100307620B1 (ko) 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940032126A KR100307620B1 (ko) 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈

Publications (2)

Publication Number Publication Date
KR960018929A KR960018929A (ko) 1996-06-17
KR100307620B1 true KR100307620B1 (ko) 2001-12-01

Family

ID=37530460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032126A KR100307620B1 (ko) 1994-11-30 1994-11-30 백플레인버스를시분할방식으로사용하기위한버스용모듈

Country Status (1)

Country Link
KR (1) KR100307620B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846584B1 (ko) 2005-02-05 2008-07-16 삼성에스디아이 주식회사 배기관 보호 팁 구조 및 이를 구비한 플라즈마 디스플레이모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292765A (ja) * 1985-06-14 1986-12-23 Fujitsu Ltd デ−タ転送方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61292765A (ja) * 1985-06-14 1986-12-23 Fujitsu Ltd デ−タ転送方式

Also Published As

Publication number Publication date
KR960018929A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US4630193A (en) Time multiplexed processor bus
US5751976A (en) Bus system for use with information processing apparatus
GB2143060A (en) Data processing system
US4952367A (en) Timer channel for use in a multiple channel timer system
ATE86772T1 (de) Schnittstelle und verfahren fuer buszugriff in einem rechner.
US4942522A (en) Timer channel with multiple timer reference features
KR970049655A (ko) 직접메모리접근(dma) 제어장치
TW336296B (en) Circuit for handling distributed arbitration in a computer system having multiple arbiters
KR100341936B1 (ko) 로직lsi
KR100307620B1 (ko) 백플레인버스를시분할방식으로사용하기위한버스용모듈
JPH10283310A (ja) マルチプロセッサ・システムにおけるバス・アービトレーションの方法及び装置
KR100862918B1 (ko) 멀티프로세서 ＳｏＣ 플랫폼 및 이를 사용하는 ＤＶＢ-Ｔ베이스밴드 수신장치
US5872937A (en) System for optimizing bus arbitration latency and method therefor
CN115718710A (zh) 一种多芯架构的数据和资源共享方法
KR950020197A (ko) 마스타(Master)와 슬레이브 프로세서들(slaves)간의 통신회로
JPH08339326A (ja) マルチプロセッサ装置
KR950008393B1 (ko) 멀티프로세스 시스템 아비터지연회로
JP2635995B2 (ja) プロセッサを有するシステム
JPS5858667A (ja) メモリ共有方式
JP3878097B2 (ja) バス制御方式及びコンピュータシステム
JPH0575140B2 (ko)
Alberi A method of interprocessor communication for a multiprocessor environment
Cross et al. Modelling the vocal tract using multiple digital signal processors
JPS63316153A (ja) 同期式バス制御装置
Alexander et al. A multicrate link system for use with CAMAC auxiliary controllers designed at Daresbury laboratory

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941130

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990219

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19941130

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010129

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010724

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040702

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050701

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060703

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070703

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20080708

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20080708

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100710