KR930010727A - 컴퓨터 시스템의 dma 어드레스 확장장치 - Google Patents

컴퓨터 시스템의 dma 어드레스 확장장치 Download PDF

Info

Publication number
KR930010727A
KR930010727A KR1019910021573A KR910021573A KR930010727A KR 930010727 A KR930010727 A KR 930010727A KR 1019910021573 A KR1019910021573 A KR 1019910021573A KR 910021573 A KR910021573 A KR 910021573A KR 930010727 A KR930010727 A KR 930010727A
Authority
KR
South Korea
Prior art keywords
address
dma
computer system
addresses
transfer
Prior art date
Application number
KR1019910021573A
Other languages
English (en)
Inventor
조용호
Original Assignee
이헌조
주식회사 금성사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사 filed Critical 이헌조
Priority to KR1019910021573A priority Critical patent/KR930010727A/ko
Publication of KR930010727A publication Critical patent/KR930010727A/ko

Links

Landscapes

  • Bus Control (AREA)

Abstract

본 발명은 컴퓨터 시스템의 DMA 어드레스 확장장치에 관한 것으로, 종래에서는 DMA의 메모리-투-메모리 블럭 전송이 한 세그먼트내에서만 가능하므로 세그먼트 단위의 전송이 불가능하게 된다.
본 발명은 이와같은 종래의 문제점을 해결하고자 DMA 제어부의 메모리-투-메모리 블럭 전송의 효과적으로 이용하기 위하여 DMA가 데이타버스로부티 어디레스를 발생하는 경우 래치 펄스인 어드레스 스트로브 신호를 이용하여 어드레스 상위 번지를 발생시키도록 한 것으로, 즉, 4비트 레지스터 2개를 이용하여 읽을 때와 쓸때의 상위 어드레스를 달리함으로써 메모리-투-메모리의 블럭 전송을 세그먼트 단위로 가능하게 하여 데이타 전송의 효율을 높일 수 있는 이점이 있게 된다.

Description

컴퓨터 시스템의 DMA 어드레스 확장장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 컴퓨터 시스템의 DMA 어드레스 확장장치 블럭도.

Claims (1)

  1. 중앙처리장치(10)로부터 홀드 리퀘스트 신호가 입력되어 어드레스 인에이블 신호가 발생되면 어드레스 스트로브(ADSTB)에 의해 데이타버스로부터 어드레스(A8-A5)를 추출함과 아울러 발생된 어드레스(A0-A7)에 의해 메모리 어드레스(A0-A15)를 만드는 DMA 제어부(20)와, 어드레스 스트로브(ADSTB)에 의해 지연된 출력신호를 발생하는 디-플립플롭(D-F/F)과, 인버터(I1)를 통한 상기 디-플립플롭(D-F/F)의 출력신호와 어드레스 인에이블 신호를 각각 오아링하고 그 오아링 값에 의해 데이타를 쓸때와 읽을때의 상위 어드레스(A16-A19)를 다르게 발생시키는 제1, 제2비트 레지스터(40)로 구성함을 특징으로 하는 컴퓨터 시스템의 DMA 어드레스 확장장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910021573A 1991-11-28 1991-11-28 컴퓨터 시스템의 dma 어드레스 확장장치 KR930010727A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910021573A KR930010727A (ko) 1991-11-28 1991-11-28 컴퓨터 시스템의 dma 어드레스 확장장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021573A KR930010727A (ko) 1991-11-28 1991-11-28 컴퓨터 시스템의 dma 어드레스 확장장치

Publications (1)

Publication Number Publication Date
KR930010727A true KR930010727A (ko) 1993-06-23

Family

ID=67356259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021573A KR930010727A (ko) 1991-11-28 1991-11-28 컴퓨터 시스템의 dma 어드레스 확장장치

Country Status (1)

Country Link
KR (1) KR930010727A (ko)

Similar Documents

Publication Publication Date Title
KR880004380A (ko) 버스트 전송 모드를 갖는 버스 마스터
KR860000592A (ko) 정상 및 고속실행 모우드를 가진 퍼스널 컴퓨터
KR960025719A (ko) 깊이와 폭을 조정가능한 선입선출 버퍼
KR960018931A (ko) 페이지-인 버스트-아웃 피포(pibo fifo) 시스템
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR930010727A (ko) 컴퓨터 시스템의 dma 어드레스 확장장치
KR100283187B1 (ko) 공통 메모리를 사용하는 시스템에서 공통 메모리 억세스장치 및 방법
KR950011061B1 (ko) 메모리공유를 위한 입출력데이터 제어회로
KR940015752A (ko) 64 비트-32 비트 데이타 버스 인터페이스 장치
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
JPS6159563A (ja) バス制御方式
KR940017592A (ko) 메모리보드의 라이트 래치제어장치
KR940016221A (ko) 하이 파이 버스(HiPi Bus)의 데이타 전송 제어장치
KR890010724A (ko) 마이크로 프로세서간의 억세스 중재 제어 시스템
KR910006845A (ko) 중앙처리장치의 메모리 확장장치
KR920014047A (ko) 데이터 액세스 회로
KR970020450A (ko) 프린터(printer)
KR940022285A (ko) 데이타처리시스템 및 그것에 사용되는 프로세서
JPS61160162A (ja) メモリのペ−ジ方式
KR960018929A (ko) 백플레인버스를 시분할방식으로 사용하기 위한 버스용 모듈
KR940013061A (ko) 타임스위치의 메모리 억세스회로
KR960024922A (ko) 프로그램로더를 갖는 마이크로프로세서 시스템
KR970049590A (ko) 메모리의 읽기 및 쓰기제어장치
KR910006829A (ko) 컴퓨터에 외부 입출력 콘트롤러를 접속시킬 수 있는 cpu대기 시간 제어 방법 및 시스템
KR880008159A (ko) 컴퓨터 시스템의 16비트 기입 데이타 버퍼 제어회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination