KR940015752A - 64 비트-32 비트 데이타 버스 인터페이스 장치 - Google Patents

Abstract

본 발명은 데이타 전송장치에 관한 것으로서, 64비트의 데이타전송능력을 갖는 메모리제어회로(50)와 32비트의 데이타 전송능력을 갖는 EISA 장치 (10) 또는 DMA 간에 데이타버스 제어회로(20) 및 기록데이타래치 버퍼회로(30)와 독취데이타래치 버퍼회로(40)를 구성하여 상기 메모리 제어회로(50) 및 EISA 장치(10) (또는 DMA)간에 데이타 인터페이스가 가능하게 한 것이다.

Description

64 비트-32 비트 데이타 버스 인터페이트 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명에 따른 64비트-32 비트 데이타 버스 인터페이스 장치의 블럭도, 제2도는 본 발명에 따른 64비트-32 비트 데이타 버스 인터페이스 장치에 이루어지는 MTE-OE 및 ETM-LE 생성 회로도, 제3도는 본 발명에 따른 64비트-32 비트 데이타 버스 인터페이스 장치에 이루어지는 SLBURST# 생성회로도.

Claims (7)

1. 버스클럭(BLCK), CPU 홀드요청신호(DHOLD), 사이클 개시신호(START#), 명령신호(CMD#), 호스트 기록 또는 독취신호(HW/R#) 및 호스트 어드레스 비트 2 신호를 선택적으로 출력하고, SLBURST#의 인가시 버스트데이타의 전송을 위한 마스터버스신호(MSBURS#)를 출력하는 데이타 전송장치와; 상기 데이타 전송장치의 신호들 및 EISA 준비신호(EXRDY)를 조합하여 EISA에서 메모리로의 래치인에이블 0신호(ETM-LE 0),EISA에서 메모리로의 래치인에이블 1 신호(ETM-LE 0), 메모리로부터 EISA로 출력인에이블 0신호(TME-OE 0), 메모리로부터 EISA로 인에이블 1신호(MTE-OE 1), 하위 32 비트 어드레스 데이타 유효 신호(32 H-ADV), 64비트 어드레서 데이타 유효성분(64 B-AD-Val)를 출력하고 DHOLD의 활성시 호스트메모리의 영역이 검출되면 메모리칩 선택신호(MEM-CS)를 출력하는 데이타버스 제어수단과; 상기 ETM-LE 0의 인가시 하위 32비트의 기록데이타를 래치하고 64비트 출력인에이블 신호(64 B-OE)의 인가시 래치된 32 비트 데이타를 출력하는 제1래치와, 상기 ETM-LEI의 인가시 상위 32 비트의 기록데이타를 래치하고, 64 B-OE의 인가시 래치된 32 비트 데이타를 출력하는 제2래치를 구비하는 기록데이타 래치버퍼 수단과;64 비트 래치인에이블 신호의 인가시 32 비트의 독취데이타를 래치하며, MTE-OE 0의 인가시 래치된 32 비트 데이타를 출력하는 제3래치와, 64비트 래치인에이블 신호의 인가시 32 비트의 독취 데이타를 래치하며, MTE-OE 1의 인가시 래치돈 32 비트 데이타를 출력하는 제4래치를 구비하는 독취데이타 래치버퍼 수단과;64 비트 데이타의 입출력 기능상태에 따른 EXRDY를 출력하고 데이타의 출력시 64 B-LE를 출력하며, 데이타의 입력시 64 B-OE를 출력하는 메모리 제어수단을 포함하는 64 비트-32 비트 데이타 버스 인터페이스장치.
2. 제1항에 있어서, 상기 데이타 전송장치는, EISA인 64 비트-32 비트 데이타 버스 인터페이스 장치.
3. 제1항에 있어서, 상기 데이타 전송장치는, DMA(Direct Memory Access)인 64 비트-32 비트 데이타 버스 인터페이스장치.
4. 제1항에 있어서, 상기 데이타버스 제어수단은, E-MD-CYC, HA 2, BCLK, DHOLD, EXRDY, HWR#를 조합하여 MTE-OE 0#, ETM-LEO, MTE-OE# 및 EMT-LEI를 출력하는 MTE-OE 및 ETM-LE 신호생성 수단과 DHOLD, BCLK, START#, MEM-CS, 리세트신호(RESET), MSBURST#를 조합하여 E-MD-CYCP 및 SLBURST#를 출력하는 SLBURST# 신호생성 수단과; 상기 RESET, ETE-LE 0, CMD#, BCLK, HA 2 L, P-BCLK, E-MD-CYC 및 EMT-LE 1을 +조합하여 BUFO-AD-Val, 32L-AD-Val, 32 H-AD-Val, 64B-AD-V 및 LE-CNT를 출력하는 유효신호 생성수단을 구비하는 64 비트 -32 비트 데이타 버스 인터페이스장치.
5. 제2항에 있어서, 상기 MTE-OE 및 ETE-LE 신호생성 수단은, DHOLD, CMD#, EXRDY BCLK를 조합하여 P-BCLK를 출력하는 제1 조합수단과; 상기 P-BCLK, E-MD-CYC, HA 2, 및 BCLK 및 HWR#을 조합하여 MTE-OE 0 # 및 ETM-LE 0를 조합하는 제2조합수단과; 상기 P-BCLK, HWR#를 조합하여 MTE-OE 1 # 및 EMT-LE 1를 출력하는 제3조합수단을 구비하는 64비트-32비트 데이타 버스 인터페이스 장치.
6. 제2항에 있어서, 상기 SLBURST# 생성수단은, DHOLD, BCLK, START# 및 MEM-CS를 조합하여 E-MD-CYC를 출력하는 제4조합수단과;CMD#, BCLK, START# 및 MSBURST#을 조합하여 SLBURST#을 출력하는 제5조합수단을 구비하는 64비트-32비트 데이타 버스 인터 페이스장치
7. 제2항에 있어서, 상기 유효신호 생성수단은, RESET, ETM-LE 0, BCLK 및 E-MD-CYC를 조합하여 BUFO-Val 및 32 L-AD-Val을 출력하는 제6조합수단과; P-BCLK, E-MD-CYC, RESET 및 ETM-LE 1를 조합하여 32 H-AD-Val, 64-AD-Val 및 LE-CNT를 출력하는 제7조합수단을 구비하는 64비트 -32비트 데이타 버스 인터페이스장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.