KR950012245A - 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터 - Google Patents

사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터 Download PDF

Info

Publication number
KR950012245A
KR950012245A KR1019940026055A KR19940026055A KR950012245A KR 950012245 A KR950012245 A KR 950012245A KR 1019940026055 A KR1019940026055 A KR 1019940026055A KR 19940026055 A KR19940026055 A KR 19940026055A KR 950012245 A KR950012245 A KR 950012245A
Authority
KR
South Korea
Prior art keywords
chip microcomputer
single chip
bus
interface circuit
access control
Prior art date
Application number
KR1019940026055A
Other languages
English (en)
Other versions
KR0135475B1 (ko
Inventor
유끼히로 니시구찌
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR950012245A publication Critical patent/KR950012245A/ko
Application granted granted Critical
Publication of KR0135475B1 publication Critical patent/KR0135475B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Microcomputers (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Multi Processors (AREA)

Abstract

단일 칩 마이크로컴퓨터는 단일 칩 마이크로컴퓨터 코어, 외부 버스 인터페이스 회로, 외부 버스 논리 회로 및 버스 인터페이스로 구성된다. 단일 칩 마이크로컴퓨터 코어로부터 외부에 비동기적으로 억세스하기 위해, 외부 버스 인터페이스 회로는 단일 칩 마이크로컴퓨터 코어로부터 억세스 제어 신호를 기초로하여 외부에 비동기 억세스 제어 신호를 생성한다. 내부 버스는 단일 칩 마이크로컴퓨터 코어와 외부 버스 인터페이스 회로를 상호접속하고, 논리 회로는 단일 칩 마이크로컴퓨터 코어로부터 그리고 단일 칩 마이크로컴퓨터 코어에 비동기적으로 억세스가능하게된다. 버스 인터페이스 회로는 내부 버스에 접속되고 내부 버스를 통해 입력된 억세스 제어 신호를 기초로하여 논리 회로에 비동기 억세스 제어 신호를 생성한다. 사용자 논리 유니트가 단일 칩 마이크로컴퓨터의 동작 클럭과 무관한 동작 클럭으로 설계될때에도, 사용자 논리 유니트의 기능은 어떤 상당한 제한으로 제약되지 않고, 사용자 논리 시험 형태를 준비하는 것과 관련된 단계의 수가 감소된다.

Description

사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 제1 실시예의 단일 칩 마이크로컴퓨터의 구성을 도시한 블럭도.
제3도는 제2도에 도시된 본 발명에 따른 실시예에서 외부 버스 I/F·포트의 구성도.
제4도는 제2도에 도시된 본 발명에 따른 실시예에서 외부 버스 I/F·포트(이 포트가 제어 버스에 접속되는 측에 있음)의 구성도.

Claims (8)

  1. 단일 칩 마이크로컴퓨터에 있어서, 중앙 프로세싱 유니트, 메모리 유니트 및 주변 기능 유니트를 갖는 단일 칩 마이크로컴퓨터 코어(4), 상기 단일 칩 마이크로컴퓨터 코어에서 외부로 비동기적으로 억세스하기 위해, 상기 단일 칩 마이크로컴퓨터 코어로부터의 억세스 제어 신호를 기초로하여 외부에 비동기 억세스 제어 신호를 생성하는 외부 버스 인터페이스 회로(1), 상기 단일 칩 마이크로컴퓨터 코어(4)와 상기 외부 버스 인터페이스 회로(1)를 상호접속하는 내부 버스, 상기 단일 칩 마이크로컴퓨터로부터 그리고 상기 단일 칩 마이크로컴퓨터에 비동기적으로 억세스가능한 논리 회로(3), 및 상기 내부 버스에 접속되고 상기 내부 버스를 통해 입력된 억세스 제어 신호를 기초로하여 상기 논리 회로에 비동기 억세스 제어 신호를 생성하는 버스 인터페이스 회로(2)를 포함하는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  2. 제1항에 있어서, 상기 외부 버스 인터페이스 회로(1)은 상기 단일 칩 마이크로컴퓨터 코어(4)로부터 외부로의 억세스를 표시하는 억세스 모드 신호가 입력될때 외부로의 비동기 억세스 제어 신호가 생성되도록 구성되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  3. 제1항에 있어서, 상기 단일 칩 마이크로컴퓨터 코어(4)는 상기 논리 회로의 시험을 표시하는 시험 신호가 입력될때 상기 내부 버스와 접속이 절단되도록 구성되고, 상기 버스 인터페이스 회로(2)는 상기 시험 신호가 입력될때 상기 논리 회로(3)에의 비동기 억세스 제어 신호가 외부로부터의 억세스 제어 신호를 기초로하여 생성되도록 구성되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  4. 제2항에 있어서, 상기 단일 칩 마이크로컴퓨터 코어(4)는 상기 논리 회로(3)의 시험을 표시하는 시험 신호가 입력될때 상기 내부 버스와 접속이 절단되도록 구성되고, 상기 버스 인터페이스 회로(2)는 상기 시험 신호가 입력될때 상기 논리 회로(3)에의 비동기 억세스 제어 신호가 외부로부터의 억세스 제어 신호를 기초로하여 생성되도록 구성되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  5. 제1항에 있어서, 상기 외부 인터페이스 회로(1)이 어드레스 버스와 제어 버스를 통해 외부에 접속되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  6. 제1항에 있어서, 상기 외부 인터페이스 회로(1)이 데이타 버스, 제어 버스, 및 어드레스 버스를 통해 외부에 접속되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  7. 제1항에 있어서, 상기 버스 인터페이스 회로(2)가 사용자 논리 어드레스 데이타 버스, 사용자 논리 기입 신호 라인, 사용자 논리 판독 신호 라인, 및 사용자 논리 어드레스 스트로브 신호 라인을 통해 상기 논리 회로(3)에 접속되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
  8. 제1항에 있어서, 상기 버스 인터페이스 회로(2)가 사용자 논리 데이타 버스, 사용자 논리 어드레스 데이타 버스, 사용자 논리 판독 신호 라인, 및 사용자 논리 기입 신호 라인을 통해 상기 논리 회로(3)에 접속되는 것을 특징으로 하는 단일 칩 마이크로컴퓨터.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026055A 1993-10-13 1994-10-12 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터 KR0135475B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5280144A JPH07110803A (ja) 1993-10-13 1993-10-13 シングルチップマイクロコンピュータ
JP93-280144 1993-10-13

Publications (2)

Publication Number Publication Date
KR950012245A true KR950012245A (ko) 1995-05-16
KR0135475B1 KR0135475B1 (ko) 1998-06-15

Family

ID=17620945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026055A KR0135475B1 (ko) 1993-10-13 1994-10-12 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터

Country Status (4)

Country Link
US (1) US5724603A (ko)
EP (1) EP0653713A1 (ko)
JP (1) JPH07110803A (ko)
KR (1) KR0135475B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867726A (en) * 1995-05-02 1999-02-02 Hitachi, Ltd. Microcomputer
DE69712587T2 (de) * 1996-10-31 2003-01-09 Sgs Thomson Microelectronics Mikrorechner mit Zugriff auf einen externen Speicher
US5991898A (en) * 1997-03-10 1999-11-23 Mentor Graphics Corporation Arithmetic built-in self test of multiple scan-based integrated circuits
US6067255A (en) * 1997-07-03 2000-05-23 Samsung Electronics Co., Ltd. Merged memory and logic (MML) integrated circuits including independent memory bank signals and methods
JP3008914B2 (ja) * 1997-11-14 2000-02-14 日本電気株式会社 半導体集積回路
GB9805486D0 (en) 1998-03-13 1998-05-13 Sgs Thomson Microelectronics Adapter
GB9805479D0 (en) 1998-03-13 1998-05-13 Sgs Thomson Microelectronics Microcomputer
US6952750B2 (en) * 2001-05-04 2005-10-04 Texas Instruments Incoporated Method and device for providing a low power embedded system bus architecture
US6993617B2 (en) * 2002-05-01 2006-01-31 Sun Microsystems, Inc. System-on-a-chip having an on-chip processor and an on-chip dynamic random access memory (DRAM)
CN101394328B (zh) * 2008-10-09 2011-04-06 广东威创视讯科技股份有限公司 基于单片机通用异步串行口的信号传输方法及装置
JP6498557B2 (ja) * 2015-07-28 2019-04-10 株式会社日立産機システム プログラマブルコントローラ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247521A (en) * 1986-04-23 1993-09-21 Hitachi, Ltd. Data processor
JPS6347833A (ja) * 1986-08-15 1988-02-29 Nec Corp マイクロコンピユ−タ
US5155819A (en) * 1987-11-03 1992-10-13 Lsi Logic Corporation Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions
US5089951A (en) * 1987-11-05 1992-02-18 Kabushiki Kaisha Toshiba Microcomputer incorporating memory
US5220673A (en) * 1988-04-14 1993-06-15 Zilog, Inc. Device and method for programming critical hardware parameters
US5228139A (en) * 1988-04-19 1993-07-13 Hitachi Ltd. Semiconductor integrated circuit device with test mode for testing CPU using external signal
JP2650124B2 (ja) * 1989-07-11 1997-09-03 三菱電機株式会社 半導体集積回路
US5416919A (en) * 1989-07-19 1995-05-16 Sharp Kabushiki Kaisha Semiconductor integrated circuit with functional blocks capable of being individually tested externally
JPH0358141A (ja) * 1989-07-26 1991-03-13 Nec Corp ユーザ用ロジックつき集積回路
EP0419105B1 (en) * 1989-09-21 1997-08-13 Texas Instruments Incorporated Integrated circuit formed on a surface of a semiconductor substrate and method for constructing such an integrated circuit
JP2619112B2 (ja) * 1990-05-16 1997-06-11 株式会社東芝 情報処理装置のテスト容易化回路
JPH04148343A (ja) * 1990-10-11 1992-05-21 Hitachi Ltd マイクロコンピュータ
JP2822782B2 (ja) * 1992-05-20 1998-11-11 日本電気株式会社 シングルチップマイクロコンピュータ
US5438681A (en) * 1993-08-24 1995-08-01 Mensch, Jr.; William D. Topography for CMOS microcomputer
US5426769A (en) * 1993-08-26 1995-06-20 Metalink Corp. System and method for producing input/output expansion for single chip microcomputers
US5428770A (en) * 1993-08-31 1995-06-27 Motorola, Inc. Single-chip microcontroller with efficient peripheral testability

Also Published As

Publication number Publication date
KR0135475B1 (ko) 1998-06-15
EP0653713A1 (en) 1995-05-17
JPH07110803A (ja) 1995-04-25
US5724603A (en) 1998-03-03

Similar Documents

Publication Publication Date Title
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
KR940012146A (ko) Cpu와 승산기를 갖는 반도체집적회로
US4443864A (en) Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) Memory system for microprocessor with multiplexed address/data bus
EP0658852A3 (en) Computer system with derived local bus
KR970059947A (ko) 외부 장치를 억세스하기 위한 데이터 처리 시스템 및 그 방법
KR890005622A (ko) 단일칩 마이크로 컴퓨터
KR950012245A (ko) 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터
KR950015397A (ko) 반도체 메모리장치의 멀티비트 테스트회로 및 그 방법
US5251174A (en) Memory system
US20020146025A1 (en) Arbiter device for multi-port memory and semiconductor device
KR940005203B1 (ko) 반도체 집적 회로
KR970062925A (ko) 외부 장치와 인터페이스하는 저 전력 데이터 처리 시스템 및 그것을 위한 방법
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
US5371869A (en) Micro-controller unit for selectively accessing an internal memory or an external extended memory using a read/write terminal
US5446859A (en) Register addressing control circuit including a decoder and an index register
KR960001987A (ko) 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서
KR970066899A (ko) 데이터 프로세서, 데이터 처리 시스템, 및 데이터 프로세서를 이용한 외부장치로의 액세스 방법
US5396611A (en) Microprocessor use in in-circuit emulator having function of discriminating user's space and in-circuit emulator space
KR920010999B1 (ko) 캐시메모리 및 그 캐시메모리가 채용된 억세스제어장치
KR910001545A (ko) Cpu 코어
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
KR920004406B1 (ko) 듀얼포트램의 악세스 제어회로
KR100446282B1 (ko) 시스템 버스 인터페이스 회로
JP2975638B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20001222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee