JPH0358141A - ユーザ用ロジックつき集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ユーザ用ロジックとマイクロコンピュータと
を有する集積回路に関し、特に既存のマイクロコンピュ
ータにバスを介して新たなロジックの追加ができるよう
にした集積回路に関する。

〔従来の技術〕

従来、この種の集積回路は、既存のマイクロコンピュー
タと追加ロジックを接続する場合、相互のバスを直接接
続する形式となっていた。

〔発明が解決しようとする課題〕

上述した従来の集積回路は、既存のマイクロコンピュー
タのバスと、追加ロジックのバスとが直結されているの
で、バスを外部端子に出さないような構成の場合、その
集積回路の動作確認をするテストパターンを全く新規に
作或する必要があり、非常に手間がかかる。また、バス
を外部端子に出す場合は、限られた端子数がテストのた
めのバスで有効に使えなくなってしまう。さらに従来の
集積回路のハードウェア・デバッグを行なう場合、デバ
ッグ専用の集積回路を別途開発するか、その集積回路内
の追加ロジック機能だけに相当する機能のためにゲート
アレイなどの集積回路を別途製作する必要があるという
欠点があった。

本発明の目的は、このような欠点を除き、既存のマイク
ロコンピュータのバス／ポート切替可能端子をバスモー
ドとし、そのポート機能の代りをスルホート・エミュレ
ーション機能と、既存のマイクロコンピュータと追加ロ
ジックのバスをスイッチングして、ポート・エミュレー
ション出力または既存のマイクロコンピュータのバスま
たは追加ロジックのバスを外部端子に取り出す事を可能
とした集積回路を提供することにある。

〔課題を解決するための手段〕

本発明の構威は、同一のシリコンチップ上に、既存のマ
イクロコンピュータと同一の機能を有す？マイクロコン
ピュータとユーザ用追加ロジックとを設けたユーザ用ロ
ジックつき集積回路において、これらロジックとマイク
ロコンピュータの両者を接続する専用ロジック部を有し
、この専用ロジック部は、前記マイクロコンピュータを
外部拡張モードとした時に失われるポートのエミュレー
ション機能と、前記外部拡張モード時に前記外部端子と
前記ポートとを接続する機能と、前記エミュレーション
機能によるポートと前記マイク■コンピュータのバスと
前記ユーザ用追加ロジックのバスとの間を切換える第１
の切換機能と、前記バス以外に前記マイクロコンピュー
タと前記追加ロジックとの接続を切断する第２の切換機
能とを有することを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は、本発明の一実施例の全体構戊を示すブロック
図である。本実施例は、既存のマイクロコンピュータ１
の他に、ユーザ用の追加ロジック部５と、接続専用ロジ
ック部４とを備えている。

を有し、この集積回路では、バス機能に固定されて動作
し接続専用ロジック４へ接続される。また、追加ロジッ
ク５は、通常の入出力端子６とバス７とを有しており、
バス７は接続専用ロジック４へ接続され、この接続専用
ロジック４はさらに外部端子８と第１のテスト人力９と
第２のテスト人力１０の入力レベルの組合せで、４通り
以内の動作モードをもつ。第ｌ表はその組合せ表の一例
を示す。

第　　１　　表 まず、１チップ動作モードでは、バス／ポート切替端子
３はバス７と接続専用ロジック４内部で接続され、追加
ロジック５は、既存のマイクロコンピュータ１によって
操作可能となる一方、バス／ポート切替端子３のポート
信号は、接続専用ロジック４内部でラッチされ、外部端
子８へ出力される。

外部拡張モードでは、バス／ポート切替端子３は、バス
７および外部端子８と接続専用ロジック４内部で接続さ
れるので、追加ロジック５と外部端子８に接続される外
部機能は、既存のマイクロコンピュータｌによって操作
可能となる。

既存のマイクロコンピュータテストモードでは、接続専
用ロジック４により、バス／ポート切替端子３と外部端
子８が接続され、追加ロジック５のバス７は切り離され
るので、外部端子８は既存のマイクロコンピュータ１の
機能テストに使用可能となる。

追加ロジックテストモードでは、接続専用ロジック４に
より、バス７と外部端子８が接続され、既存のマイクロ
コンピュータｌのバス／ポート切替端子３は切り離され
るので、外部端子８は追加ロジック５０機能テストに使
用可能となる。

第２図は第ｌ図の接続専用ロジック４の内部構或の一例
のブロック図である。接続専用ロジック４は、第１のス
イッチ１ｌと第２のスイッチ１２と第３のスイッチ１３
と第４のスイッチ１４と動作モードデコーダ１５とポー
ト信号ラッチ１６とを有している。

第１のテスト人力９と第２のテスト人力１０との組合せ
に応じて動作モードデコーダ１５は、第１のスイッチ１
１、第２のスイッチ１２、第３のスイッチ１３、第４の
スイッチ１４のオン／オフを制御し、ポート信号ラッチ
ｌ６はバス／ポート切替端子３のポート信号を保持する
。

まず、１チップ動作モードでは、第１のスイッチ１１が
オン、第２のスイッチ１２がオフ、第３のスイッチ１３
がオン、第４のスイッチ１４はオフになるように動作モ
ードデコーダ１５は動作する。

外部拡張モードでは、第１のスイッチ１１はオン、第２
のスイッチ１２はオン、第３のスイッチ１３はオフ、第
４のスイッチ１４はオフになるように動作モードデコー
ダ１５が動作する。

既存のマイクロコンピュータテストモードでは、第１の
スイッチ１１はオフ、第２のスイッチ１２はオン、第３
のスイッチ１３はオフ、第４のスイッチ１４はオフにな
るように動作モードデコーダ１５は動作する。

追加ロジックテストモードでは、第１のスイッチ１１は
オフ、第２のスイッチ１２はオフ、第３のスイッチ１３
はオフ、第４のスイッチ１４はオンになるように動作モ
ードデコーダ１５は動作する。

第４図は本発明の第２の実施例の全体構或を示すブロッ
ク図である。本実施例は、第１の実施例と違い、バス信
号以外に既存のマイクロコンピュータ１と追加ロジック
５の間に割込み等の直接信号をやり取りしたい場合を示
している。既存のマイクロコンピュータ１からの割込み
応答信号出力２１と既存のマイクロコンピュータ１への
割込み要求信号人力２２と追加ロジック５への割込み応
答人力２３と追加ロジック５からの割込み要求出力２４
と割込み要求バッファ２５と応答バッファ２６と第１の
バッファ制御信号２７と第２のバッファ制御信号２８と
を有している。

第１のテスト人力９と第２のテスト入力１００組合せで
第１のバッファ制御信号２７と第２のバッファ制御信号
２８とはオン／オフされ、ｌチップ動作モードでは、第
１のバッファ制御信号と第２のバッファ制御信号ともオ
ンになり、既存のマイクロコンピュータ１と追加ロジッ
ク５との間の割込み信号のやり取りが可能となる。外部
拡張モードでも、第１のバッファ制御信号２０７と第２
のバッファ制御信号２８ともオンになり、既存のマイク
ロコンピュータ１と追加ロジック５との間の割込み信号
のやり取りが可能となる。

既存のマイクロコンピュータテストモードでは、第１の
バッファ制御信号２７はオフ、第２のバッファ制御信号
２８はオンになり、既存のマイクロコンピュータ機能１
への割込み信号は、割込み要求信号２２から入力可能と
なり、既存のマイクロコンピュータｌの割込み機能も含
めたテストが可能となる。

追加ロジックテストモードでは、第１のバッファ制御信
号２７はオン、第２のバッファ制御信号２８はオフにな
り、追加ロジック５への割込み応答信号は、割込み応答
信号人力２３から入力可能となり、追加ロジック５の割
込み機能も含めたテストが可能となる。

〔発明の効果〕

以上説明した様に本発明は、追加ロジック部分のみのテ
ストパターンのみを考えれば、既存のマイクロコンピュ
ータ部分に関しては、既存のマイクロコンピュータ用の
既存のテストパターンが使用できるため新規作或する事
なく、集積回路の検証，機能試験が可能となるほか、テ
スト専用にバス信号を引出す必要がなく、限られた本数
の集積回路パッケージの端子を有効に使うことが出来る
。

さらに、追加ロジックのテストモード時は追加ロジック
部分の機能を完全に切離し、接続信号が外部に出せるの
で、既存のマイクロコンピュータ用のハードウェア・デ
バッガの外部バスに本発明の集積回路を追加ロジックの
テストモードにして接続すれば、デバッグ作業を可能と
するので、デバッグのために特別な回路を開発する必要
がないという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の専用ロジック部の一例のブロック図、第３図は本発
明の第２の実施例のブロック図である。 １・・・・・・マイクロコンピュータ、２，６・・・・
・・通常入出力端子、３・・・・・・バス／ポート切替
端子、４，４ａ・・・・・・接続専用ロジック部、５・
・・・・・追加ロジック部、７・・・・・・バス、８・
・・・・・外部端子、９，１０・・・・・・テスト入力
端子、１１〜ｌ４・・・・・・スイッチ部、１５・・・
・・・動作モードデコーダ、１６・・・・・・ポート信
号ラッチ、２１・・・・・・割込み応答信号出力、２２
・・・・・・割込み要求信号入力、２３・・・・・・割
込み応答入力、２４・・・・・・割込み要求出力、２５
・・・・・・割込み要求バツファ・ ２６・・・・・・割込み応答バッファ、２　７， ２８・・ ・・バッファ制御信号。

Claims (1)

【特許請求の範囲】
1. 同一のシリコンチップ上に、既存のマイクロコンピュー
   タと同一の機能を有するマイクロコンピュータとユーザ
   用追加ロジックとを設けたユーザ用ロジックつき集積回
   路において、これらロジックとマイクロコンピュータの
   両者を接続する専用ロジック部を有し、この専用ロジッ
   ク部は、前記マイクロコンピュータを外部拡張モードと
   した時に失われるポートのエミュレーション機能と、前
   記外部拡張モード時に前記外部端子と前記ポートとを接
   続する機能と、前記エミュレーション機能によるポート
   と前記マイクロコンピュータのバスと前記ユーザ用追加
   ロジックのバスとの間を切換える第１の切換機能と、前
   記バス以外に前記マイクロコンピュータと前記追加ロジ
   ックとの接続を切断する第２の切換機能とを有すること
   を特徴とするユーザ用ロジックつき集積回路。