JPH08255145A

JPH08255145A - プロセッサ内蔵ｌｓｉ、及び、そのソフトウェア・デバッグ方法

Info

Publication number: JPH08255145A
Application number: JP7059325A
Authority: JP
Inventors: Tetsuo Ishikawa; 徹男石川
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1995-03-17
Filing date: 1995-03-17
Publication date: 1996-10-01

Abstract

(57)【要約】【目的】本発明は、ＩＣＥを用いたプロセッサ内蔵ＬＳ
Ｉのマイクロプロセッサのソフトウェア・デバッグに関
し、該マイクロプロセッサをボードに半田付けしたまま
で該ソフトウェア・デバッグを可能にすることを目的と
する。【構成】１チップマイコンのマイクロプロセッサ１とそ
のバス７との間にゲート回路２が設けられている。ま
た、該ゲート回路２にゲート制御信号１１を供給する外
部入力ピンであるゲート制御信号端子１２が追加されて
いる。マイクロプロセッサ１のソフトウェア・デバッグ
時は、ＩＣＥのプローブをマイクロプロセッサ１の入出
力信号端子１０に接続し、ゲート制御信号１１を”Ｈｉ
ｇｈ”にする。これにより、ゲート回路２によって、マ
イクロプロセッサ１は、そのバスから切り離される。こ
の状態で、ＩＣＥ側に実装されたマイクロプロセッサを
用いて、マイクロプロセッサ１のソフトウェア・デバッ
グを実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、１チップのマイクロコ
ンピュータ（マイコン）やマルチチップモジュール等の
マイクロプロセッサを内蔵するＬＳＩ（ＬａｒｇｅＳ
ｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）及
びそのソフトウェアのデバッグ方法に関する。

【０００２】

【従来の技術】マイクロコンピュータは、従来は、マイ
クロプロセッサ、メモリ、Ｉ／Ｏインターフェイスなど
の各チップを、ボード上に搭載して制作されていたが、
最近では、ＬＳＩの集積度が向上してきたために、１チ
ップ化されるように、なってきている。図６は、このよ
うな１チップ・マイクロコンピュータの内部構成例を示
す図である。

【０００３】同図において、１はマイクロプロセッサ、
３はＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）、４は
ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒ
ｙ）、５はＡ／Ｄコンバータ、６はＤ／Ａコンバータ、
７は上記マイクロプロセッサ１のバスである。マイクロ
プロセッサ１のバス７には、上記ＲＯＭ３、ＲＡＭ４、
Ａ／Ｄコンバータ５、及びＤ／Ａコンバータ６が接続さ
れている。

【０００４】上記Ａ／Ｄコンバータ５は、外部入力端子
であるアナログ入力信号端子８に接続され、Ｄ／Ａコン
バータ５は、外部出力端子であるアナログ出力信号端子
９に接続されている。また、バス７は、外部入出力端子
であるマイクロプロセッサ１のバス入出力信号端子１０
に接続されている。（該バス入出力信号端子１０は、通
常、複数本必要であり、８ビットのマイクロプロセッサ
の場合で20〜30本となる）。上記各入出力信号端子８，
９，１０は、上記構成の１チップ・マイクロコンピュー
タ（以下、１チップマイコン）が実装されるボード上の
当該回路に接続される。

【０００５】図６に示すような１チップマイコンのマイ
クロプロセッサ１によって実行されるプログラム（ソフ
トウェア）を検査（デバッグ）する場合には、通常ＩＣ
Ｅ（InCircuit Emulator) が使用される。通常、１チッ
プマイコンは、ボード上にソケットを介して実装される
ようになっており、そのソケットにＩＣＥのプローブを
接続する。該ＩＣＥには、図１の１チップマイコンをエ
ミュレートする機能が用意されている。

【０００６】ＩＣＥには、１チップマイコンのＲＯＭを
代替するＲＡＭ（エミュレーションメモリ）が用意され
ており、目的のプログラム（ターゲット・プログラム）
はこの代替ＲＡＭ上にロード（格納）される。そして、
このプログラムは、ＩＣＥ内に用意された上記１チップ
マイコンと同一種類のマイクロプロセッサで実行されて
デバッグされる。このデバッグ機能には、ブレークポイ
ントの設定、トレースなどがある。。

【０００７】デバッグが完了したら、その代替ＲＡＭ内
に格納されているプログラム（デバッグが終了したプロ
グラム）を、ターゲットシステムに実装される１チップ
マイコンのＲＯＭに書き込む。そして、該１チップマイ
コンを、ソケットに挿入してボード上に実装する。

【０００８】

【発明が解決しようとする課題】このような従来の１チ
ップマイコンのプログラム（ソフトウェア）のデバッグ
方式には、次のような問題があった。

【０００９】プログラム（ソフトウェア）のデバッ
グ時に、ＩＣＥのプローブを接続する為のソケットが必
要となる。これはコストアップになる。また、実機内
で、１チップマイコンをボード上のソケットを介して実
装することは、該１チップマイコンをボード上に、直接
半田付けする場合に比べ、接触不良等の障害が発生する
可能性が高く、実機の信頼性を低下させる。

【００１０】汎用の１チップマイコンの場合は、Ｉ
ＣＥにより、その全機能をエミュレートすることが出来
るが、１チップマイコンやマルチチップモジュールの場
合には、ユーザがカスタマイズして使用する場合が多
く、カスタマイズ機能に対応したＩＣＥを用意しないと
デバッグができなくなる。しかしながら、１チップマイ
コンやマルチチップモジュールをカスタマイズする毎
に、それらに対応するＩＣＥを用意することは、多大な
コストアップになり、開発期間も長引くことになる。

【００１１】

【課題を解決するための手段】本発明は、マイクロプロ
セッサと、その周辺回路等で構成されるプロセッサ内蔵
ＬＳＩを前提とする。

【００１２】そして、マイクロプロセッサと該マイクロ
プロセッサの入出力信号が流れるバスとの間に、ＩＣＥ
接続時に、端子から入力される外部制御信号により、上
記マイクロプロセッサを上記バスから切り離すゲート回
路を設けた、ことを特徴とする。

【００１３】前記プロセッサ内蔵ＬＳＩは、例えば、１
チップマイコンである。また、他の発明は、複数のマイ
クロプロセッサと、その周辺回路等で構成されるプロセ
ッサ内蔵ＬＳＩを前提とする。

【００１４】そして、各マイクロプロセッサと該各マイ
クロプロセッサの入出力信号が流れるバスとの間に、Ｉ
ＣＥ接続時に、端子から入力される外部制御信号によ
り、上記各マイクロプロセッサを、それに対応するバス
から切り離すゲート回路を設けたことを特徴とする。

【００１５】前記マイクロプロセッサのバスは、例え
ば、各マイクロプロセッサ毎に分離されており、前記ゲ
ート回路は、各バス毎に設けられる。また、このプロセ
ッサ内蔵ＬＳＩは、例えば、マルチチップモジュールで
ある。

【００１６】また、前記複数のマイクロプロセッサは、
例えば、共通のバスに接続され、前記ゲート回路は、前
記複数のマイクロプロセッサと前記共通のバスの間に設
けられる。

【００１７】また、さらに、他の発明は、複数のマイク
ロプロセッサと、その周辺回路等で構成されるプロセッ
サ内蔵ＬＳＩを前提とする。そして、複数のマイクロプ
ロセッサによって共通に使用されるバスと、上記各マイ
クロプロセッサ毎に、該各マイクロプロセッサと上記共
通バスとの間に設けられ、ＩＣＥ接続時に、端子から入
力される外部制御信号により、上記各マイクロプロセッ
サを上記バスから切り離すゲート回路と、上記複数のマ
イクロプロセッサにバス許可信号を与えることにより、
上記複数のマイクロプロセッサ間のバスの使用を調停す
るバス調停回路と、を設けたことを特徴とする。

【００１８】上記プロセッサ内蔵ＬＳＩにおいて、前記
バス調停回路から出力されるバス許可信号の状態を示す
信号の出力端子を、さらに、設けるようにしてもよ
い。。また、上記プロセッサ内蔵ＬＳＩにおいて、前記
各マイクロプロセッサからバス調停回路に対して出力さ
れるバス使用要求信号の出力端子を、さらに、設けるよ
うにしてもよい。

【００１９】また、このプロセッサ内蔵ＬＳＩは、例え
ば、マルチチップモジュールである。また、さらに、他
の発明は、複数のマイクロプロセッサと、その周辺回路
等で構成されるプロセッサ内蔵ＬＳＩを前提とする。

【００２０】そして、複数のマイクロプロセッサによっ
て共通に使用されるバスと、上記各マイクロプロセッサ
毎に、該各マイクロプロセッサと上記共通バスとの間に
設けられ、ＩＣＥ接続時に、端子から入力される外部制
御信号により、上記各マイクロプロセッサを上記バスか
ら切り離すゲート回路と、上記複数のマイクロプロセッ
サにバス許可信号を与えることにより、上記複数のマイ
クロプロセッサ間のバスの使用を調停するバス調停回路
と、前記ゲート制御信号と前記バス調停回路から出力さ
れるバス許可信号に係わる信号が入力され、その出力が
前記ゲート回路に入力されるゲート回路を、各ゲート回
路に対応して設けたこと、を特徴とする。

【００２１】また、さらに、他の発明は、マイクロプロ
セッサと、その周辺回路等で構成されるプロセッサ内蔵
ＬＳＩのＩＣＥを用いたソフトウェア・デバッグ方法を
前提とする。

【００２２】そして、マイクロプロセッサと該マイクロ
プロセッサの入出力信号が流れるバスとの間に、ＩＣＥ
接続時に、端子から入力される外部制御信号により、上
記マイクロプロセッサを上記バスから切り離すゲート回
路を設け、上記外部制御信号により、上記マイクロプロ
セッサをそのバスから切り離すことにより、上記マイク
ロプロセッサによって実行されるソフトウェアをデバッ
グすること、を特徴とする。

【００２３】また、さらに、他の発明は、複数のマイク
ロプロセッサと、その周辺回路等で構成されるプロセッ
サ内蔵ＬＳＩのＩＣＥを用いたソフトウェア・デバッグ
方法を前提とする。

【００２４】そして、各マイクロプロセッサと該各マイ
クロプロセッサの入出力信号が流れるバスとの間に、Ｉ
ＣＥ接続時に、端子から入力される外部制御信号によ
り、上記マイクロプロセッサを上記バスから切り離すゲ
ート回路を設け、上記外部制御信号により、上記各マイ
クロプロセッサをそのバスから切り離すことにより、上
記マイクロプロセッサによって実行されるソフトウェア
をデバッグすること、を特徴とする。

【００２５】また、さらに、他の発明は、同様に、複数
のマイクロプロセッサと、該各マイクロプロセッサ毎に
分離されたバスと、周辺回路等で構成されるプロセッサ
内蔵ＬＳＩのＩＣＥを用いたソフトウェア・デバッグ方
法を前提とする。

【００２６】そして、各マイクロプロセッサと該各マイ
クロプロセッサの入出力信号が流れるバスとの間に、Ｉ
ＣＥ接続時に、端子から入力される外部制御信号によ
り、上記各マイクロプロセッサを上記バスから切り離す
ゲート回路を設け、上記外部制御信号により、上記複数
のマイクロプロセッサの中から、バスと切り離すマイク
ロプロセッサを選択して、該選択したマイクロプロセッ
サによって実行されるソフトウェアをデバッグすること
を特徴とする。

【００２７】また、さらに、他の発明は、同様に、複数
のマイクロプロセッサと、該各マイクロプロセッサに共
有されるバスと、周辺回路等で構成されるプロセッサ内
蔵ＬＳＩのＩＣＥを用いたソフトウェア・デバッグ方法
を前提とする。

【００２８】そして、各マイクロプロセッサと上記共有
バスとの間に、ＩＣＥ接続時に、端子から入力される外
部制御信号により、上記各マイクロプロセッサを上記共
有バスから切り離すゲート回路を設け、上記外部制御信
号により、上記複数のマイクロプロセッサの中から、バ
スと切り離すマイクロプロセッサを選択して、該選択し
たマイクロプロセッサによって実行されるソフトウェア
をデバッグすること、を特徴とする。

【００２９】このソフトウェア・デバッグ方法におい
て、例えば、選択されているマイクロプロセッサ以外の
マイクロプロセッサを、内蔵のメモリに格納されたソフ
トウェアで動作させながら、上記選択したマイクロプロ
セッサによって実行されるソフトウェアを、デバッグす
るようにしてもよい。

【００３０】

【作用】本発明によれば、、外部から、プロセッサ内蔵
ＬＳＩに設けられた端子を介してゲート制御信号を入力
することにより、ＬＳＩ内部においてマイクロプロセッ
サをそのバスから切り離すことができる。

【００３１】したがって、ＩＣＥのプローブを、そのプ
ロセッサ内蔵ＬＳＩのバス入出力信号端子に接続して、
該マイクロプロセッサによって実行されるソフトウェア
をデバッグすることができる。この場合、マイクロプロ
セッサ内蔵ＬＳＩを、ボードに直接半田付けしたまま
で、ＩＣＥを接続できる。

【００３２】また、このときＩＣＥは、マイクロプロセ
ッサの機能のみをエミュレートすればよい。ユーザがカ
スタマイズしたマイクロプロセッサ内蔵ＬＳＩ内部の回
路については、例えば、市販のＬＳＩテスタ等を利用し
て、デバッグできる。ソフトウェアのデバッグ時にはカ
スタマイズされたプロセッサ内蔵ＬＳＩ内部の回路はそ
のまま使用する。このため、カスタマイズされたプロセ
ッサ内蔵ＬＳＩ毎に、それに対応するＩＣＥを用意する
必要はない。

【００３３】

【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。図１は、本発明の第１の実施例の１チップ
マイコンの内部構成を示す図である。

【００３４】同図において、前述した図６と同様な部分
には、同一の符号を付けている。この第１の実施例の１
チップマイコンには、図６の１チップマイコンのマイク
ロプロセッサ１とそのバス７との間にゲート回路２が設
けられている。また、該ゲート回路２にゲート制御信号
１１を供給する外部入力端子であるゲート制御信号端子
１２が追加されている。

【００３５】図２は、ゲート回路２の内部の概要を示す
図である。バス７の信号線には、マイクロプロセッサ１
への入力信号、マイクロプロセッサからの出力信号、及
びマイクロプロセッサに対する入出力信号の３種類の信
号が流れる。ゲート回路２には、これら３種類の信号毎
に、それぞれ、個別の３ステート・ゲートが設けられて
いる。

【００３６】入力信号に対しては、第一の３ステート・
ゲート２２が設けられている。この第一の３ステート・
ゲート２２は、バス７の入力信号線からマイクロプロセ
ッサ１に対する外部入力信号が入力され、この入力信号
をマイクロプロセッサ１へ出力する。また、出力信号に
対してはは、第二の３ステート・ゲート２４が設けられ
ている。この第二の３ステート・ゲート２４は、マイク
ロプロセッサ１の出力信号が入力され、この出力信号を
バス７の出力信号線に出力する。さらに、入出力信号に
対しては、第三及び第四の３ステート・ゲート２６、２
８が設けられている。第三の３ステート・ゲート２６
は、上記第一の３ステート・ゲート２２と同様な機能を
有し、第四の３ステート・ゲート２８は、上記第二の３
ステート・ゲート２４と同様な機能を有する。第三の３
ステート・ゲート２６は、バス７の入出力信号線から供
給される入力信号を、マイクロプロセッサ１へ出力す
る。第四の３ステート・ゲート２８は、マイクロプロセ
ッサ１から出力される出力信号を、バス７の入出力信号
線へ出力する。

【００３７】これら４個の３ステート・ゲート２２、２
４、２６、２８には、その制御端子に、ゲート制御信号
端子１２から入力されるゲート制御信号１１が入力され
る。このゲート制御信号１１が”Ｈｉｇｈ”になったと
き、これら４個の３ステート・ゲート２２、２４、２
６、２８は、”ハイインピーダンス”の状態になる。こ
のとき、マイクロプロセッサ１は、バス７と完全に切り
離される。一方、上記ゲート制御信号１１が”Ｌｏｗ”
のときは、上記４個の３ステート・ゲート２２、２４、
２６、２８は、通常のゲート（バッファ）と同様に機能
する。したがって、マイクロプロセッサ１は、バス７を
介して入出力信号をバス入出力信号端子１０から入出力
できるようになる。

【００３８】次に、この第一実施例での、１チップマイ
コンのプログラム（ソフトウェア）のデバッグ方法を説
明する。まず、１チップマイコンを、ＩＣＥに接続
し、、ゲート制御信号端子１２を介してゲート制御信号
１１を“Ｈｉｇｈ" にする。これにより、図２に示す全
ての３ステート・ゲートを、ハイインピーダンス状態に
する。この結果、マイクロプロセッサ１は、ゲート回路
２により、バス７から切り離される。したがって、この
状態で、ＩＣＥのプローブを、バス入出力信号端子１０
に接続すれば、ＩＣＥ上のマイクロプロセッサにより上
記１チップマイコンのマイクロプロセッサ１の動作をエ
ミュレートすることができ、ターゲットシステム上で動
作するソフトウェアをデバッグすることができる。この
とき、ＩＣＥは、最低限、１チップマイコンのマイクロ
プロセッサ１をエミュレートする機能があればよい。

【００３９】次に、図３は、本発明の第２の実施例の内
部構成を示す図である。この第二実施例は、複数のマイ
クロプロセッサ（本例では２個）とその周辺回路で構成
されるマルチチップモジュールの例である。図３におい
て、３１、４１はマイクロプロセッサ、３２，４２はゲ
ート回路、３３，３４，４３，４４は周辺回路である。
また、３７、４７は、バスである。尚、第一のマイクロ
プロセッサ３１、４１は、共に、同一種類のものであ
る。

【００４０】第一のマイクロプロセッサ３１は、第一の
ゲート回路３２を介して第一のバス３７と接続されてお
り、該第一のバス３７には、周辺回路３３、３４が接続
されている。また、第二のマイクロプロセッサ４１は、
第二のゲート回路４２を介して第二のバス４７と接続さ
れており、該第二のバス４７には、周辺回路４３、４４
が接続されている。さらに、上記周辺回路３３、３４
は、それぞれ、外部入出力端子である信号入出力端子
（入出力信号端子）３５、３６に接続され、上記周辺回
路４３、４４は、それぞれ、外部入出力端子である信号
入出力端子４５、４６に接続されている。また、第一の
バス３７は、外部入出力端子である第一のマイクロプロ
セッサ３１のバス入出力信号端子３８に接続され、第二
のバス４７は、外部入出力端子である第二のマイクロプ
ロセッサ４１のバス入出力信号端子４８に接続されてい
る。

【００４１】さらに、第一のゲート回路３２は、外部入
力端子であるゲート制御信号端子４０と接続され、この
ゲート制御信号端子４０からゲート制御信号３９を供給
される。一方、第二のゲート回路４２は、外部入力端子
であるゲート制御信号端子５０と接続され、このゲート
制御信号端子５０からゲート制御信号４９を供給され
る。ゲート回路３２、４２の内部構成は、上記第一実施
例のゲート回路２と同様である。

【００４２】この第二実施例の場合には、各マイクロプ
ロセッサ３１、４１は、別種のものであり、それぞれの
バスは分離されている。このため、ソフトウェアのデバ
ッグのために、ＩＣＥを接続する場合、図４に示すよう
に、各マイクロプロセッサ３１、４１に対応して、それ
ぞれ、２台のＩＣＥ６１、７１が必要となる。この時Ｉ
ＣＥ６１、７１のプローブとして、例えば、図４に示す
ようなプローブ８１が必要である。このプローブ８１
は、２台のＩＣＥ６１、７１の信号線が物理的に１個の
プローブに集約されたもので、各バス入出力信号端子３
８、４８に、個別に接続可能なように、二股に分かれて
いる。

【００４３】この第二実施例の場合、マイクロプロセッ
サ３１、４１のいずれか一方を選択して、それぞれ、個
々にデバッグすることができる。これは、ゲート制御信
号４０、５０を用いることにより、デバッグ者が自由に
選択出来る。すなわち、デバッグしないマイクロプロセ
ッサ（３１または４１）用のゲート回路（３２または４
２）に、ゲート制御信号端子（４０または５０）を介し
て”Ｈｉｇｈ”のゲート制御信号（３９または４９）を
加える。これにより、該選択されたマイクロプロセッサ
（３１または４１）は、自己のバス（３７または４７）
から切り離される。したがって、この状態で、選択した
マイクロプロセッサ（３１または４１）によって実行さ
れるソフトウェアを、ＩＣＥ（６１または７１）を用い
て、デバッグすることができる。

【００４４】尚、上記第二実施例では、２つのＩＣＥ６
１、７１が、ＩＣＥ接続時に１つのプローブを共通に使
用しているようにしているが、各ＩＣＥ６１、７１を、
個別のプローブによって、それぞれ、上記マルチチップ
モジュールのバス入出力信号端子３８、４８に接続する
ようにしてもよい。

【００４５】次に、図５は、本発明の第３の実施例の内
部構成を示す図である。なお、同図において、上記第二
の実施例と同一の部分には、同一の符号を付与してい
る。この第３の実施例もマルチチップモジュールであ
る。

【００４６】このマルチチップモジュールは、２つのマ
イクロプロセッサ３１、４１がバス６７を共有してお
り、そのために、優先制御回路１００が追加され、ま
た、さらに、２つのアンドゲート１３１、１４１、及び
インバータ１５０が追加されている。さらに、マイクロ
プロセッサ３１、４１のバス使用要求信号端子１０１、
１０２、マイクロプロセッサのバス使用許可信号端子１
０３が追加されている。尚、上記マイクロプロセッサ３
１、４１は、共に、同一種類のものである。また、上記
共有バス６７の入出力信号端子６８が設けられている。

【００４７】第一のアンドゲート１３１は、２つの入力
端子が、ゲート制御信号端子４０と上記優先制御回路１
００の出力端子に接続されている。また、他方の第二の
アンドゲート１４１は、２つの入力端子が、ゲート制御
信号端子５０と上記インバータ１５０の出力端子に接続
されている。

【００４８】優先制御回路１００は、バス調停回路（バ
スアービタ）であり、第一のマイクロプロセッサ３１と
第二のマイクロプロセッサ４１からバス使用要求信号を
入力する。そして、各マイクロプロセッサ３１、４１
に、予め割り当てられた優先順位、またはバス使用要求
信号の入力順などに従って、いずれか一方のマイクロプ
ロセッサにバス６７の使用権を与え、そのマイクロプロ
セッサに優先制御信号（バス使用許可信号）１０１を出
力する。この、バス６７の使用許可を示す優先制御信号
１０１は、上記第一のアンドゲート１３１と上記インバ
ータ１５０の入力端子に出力される。該インバータ１５
０は、この優先制御信号１０１を反転してマイクロプロ
セッサのバス使用許可信号端子１０３と上記第二のアン
ドゲート１４１の入力端子に出力する。バス使用許可信
号端子１０３は、このインバータ１５０から入力される
優先制御信号１０１の反転信号１０５を、マイクロプロ
セッサのバス使用許可信号として、外部に出力する。

【００４９】第一のアンドゲート１３１は、ゲート制御
信号端子４０を介して入力されるゲート制御信号３９と
優先制御回路１００から入力される優先制御信号１２１
の論理積を第一のゲート回路３２に出力する。第一のア
ンドゲート１３１は、ゲート制御信号３９が”Ｌｏｗ”
のとき、第一のゲート回路３２に対して”Ｈｉｇｈ”の
信号を出力し、第一のマイクロプロセッサ３１を第一の
バス６７から切り離す。

【００５０】第二のアンドゲート１４１は、ゲート制御
信号端子５０を介して入力されるゲート制御信号４９と
インバータ１５０から入力される信号１５１の論理積を
第二のゲート回路４２に出力する。第二のアンドゲート
１４１は、ゲート制御信号４９が”Ｌｏｗ”のとき、第
二のゲート回路４２に対して”Ｈｉｇｈ”の信号を出力
し、第二のマイクロプロセッサ４１を第二のバス６７か
ら切り離す。

【００５１】この第三実施例の場合、２つのマイクロプ
ロセッサ３１，４１は、同一種類のマイクロプロセッサ
であるため、ＩＣＥは１台でよい。また、この第三実施
例では、マイクロプロセッサのバス使用要求信号と、マ
イクロプロセッサのバス使用許可信号が、それぞれ、マ
ルチチップモジュールの端子１０１、１０２、及び１０
３に出力されている。これは、例えば第一のマイクロプ
ロセッサ３１の動作をＩＣＥでエミュレートしながら、
第二のマイクロプロセッサ４１を、実際に、並行動作さ
せて、デバッグをすることができるように考慮した為で
ある。この場合、第二のマイクロプロセッサ４１は内蔵
のＲＯＭ（図示せず）に格納されたプログラムで動作さ
せる。また、用意するＩＣＥは、１台でよい。

【００５２】ところで、この場合、第一のゲート回路３
２は、制御信号端子４０を介して常時オフとする。（第
一のゲート制御信号３９を”Ｌｏｗ”にして第一のアン
ドゲート１３１に加え、第一のゲート回路３２の全ての
３ステート・ゲートをハイインピーダンスとする）。ま
た、ＩＣＥ側に、バス使用要求信号端子１０１を介して
優先制御回路１００にマイクロプロセッサのバス使用要
求信号を出力し（該ＩＣＥのプローブを該信号端子１０
１に接続する）、バス使用許可信号端子１０３から入力
されるバス使用許可信号を受けて（該ＩＣＥのプローブ
を該信号端子１０３に接続する）自装置上に実装されて
いる第一のマイクロプロセッサ３１の代替マイクロプロ
セッサをそのバスに接続させる機能を有する、上記第一
のゲート回路３２に相当する回路を設ける必要がある。
また、この逆に、第二のマイクロプロセッサ４１の動作
をＩＣＥでエミュレートしながら、第一のマイクロプロ
セッサ３１を、実際に、並行動作させて、デバッグが出
来るように考慮するためには、上記と同様にして、ＩＣ
Ｅ側に、第二のゲート回路４２に相当する回路を設ける
必要がある。

【００５３】尚、上記第三実施例の場合、バス使用許可
信号端子１０３から、優先制御回路１００の出力を反転
させて出力するようにしているが、優先制御回路１００
の出力を直接出力させるようにしてもよい。また、マイ
クロプロセッサ３１、４１は、別種類のマイクロプロセ
ッサであっても良い。この場合、それぞれのマイクロプ
ロセッサ３１、４１毎に、個別のＩＣＥを用意する必要
がある。

【００５４】以上、説明したように、本実施例では、１
チップマイコンやマルチチップモジュールなどのマイク
ロプロセッサ内蔵のＬＳＩのソフトウェアをデバッグす
る際、該マイクロプロセッサ内蔵のＬＳＩを、直接、ボ
ードに半田付けしたままで、それらに、ＩＣＥ（のプロ
ーブ）を、直接、接続することができる。したがって、
従来のように、実機上にソケットを介してマイクロプロ
セッサ内蔵のＬＳＩを実装する必要が無く、該マイクロ
プロセッサ内蔵のＬＳＩをボード上に半田付けした状態
で、ソフトウェア・デバッグが可能である。

【００５５】また、最近は、電子機器の多機能化に伴
い、１チップマイコンなどの機器組み込み型のコンピュ
ータもカスタマイズ化される機会が多くなってきてい
る。本発明では、このようなカスタマイズ化されたマイ
クロプロセッサ内蔵ＬＳＩに対し、そのユーザがカスタ
マイズした回路については、ＬＳＩテスタなどを使用し
てデバッグすることができ、ソフトウェアデバッグ時
は、その回路をそのまま使用する。

【００５６】このため、カスタマイズ化する毎に、それ
に対応したＩＣＥを用意する必要はない。また、カスタ
マイズした回路は通常の使用状態と同様にボード上に実
装されるので、その回路についてはＩＣＥのプローブに
よる信号の反射、遅延などの影響もなくなるので、実際
の使用状態に近い状態で、デバッグをすることができ、
設計品質を向上させることができる。

【００５７】尚、上記実施例では、１チップマイコンと
マルチチップモジュールの例を取り上げたが、本発明
は、これに限定されることなく、マイクロプロセッサを
内蔵する全てのＬＳＩのソフトウェア・デバッグに適用
可能である。

【００５８】

【発明の効果】以上、説明したように、本発明によれ
ば、マイクロプロセッサ内蔵ＬＳＩを、ボードに直接半
田付けしたままで、そのマイクロプロセッサ内蔵ＬＳＩ
（の端子）に、ＩＣＥ（のプローブ）を接続できる。そ
して、該マイクロプロセッサ内蔵ＬＳＩ内のＲＯＭ上に
格納されるターゲット・プログラム（ターゲット・ソフ
トウェア）を、該ＩＣＥにより、直接、デバッグするこ
ともできる。このため、従来のように、ボード上にソケ
ットを介してマイクロプロセッサ内蔵ＬＳＩを実装する
必要がなくなり、コストを削減できると共に、実機の動
作の信頼性が向上する。また、実使用に近い状態でデバ
ッグできるので、設計品質の向上に貢献できる。

【００５９】また、ユーザがカスタマイズした１チップ
マイコンやマルチチップモジュールなどのマイクロプロ
セッサ内蔵のＬＳＩについては、そのマイクロプロセッ
サの機能のみを、独立にエミュレートすればよいので、
マイクロプロセッサ内蔵のＬＳＩをカスタマイズする毎
に、それに対応したＩＣＥを用意する必要はない。これ
により、コストの削減と開発期間の短縮が可能になる。

【図面の簡単な説明】

【図１】本発明の第１実施例である１チップマイコンの
内部構成を示すブロック図である。

【図２】ゲート回路の内部構成を示す図である。

【図３】本発明の第２実施例であるマルチチップモジュ
ールの内部構成を示すブロック図である。

【図４】上記第２実施例のマイクロプロセッサのソフト
ウェア・デバッグをＩＣＥを用いて行う場合の、ＩＣＥ
とマルチチップモジュールとの接続方法の一例を示す図
である。

【図５】本発明の第３実施例であるマルチチップモジュ
ールの内部構成を示すブロック図である。

【図６】一般的な１チップマイコンの内部構成を示すブ
ロックである。

【符号の説明】

１、３１、４１マイクロプロセッサ２、３２、４２ゲート回路３ＲＯＭ４ＲＡＭ５Ａ／Ｄコンバータ６Ｄ／Ａコンバータ７、３７、４７、６７バス１０、３８、４８、６８マイクロプロセッサのバス
入出力信号端子８アナログ入力信号端子９アナログ出力信号端子１１、３９、４９ゲート制御信号１２、４０、５０ゲート制御信号端子２２、２４、２６、２８３ステート・ゲート回路３３、３４、４３、４４周辺回路３５、３６、４５、４６周辺回路の入出力信号端子６１、７１ＩＣＥ８１ＩＣＥのプローブ１００優先制御回路１０１、１０２マイクロプロセッサのバス
使用要求信号端子１０３マイクロプロセッサのバス
使用許可信号端子１５０インバータ

Claims

【特許請求の範囲】

【請求項１】マイクロプロセッサと、その周辺回路等
で構成されるプロセッサ内蔵ＬＳＩにおいて、マイクロプロセッサと該マイクロプロセッサの入出力信
号が流れるバスとの間に、ＩＣＥ接続時に、端子から入
力される外部制御信号により、上記マイクロプロセッサ
を上記バスから切り離すゲート回路を設けた、ことを特徴とするプロセッサ内蔵ＬＳＩ。
【請求項２】前記プロセッサ内蔵ＬＳＩは、、１チップマイコンであることを特徴とする請求項１記載
のプロセッサ内蔵ＬＳＩ。
【請求項３】複数のマイクロプロセッサと、その周辺
回路等で構成されるプロセッサ内蔵ＬＳＩにおいて、各マイクロプロセッサと該各マイクロプロセッサの入出
力信号が流れるバスとの間に、ＩＣＥ接続時に、端子か
ら入力される外部制御信号により、上記各マイクロプロ
セッサをそれに対応するバスから切り離すゲート回路を
設けたこと、を特徴とするプロセッサ内蔵ＬＳＩ。
【請求項４】前記マイクロプロセッサのバスは、各マイクロプロセッサ毎に分離されており、前記ゲート
回路は、各バス毎に設けられていること、を特徴とする請求項３記載のプロセッサ内蔵ＬＳＩ。
【請求項５】前記プロセッサ内蔵ＬＳＩは、マルチチップモジュールであるること、を特徴とする請求項４記載のプロセッサ内蔵ＬＳＩ。
【請求項６】前記複数のマイクロプロセッサは、共通のバスに接続され、前記ゲート回路は、前記複数のマイクロプロセッサと前
記共通のバスの間に設けられていること、ことを特徴とする請求項３記載のプロセッサ内蔵ＬＳ
Ｉ。
【請求項７】複数のマイクロプロセッサと、その周辺
回路等で構成されるプロセッサ内蔵ＬＳＩにおいて、複数のマイクロプロセッサによって共通に使用されるバ
スと、上記各マイクロプロセッサ毎に、該各マイクロプロセッ
サと上記共通バスとの間に設けられ、ＩＣＥ接続時に、
端子から入力される外部制御信号により、上記各マイク
ロプロセッサを上記バスから切り離すゲート回路と、上記複数のマイクロプロセッサにバス許可信号を与える
ことにより、上記複数のマイクロプロセッサ間のバスの
使用を調停するバス調停回路と、を設けたことを特徴とするプロセッサ内蔵ＬＳＩ。
【請求項８】前記バス調停回路から出力されるバス許
可信号の状態を示す信号の出力端子を、さらに、設けたことを特徴とする請求項７記載のプロセッサ内蔵
ＬＳＩ。
【請求項９】前記各マイクロプロセッサからバス調停
回路に対して出力されるバス使用要求信号の出力端子
を、さらに、設けたことを特徴とする請求項７または８記載のプロセ
ッサ内蔵ＬＳＩ。
【請求項１０】前記プロセッサ内蔵ＬＳＩは、マルチチップモジュールであるること、を特徴とする請求項６、７、８、または９記載のプロセ
ッサ内蔵ＬＳＩ。
【請求項１１】複数のマイクロプロセッサと、その周
辺回路等で構成されるプロセッサ内蔵ＬＳＩにおいて、複数のマイクロプロセッサによって共通に使用されるバ
スと、上記各マイクロプロセッサ毎に、該各マイクロプロセッ
サと上記共通バスとの間に設けられ、ＩＣＥ接続時に、
端子から入力される外部制御信号により、上記各マイク
ロプロセッサを上記バスから切り離すゲート回路と、上記複数のマイクロプロセッサにバス許可信号を与える
ことにより、上記複数のマイクロプロセッサ間のバスの
使用を調停するバス調停回路と、前記ゲート制御信号と前記バス調停回路から出力される
バス許可信号に係わる信号が入力され、その出力が前記
ゲート回路に入力されるゲート回路を、各ゲート回路に
対応して設けたこと、を特徴とするプロセッサ内蔵ＬＳＩ。
【請求項１２】マイクロプロセッサと、その周辺回路
等で構成されるプロセッサ内蔵ＬＳＩのＩＣＥを用いた
ソフトウェア・デバッグ方法において、マイクロプロセッサと該マイクロプロセッサの入出力信
号が流れるバスとの間に、ＩＣＥ接続時に、端子から入
力される外部制御信号により、上記マイクロプロセッサ
を上記バスから切り離すゲート回路を設け、上記外部制御信号により、上記マイクロプロセッサをそ
のバスから切り離すことにより、上記マイクロプロセッ
サによって実行されるソフトウェアをデバッグするこ
と、を特徴とするプロセッサ内蔵ＬＳＩのソフトウェア・デ
バッグ方法。
【請求項１３】複数のマイクロプロセッサと、その周
辺回路等で構成されるプロセッサ内蔵ＬＳＩのＩＣＥを
用いたソフトウェア・デバッグ方法において、各マイクロプロセッサと該各マイクロプロセッサの入出
力信号が流れるバスとの間に、ＩＣＥ接続時に、端子か
ら入力される外部制御信号により、上記マイクロプロセ
ッサを上記バスから切り離すゲート回路を設け、上記外部制御信号により、上記各マイクロプロセッサを
そのバスから切り離すことにより、上記マイクロプロセ
ッサによって実行されるソフトウェアをデバッグするこ
と、を特徴とするプロセッサ内蔵ＬＳＩのソフトウェア・デ
バッグ方法。
【請求項１４】複数のマイクロプロセッサと、該各マ
イクロプロセッサ毎に分離されたバスと、周辺回路等で
構成されるプロセッサ内蔵ＬＳＩのＩＣＥを用いたソフ
トウェア・デバッグ方法において、各マイクロプロセッサと該各マイクロプロセッサの入出
力号が流れるバスとの間に、ＩＣＥ接続時に、端子から
入力される外部制御信号により、上記各マイクロプロセ
ッサを上記バスから切り離すゲート回路を設け、上記外部制御信号により、上記複数のマイクロプロセッ
サの中から、バスと切り離すマイクロプロセッサを選択
して、上記選択されたマイクロプロセッサによって実行
されるソフトウェアをデバッグすること、を特徴とするプロセッサ内蔵ＬＳＩのソフトウェア・デ
バッグ方法。
【請求項１５】複数のマイクロプロセッサと、該各マ
イクロプロセッサに共有されるバスと、周辺回路等で構
成されるプロセッサ内蔵ＬＳＩのＩＣＥを用いたソフト
ウェア・デバッグ方法において、各マイクロプロセッサと上記共有バスとの間に、ＩＣＥ
接続時に、端子から入力される外部制御信号により、上
記各マイクロプロセッサを上記共有バスから切り離すゲ
ート回路を設け、上記外部制御信号により、上記複数のマイクロプロセッ
サの中から、バスと切り離すマイクロプロセッサを選択
して、該選択されたマイクロプロセッサによって実行さ
れるソフトウェアをデバッグすること、を特徴とするプロセッサ内蔵ＬＳＩのソフトウェア・デ
バッグ方法。
【請求項１６】選択されているマイクロプロセッサ以
外のマイクロプロセッサを、内蔵のメモリに格納された
ソフトウェアで動作させながら、上記選択したマイクロ
プロセッサによって実行されるソフトウェアを、デバッ
グすること、を特徴とする請求項１５記載のプロセッサ内蔵ＬＳＩの
ソフトウェア・デバッグ方法。