JPH0241793B2 - - Google Patents
Info
- Publication number
- JPH0241793B2 JPH0241793B2 JP14130783A JP14130783A JPH0241793B2 JP H0241793 B2 JPH0241793 B2 JP H0241793B2 JP 14130783 A JP14130783 A JP 14130783A JP 14130783 A JP14130783 A JP 14130783A JP H0241793 B2 JPH0241793 B2 JP H0241793B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- external connection
- output
- input
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000006870 function Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Description
【発明の詳細な説明】
この発明は、ユーザ指定のモードを含むモード
設定機能を改良したワンチツプマイクロコンピユ
ータに関する。
設定機能を改良したワンチツプマイクロコンピユ
ータに関する。
中央処理装置（CPU）、読み出し専用メモリ
（ROM）、ランダムアクセスメモリ（RAM）、入
出力ポート（Ｉ／Ｏポート）等を同一半導体チツ
プ内に収納した、いわゆるワンチツプマイクロコ
ンピユータが実現されている。このようなワンチ
ツプマイクロコンピユータは、内蔵される
ROM、RAMのみを使用して演算処理を実現す
るのではなく、Ｉ／Ｏポートとして割り付けられ
た外部接続ピンをデータ伝送用バス接続端子とし
て用い、外部に拡張用のROM、RAM等が接続
できる機能を有するものである。さらに、Ｉ／Ｏ
ポートを拡張させるような機能を実現するため
に、複数個のモードの中で任意のモードを選択設
定させるモード設定機能を備えている。実際に
は、このチツプをテストする場合等を考慮して、
８種類程度のモードが必要とされている。
（ROM）、ランダムアクセスメモリ（RAM）、入
出力ポート（Ｉ／Ｏポート）等を同一半導体チツ
プ内に収納した、いわゆるワンチツプマイクロコ
ンピユータが実現されている。このようなワンチ
ツプマイクロコンピユータは、内蔵される
ROM、RAMのみを使用して演算処理を実現す
るのではなく、Ｉ／Ｏポートとして割り付けられ
た外部接続ピンをデータ伝送用バス接続端子とし
て用い、外部に拡張用のROM、RAM等が接続
できる機能を有するものである。さらに、Ｉ／Ｏ
ポートを拡張させるような機能を実現するため
に、複数個のモードの中で任意のモードを選択設
定させるモード設定機能を備えている。実際に
は、このチツプをテストする場合等を考慮して、
８種類程度のモードが必要とされている。
このような例えば８種類のモードは、通常内部
のメモリをアクセスするか、あるいは外部メモリ
をアクセスするかで分類される。そして、この８
種類のモードの中から、任意の１つのモードを選
択して設定する手段としては、次のようなものが
知られている。
のメモリをアクセスするか、あるいは外部メモリ
をアクセスするかで分類される。そして、この８
種類のモードの中から、任意の１つのモードを選
択して設定する手段としては、次のようなものが
知られている。
まず第１に、３本の接続ピンを用いて、外部で
設定したモードの設定情報を、リセツト時にチツ
プ内に取り込み、モード設定を行なうようにする
手段がある。この場合、上記３本のピンを例えば
モード指定固有のものとして割り当てるようにす
ると、外部接続ピンの数が増大するばかりか、接
続ピンに大幅な無駄が生じ、チツプ内の機能を縮
小させる要因となる。このため、外部設定モード
取り込み用の接続ピンを、他の機能ピンと共用す
ることが行なわれる。
設定したモードの設定情報を、リセツト時にチツ
プ内に取り込み、モード設定を行なうようにする
手段がある。この場合、上記３本のピンを例えば
モード指定固有のものとして割り当てるようにす
ると、外部接続ピンの数が増大するばかりか、接
続ピンに大幅な無駄が生じ、チツプ内の機能を縮
小させる要因となる。このため、外部設定モード
取り込み用の接続ピンを、他の機能ピンと共用す
ることが行なわれる。
しかし、このような機能のワンチツプマイクロ
コンピユータにあつては、このチツプを実装する
ボード上の上記外部接続ピンの周辺部に多くの外
部回路を設けなければならない。したがつて、周
辺回路部が非常に複雑化する状態となり、チツプ
実装時に多くの回路部品を必要とするようになる
と共に、実装コスト、耐ノイズ信頼性等の面で
種々の問題を残す状態となる。
コンピユータにあつては、このチツプを実装する
ボード上の上記外部接続ピンの周辺部に多くの外
部回路を設けなければならない。したがつて、周
辺回路部が非常に複雑化する状態となり、チツプ
実装時に多くの回路部品を必要とするようになる
と共に、実装コスト、耐ノイズ信頼性等の面で
種々の問題を残す状態となる。
また、第２の手段として、外部端子Ｉ／Ｅによ
つて、リセツト後のプログラムが内部のROMに
よるか、あるいは外部ROMによるかを切り換
え、リセツト後に実行されるプログラムの中でモ
ードを設定するようにすることが考えられる。し
かし、このようなものでは、ユーザがプログラム
の中でモードを意識する煩わしさがある。
つて、リセツト後のプログラムが内部のROMに
よるか、あるいは外部ROMによるかを切り換
え、リセツト後に実行されるプログラムの中でモ
ードを設定するようにすることが考えられる。し
かし、このようなものでは、ユーザがプログラム
の中でモードを意識する煩わしさがある。
この発明は上記のような点に鑑みなされたもの
で、外部接続ピンを充分効率的に使用し得るよう
にするばかりか、実装時の外部回路構成を簡略化
して、信頼性を充分なものとし、且つユーザにお
いて充分容易に使用することが可能となるように
するワンチツプマイクロコンピユータを提供しよ
うとするものである。
で、外部接続ピンを充分効率的に使用し得るよう
にするばかりか、実装時の外部回路構成を簡略化
して、信頼性を充分なものとし、且つユーザにお
いて充分容易に使用することが可能となるように
するワンチツプマイクロコンピユータを提供しよ
うとするものである。
すなわち、この発明に係るワンチツプマイクロ
コンピユータは、半導体チツプ内にユーザにより
指定されたモードデータを設定するマスクプログ
ラマブルモードレジスタを設け、このレジスタに
設定されたモードと外部から設定可能なモードと
を、１個の外部接続ピンの値によつて切り換え選
択するようにしたものである。
コンピユータは、半導体チツプ内にユーザにより
指定されたモードデータを設定するマスクプログ
ラマブルモードレジスタを設け、このレジスタに
設定されたモードと外部から設定可能なモードと
を、１個の外部接続ピンの値によつて切り換え選
択するようにしたものである。
以下図面を参照してこの発明の一実施例を説明
する。第１図はその構成を示すもので、マイクロ
コンピユータを構成する半導体チツプ１０には、
まず３本の外部接続ピン１１ａ，１１ｂ，１１ｃ
が設けられ、このピン１１ａ〜１１ｃはそれぞれ
の信号線を介してＤ型フリツプフロツプで構成さ
れるラツチ回路１２ａ，１２ｂ，１２ｃそれぞれ
のＤ入力端子に接続される。また、この接続ピン
１１ａ〜１１ｃは、図では示されないＩ／Ｏポー
トに接続される。
する。第１図はその構成を示すもので、マイクロ
コンピユータを構成する半導体チツプ１０には、
まず３本の外部接続ピン１１ａ，１１ｂ，１１ｃ
が設けられ、このピン１１ａ〜１１ｃはそれぞれ
の信号線を介してＤ型フリツプフロツプで構成さ
れるラツチ回路１２ａ，１２ｂ，１２ｃそれぞれ
のＤ入力端子に接続される。また、この接続ピン
１１ａ〜１１ｃは、図では示されないＩ／Ｏポー
トに接続される。
このチツプ１０には、ユーザによつて指定さ
れ、マスクによつてプログラムされたモードデー
タが設定されこれを出力するマスクプログラマブ
ルモードレジスタ１３ａ，１３ｂ，１３ｃが形成
されており、このレジスタ１３ａ〜１３ｃそれぞ
れからの出力信号は、それぞれ信号線を介してデ
ータセレクタ１４ａ，１４ｂ，１４ｃの入力端Ｂ
に供給されるようにする。
れ、マスクによつてプログラムされたモードデー
タが設定されこれを出力するマスクプログラマブ
ルモードレジスタ１３ａ，１３ｂ，１３ｃが形成
されており、このレジスタ１３ａ〜１３ｃそれぞ
れからの出力信号は、それぞれ信号線を介してデ
ータセレクタ１４ａ，１４ｂ，１４ｃの入力端Ｂ
に供給されるようにする。
また、外部接続ピン１５にはリセツト指令
（）の供給されるもので、このピン１５
からの信号はインバータ１６および図示されない
リセツト信号発生器に接続される。そして、イン
バータ１６からの出力信号は、上記ラツチ回路１
２ａ〜１２ｃのそれぞれのＧ入力端に供給し、ラ
ツチタイミングを制御するようにしてなる。すな
わち、ラツチ回路１２ａ〜１２ｃは、Ｇ入力がハ
イ(H)レベルの時に出力が入力と等しく、Ｇ入力が
ロー(L)レベルの時はこのＧ入力がＨレベルからＬ
レベルに変化した時の値を保持する機能を有する
ようになる。そして、このラツチ回路１２ａ〜１
２ｃそれぞれからの出力信号は、上記データセレ
クタ１４ａ〜１４ｃそれぞれのＡ入力端子に供給
する。
（）の供給されるもので、このピン１５
からの信号はインバータ１６および図示されない
リセツト信号発生器に接続される。そして、イン
バータ１６からの出力信号は、上記ラツチ回路１
２ａ〜１２ｃのそれぞれのＧ入力端に供給し、ラ
ツチタイミングを制御するようにしてなる。すな
わち、ラツチ回路１２ａ〜１２ｃは、Ｇ入力がハ
イ(H)レベルの時に出力が入力と等しく、Ｇ入力が
ロー(L)レベルの時はこのＧ入力がＨレベルからＬ
レベルに変化した時の値を保持する機能を有する
ようになる。そして、このラツチ回路１２ａ〜１
２ｃそれぞれからの出力信号は、上記データセレ
クタ１４ａ〜１４ｃそれぞれのＡ入力端子に供給
する。
また、外部接続ピン１７は抵抗１８を介して電
源ラインにプルアツプされるもので、この接続ピ
ン１７はバツフア１９に接続する。そして、この
バツフア１９からの出力信号は、前記データセレ
クタ１４ａ〜１４ｃの入力端Ｓに供給するもの
で、データセレクタ１４ａ〜１４ｃではこのＳ入
力がＨレベルの時に、Ｂ入力を出力Ｙに取り出
す。このデータセレクタ１４ａ〜１４ｃそれぞれ
のＹ出力は、モードデータ信号PC0，PC1，PC2
として取り出されるものである。
源ラインにプルアツプされるもので、この接続ピ
ン１７はバツフア１９に接続する。そして、この
バツフア１９からの出力信号は、前記データセレ
クタ１４ａ〜１４ｃの入力端Ｓに供給するもの
で、データセレクタ１４ａ〜１４ｃではこのＳ入
力がＨレベルの時に、Ｂ入力を出力Ｙに取り出
す。このデータセレクタ１４ａ〜１４ｃそれぞれ
のＹ出力は、モードデータ信号PC0，PC1，PC2
として取り出されるものである。
このように構成されるワンチツプマイクロコン
ピユータにおいて、これをテストするためには８
種類程度のモードが必要である。このような８種
類程度のモードを生成するためには、次のように
する。
ピユータにおいて、これをテストするためには８
種類程度のモードが必要である。このような８種
類程度のモードを生成するためには、次のように
する。
すなわち、外部接続ピン１５に対して
信号が与えられると、インバータ１６を介してラ
ツチ回路１２ａ〜１２ｃのＧ入力に信号が与えら
れ、このラツチ回路１２ａ〜１２ｃは外部接続ピ
ン１１ａ〜１１ｃそれぞれに与えられた信号の値
を取り込み、ラツチする。そして、このラツチ回
路１２ａ〜１２ｃにラツチされた値に対応する出
力信号は、データセレクタ１４ａ〜１４ｃそれぞ
れのＡ入力に供給設定される。
信号が与えられると、インバータ１６を介してラ
ツチ回路１２ａ〜１２ｃのＧ入力に信号が与えら
れ、このラツチ回路１２ａ〜１２ｃは外部接続ピ
ン１１ａ〜１１ｃそれぞれに与えられた信号の値
を取り込み、ラツチする。そして、このラツチ回
路１２ａ〜１２ｃにラツチされた値に対応する出
力信号は、データセレクタ１４ａ〜１４ｃそれぞ
れのＡ入力に供給設定される。
この場合、外部接続ピン１７に対する信号はＬ
レベルに設定されており、このＬレベルの信号は
バツフア１９を介してデータセレクタ１４ａ〜１
４ｃに与えられる。したがつて、このデータセレ
クタ１４ａ〜１４ｃはＡ入力を選択し、ラツチ回
路１２ａ〜１２ｃからの出力信号をそれぞれ出力
Ｙとして取り出すもので、この出力信号が設定さ
れたモードデータ信号となる。
レベルに設定されており、このＬレベルの信号は
バツフア１９を介してデータセレクタ１４ａ〜１
４ｃに与えられる。したがつて、このデータセレ
クタ１４ａ〜１４ｃはＡ入力を選択し、ラツチ回
路１２ａ〜１２ｃからの出力信号をそれぞれ出力
Ｙとして取り出すもので、この出力信号が設定さ
れたモードデータ信号となる。
すなわち、信号が立ち上る時に、外部
接続ピン１１ａ〜１１ｃに供給される値を外部か
ら制御するようにすれば、モードデータ信号が制
御されるようになるものであり、８種類程度のモ
ードを任意設定することが可能となるものであ
る。尚このリセツトモードの時は、入出力ポート
は入力ポートとなる。
接続ピン１１ａ〜１１ｃに供給される値を外部か
ら制御するようにすれば、モードデータ信号が制
御されるようになるものであり、８種類程度のモ
ードを任意設定することが可能となるものであ
る。尚このリセツトモードの時は、入出力ポート
は入力ポートとなる。
次に、ユーザが任意のモードを外付け回路なし
の状態で実現するには次のようにして行なう。す
なわち、ユーザが希望するモードは、このユーザ
の指定によつて、マスクプログラマブルモードレ
ジスタ１３ａ〜１３ｃに対して、マスクオプシヨ
ンにより設定される。そして、この指定されたモ
ードのデータは、データセレクタ１４ａ〜１４ｃ
に対して常に供給される状態にある。
の状態で実現するには次のようにして行なう。す
なわち、ユーザが希望するモードは、このユーザ
の指定によつて、マスクプログラマブルモードレ
ジスタ１３ａ〜１３ｃに対して、マスクオプシヨ
ンにより設定される。そして、この指定されたモ
ードのデータは、データセレクタ１４ａ〜１４ｃ
に対して常に供給される状態にある。
この場合、外部接続ピン１７はオープンの状態
にあり、バツフア１９に対する入力線は抵抗１８
を介して電源と接続されているので、バツフア１
９からデータセレクタ１４ａ〜１４ｃへのＳ入力
はＨレベルにある。したがつて、データセレクタ
１４ａ〜１４ｃは上記マスクプログラマブルモー
ドレジスタ１３ａ〜１３ｃからの出力データを、
モードデータPC0，PC1，PC2として出力するよ
うになる。すなわち、ユーザ指定モードが実行さ
れるようになる。
にあり、バツフア１９に対する入力線は抵抗１８
を介して電源と接続されているので、バツフア１
９からデータセレクタ１４ａ〜１４ｃへのＳ入力
はＨレベルにある。したがつて、データセレクタ
１４ａ〜１４ｃは上記マスクプログラマブルモー
ドレジスタ１３ａ〜１３ｃからの出力データを、
モードデータPC0，PC1，PC2として出力するよ
うになる。すなわち、ユーザ指定モードが実行さ
れるようになる。
第２部は外部接続ピン１７を出力ポートと兼用
させる場合の実施例を示すもので、この接続ピン
１７からの信号をラツチ回路２０のＤ端子に供給
する。そして、外部接続ピン１５からの
信号の供給されるインバータ１６の出力を上記ラ
ツチ回路２０のＧ端子に供給し、このラツチ回路
２０からの出力信号をデータセレクタに対してユ
ーザモード選択指令として供給するものである。
させる場合の実施例を示すもので、この接続ピン
１７からの信号をラツチ回路２０のＤ端子に供給
する。そして、外部接続ピン１５からの
信号の供給されるインバータ１６の出力を上記ラ
ツチ回路２０のＧ端子に供給し、このラツチ回路
２０からの出力信号をデータセレクタに対してユ
ーザモード選択指令として供給するものである。
すなわち、外部接続ピン１１ａ〜１１ｃの値が
ラツチ回路１２ａ〜１２ｃに取り込まれると同時
に、外部接続ピン１７の値がラツチ回路２０に取
り込まれる。この外部接続ピン１７と接続される
図では示されない出力ポートは、リセツト時にＨ
レベル（オープン）にセツトされるものであり、
これによりラツチ回路２０には任意にＨレベルあ
るいはＬレベルが設定されるものである。
ラツチ回路１２ａ〜１２ｃに取り込まれると同時
に、外部接続ピン１７の値がラツチ回路２０に取
り込まれる。この外部接続ピン１７と接続される
図では示されない出力ポートは、リセツト時にＨ
レベル（オープン）にセツトされるものであり、
これによりラツチ回路２０には任意にＨレベルあ
るいはＬレベルが設定されるものである。
以上のようにこの発明によれば、特にユーザに
おいて外付け回路を設けることなく、また特にプ
ログラムモードを意識することなくして、任意の
モードが設定できるものであり、簡易化し且つユ
ーザにおいて容易に使用でき、しかも高信頼度の
ワンチツプマイクロコンピユータとすることがで
きる。
おいて外付け回路を設けることなく、また特にプ
ログラムモードを意識することなくして、任意の
モードが設定できるものであり、簡易化し且つユ
ーザにおいて容易に使用でき、しかも高信頼度の
ワンチツプマイクロコンピユータとすることがで
きる。
第１図はこの発明の一実施例に係るワンチツプ
マイクロコンピユータを説明するための構成図、
第２図はこの発明の他の実施例を説明する図であ
る。 １０……半導体チツプ、１１ａ〜１１ｃ，１
５，１７……外部接続ピン、１２ａ〜１２ｃ……
ラツチ回路、１３ａ〜１３ｃ……マスクプログラ
マブルモードレジスタ、１４ａ〜１４ｃ……デー
タセレクタ。
マイクロコンピユータを説明するための構成図、
第２図はこの発明の他の実施例を説明する図であ
る。 １０……半導体チツプ、１１ａ〜１１ｃ，１
５，１７……外部接続ピン、１２ａ〜１２ｃ……
ラツチ回路、１３ａ〜１３ｃ……マスクプログラ
マブルモードレジスタ、１４ａ〜１４ｃ……デー
タセレクタ。
Claims (1)
- １ 外部接続ピンを介して外部設定モードデータ
を取り込みラツチするラツチ回路と、ユーザによ
り指定されたモードデータの設定されるマスクプ
ログラマブルモードレジスタと、このレジスタか
らの読み出しモードデータ出力および上記ラツチ
回路からの外部設定モードデータ出力が供給され
外部接続ピンを介して上記モードデータ出力の一
方を選択するデータセレクタとを具備したことを
特徴とするワンチツプマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141307A JPS6031641A (ja) | 1983-08-02 | 1983-08-02 | ワンチツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58141307A JPS6031641A (ja) | 1983-08-02 | 1983-08-02 | ワンチツプマイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031641A JPS6031641A (ja) | 1985-02-18 |
| JPH0241793B2 true JPH0241793B2 (ja) | 1990-09-19 |
Family
ID=15288843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58141307A Granted JPS6031641A (ja) | 1983-08-02 | 1983-08-02 | ワンチツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031641A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02123658U (ja) * | 1989-03-16 | 1990-10-11 | ||
| JP2650124B2 (ja) * | 1989-07-11 | 1997-09-03 | 三菱電機株式会社 | 半導体集積回路 |
| JP4790540B2 (ja) | 2006-08-18 | 2011-10-12 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
1983
- 1983-08-02 JP JP58141307A patent/JPS6031641A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6031641A (ja) | 1985-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5628022A (en) | Microcomputer with programmable ROM | |
| US5331571A (en) | Testing and emulation of integrated circuits | |
| US4964074A (en) | In-circuit emulator | |
| US4710927A (en) | Diagnostic circuit | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| US4628448A (en) | Operation mode setting apparatus on a single chip microprocessor | |
| JPH0559457B2 (ja) | ||
| US5606715A (en) | Flexible reset configuration of a data processing system and method therefor | |
| KR950013263B1 (ko) | 내부 rom 내용의 기밀성을 갖고 있는 단일 칩 마이크로컴퓨터 | |
| JPH0241793B2 (ja) | ||
| US5657328A (en) | Scan design with expanded access capability | |
| EP0633529B1 (en) | Emulation system for microcomputer | |
| US5936976A (en) | Selecting a test data input bus to supply test data to logical blocks within an integrated circuit | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| JP3493132B2 (ja) | モード設定回路 | |
| JPH0934748A (ja) | エミュレーション用マイクロコンピュータ | |
| JP3074978B2 (ja) | エミュレーション装置 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JPH0716188Y2 (ja) | テストモード指定回路 | |
| JP3057749B2 (ja) | 入出力ポート | |
| JPH0799383B2 (ja) | 大規模集積回路装置 | |
| EP0173257A2 (en) | Integrated circuit device | |
| JPH10123213A (ja) | 半導体集積回路 | |
| JPS63108438A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH01116736A (ja) | ワンチップマイクロコンピュータの入出力ポートシステム |