KR970007762B1

KR970007762B1 - 반도체 집적회로 장치

Info

Publication number: KR970007762B1
Application number: KR1019890005105A
Authority: KR
Inventors: 요시유끼 미와; 쯔요시 죠노; 하루오 게이다; 구니히꼬 나까다; 하지메 야스다
Original assignee: 미다 가쓰시게; 가부시끼가이샤 히다찌세이사꾸쇼; 가모시따 겐이찌; 히다찌마이크로컴퓨터엔지니어링 가부시끼가이샤
Priority date: 1988-04-19
Filing date: 1989-04-18
Publication date: 1997-05-16
Also published as: JPH01266635A; KR890016468A; JP2713724B2

Abstract

내용없음.

Description

반도체 집적회로 장치

제1도는 본 발명의 1실시예인 단일칩 마이크로컴퓨터의 개략적인 블록도.

제2도는 신호분리회로의 1예를 상세하게 도시한 블록도.

제3도는 신호분리회로의 다른 1예를 상세하게 도시한 블록도.

제4도는 종래의 단일칩 마이크로컴퓨터의 개략적인 블록도.

* 도면의 주요부분에 대한 부호의 설명

10 : 단일칩마이크로컴퓨터 11 : CPU

12 : DMA 콘트롤러 13 : 타이머

14 : 공통내부버스 15 : 입출력회로

16, 17 : 신호분리회로 22 : 멀티플렉서

25 : 선택회로

본 발명은 반도체 집적회로, 더 나아가서는 그것에 포함된 기능모듈 상호간에 주고받게 되는 개별신호에 관한 디바이스 테스트나 디버그의 용이화 기술에 관한 것으로, 예를 들면 특정응용방식으로 구성되는 마이크로컴퓨터에 적응해서 유효한 기술에 관한 것이다.

1개의 반도체기판에 여러개의 기능모듈 형성해서 되는 소위 단일칩마이크로컴퓨터와 같은 반도체 집적회로 장치는, 예를 들면 제4도에 도시된 바와 같이 CPU(Central Processing Unit)(1)을 중심으로 DMA(Direct Memory Access) 콘트롤러(2)나 타이머(3), 더 나아가서는 도시하지 않는 시리얼인터페이스 콘트롤러등 그 외의 주변회로가 탑재되어 있다. 이들 기능모듈은 어드레스버스, 데이터버스 및 콘트롤버스를 포함하는 공통내부버스(4)에 결합되어서 각 기능모듈 상호간, 특히 CPU와의 사이에서 데이터나 어드레스신호 더 나아가서는 제어신호와 같은 공통신호를 주고 받음이 가능하게 되어 있다.

그런데 그와 같은 기능모듈의 동작에 필요한 신호는 상기 공통신호뿐만 아니라 소정의 기능모듈 상호간에 개별적으로 주고받지 않으면 안되는 개별신호가 있다. 예를 들면 DMA 콘트롤러(2)가 CPU(1)에 공통내부버스(4)의 개방을 요구하기 위한 DMA 요구신호 DREQ, 이 DMA 요구에 대한 응답신호로서의 DMA 확인신호 DACK, DMA 콘트롤러(2)나 타이머(3) CPU(1)에 대해서 인터립트를 지시하기 위한 인터립트신호 INT₂, INT₃등이 있다. 이와 같은 개별신호는 소정의 기능모듈 상호간의 핸드세이크 제어에 전적으로 필요하게 되는 신호이므로 상기 공통내부버스(4)가 입출력회로(5)를 거쳐서 외부와 인터페이스 가능하게 되어 있는 것에 대하여, 개별신호는 일체 외부에 개방되지 않고, 또 일부러 외부에 개방할 필요성도 없다고 되어 있었다.

내장기능모듈 상호간에 개별신호를 주고받는 단일칩 마이크로컴퓨터와 같은 반도체 집적회로의 디바이스 테스트에 있어서, 공통신호에 관해서는 이것을 외부에서 공통내부버스(4)를 경유하는 것으로, 바라는 기능모듈에 공급하는 것에 의해서 기능모듈을 독립적으로 제어하면서 테스트할 수 있지만 인터립트신호 등의 개별신호는 일체 외부에 개방되어 있지 않으므로, 이것을 외부에서 직접 공급하거나, 또 그 출력상태를 외부에서 직접 확인할 수는 없다. 이 때문에 개별신호에 관한 테스트에서는 소정의 개별신호를 상호간에 주고받는 여러 개의 기능모듈의 양쪽을 동작시켜서 테스트하는 것이 필요하게 된다.

이 점에 대해서 본 발명자들이 검토한 결과 소정의 개별신호의 출력상태나 이것을 받는 기능모듈의 동작상태를 확인하는 데는 이 개별신호를 출력하는 기능모듈에 대해서 그 개별신호의 필요한 출력상태를 얻는 데 필요한 동작을 시키고, 또 이것을 받는 기능모듈에 그 개별신호의 상태를 반영할 수 있는 동작을 시키는 것이 필요하게 된다. 이것에 의해서 개별신호에 관한 테스트 시간이 길게 됨과 동시에 테스트 패턴의 작성에도 시간이 걸린다는 문제점이 명백하게 되었다.

또, 여러 개의 논리기능블록이 내장된 1개의 반도체 집적회로 장치에 있어서, 상기 논리기능 블록간의 개별신호를 이 반도체 집적회로 장치의 외부로 송출하는 것 및 이 반도체 집적회로 장치의 외부에서 입력된 테스트 신호를 소정의 논리 기능블록에 공급하는 것에 관해서는 미국 특허출원 No. 199605, 일본국 특허공개공보 소화 60-38949호(1987년 2월 2일) 및 특허공개공보 소화 61-272668호(1986년 12월 2일)가 있다.

그러나 상기 출원에 기재된 반도체 집적회로에서는 모두 테스트를 위해서 부가된 전용신호선이 마련되어 있다. 또 논리기능블록의 한쪽이 CU인 경우의 개별신호의 취급에 대해서는 기술되어 있지 않다.

본 발명자의 검토에 의하면 코어로 되는 CPU를 중심으로 바라는 주변기능모듈을 임의로 조합가능하게 해서 개별규격 요구에 대응하는 특정응용(application specific) 마이크로 컴퓨터와 같은 반도체집적회로에 있어서는 그 요구 규격에 따라서 사용되는 주변기능 모듈의 조합이 다를 때마다 개별신호용 테스트 패턴을 다시 만들지 않으면 안되게 되어서 상기 문제가 더욱 현저하게 되는 것이 발견되었다.

또, 테스트를 위한 신호선을 부가하면 1개의 반도체집적회로에 내장할 수 있는 주변기능모듈의 집적도가 저하할 가능성이 있다.

본 발명의 목적은 내장기능모듈 상호간에 주고받게 되는 개별신호에 관한 디바이스테스트 등의 용이화와 함께 고집적화가 가능한 반도체집적회로를 제공하는 것이다.

본 발명의 상기 및 그 밖의 목적과 새로운 특징은 본 명세서의 기술 및 첨부도면으로 명확하게 될 것이다.

본 출원에서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면 다음과 같다.

즉, 외부와 인터페이스되는 공통내부버스에 결합된 여러 개의 기능모듈 상호간에 주고받게 되는 개별신호를 공통내부버스에 선택적으로 출력가능한 출력게이트수단을 마련함과 동시에 공통내부버스에 공급되는 신호를 개별신호 대신에 선택적으로 소정의 기능모듈에 공급 가능한 입력 게이트수단을 마련한다.

또, 상기 출력게이트 수단 및 입력게이트수단 대신에 외부와 인터페이스되는 공통내부버스에 결합된 여러 개의 기능모듈 상호간에 주고받게 되는 개별신호를 소정의 기능모듈에서 그 외의 소정의 기능모듈에 공급하는 상태, 소정의 기능모듈에서 출력되는 상기 개별신호를 공통내부버스에 출력하는 상태 및 외부에서 공통내부버스에 공급되는 신호를 개별신호 대신에 상기 그 외의 소정의 기능모듈에 공급하는 상태를 선택적으로 취할 수 있는 신호분리수단을 마련한 것이다.

상기한 수단에 의하면 개별신호에 관한 디바이스테스트 등에서 소정의 기능모듈에서 출력되는 개별신호는 상기 출력게이트신호를 거쳐서 공통내부버스에 공급될 수 있는 것에 의해 그 개별신호의 출력상태는 외부와 인터페이스 되어 있는 공통내부버스를 거쳐서 직접 외부에서 확인할 수 있다. 이것에 의해 이 개별신호를 받는 기능모듈에 그 개별신호의 상태를 반영할 수 있는 동작을 시키는 일없이 간단하게 바라는 개별신호의 출력상태를 확인할 수가 있다.

또, 개별신호에 관한 디바이스테스트 등에서 외부에서 직접 공통내부버스에 공급되는 신호가 개별신호 대신에 상기 입력게이트수단에서 바라는 기능모듈에 공급될 수 있는 것에 의해 이 개별신호를 본래 출력하는 기능모듈에 대해서 그 개별신호가 바라는 출력상태를 얻는데 필요한 동작을 시키는 일없이 바라는 개별신호에 따른 이 기능모듈의 동작상태를 간단히 확인할 수 있게 된다.

상기 신호분리수단은 소정의 기능모듈에서 출력되는 개별신호의 흐름을 공통내부버스 또는 이 개별신호를 받는 그 외의 기능모듈의 한쪽에 선택적으로 단일화함과 동시에 소정의 기능모듈에서 출력되는 개별신호와 외부에서 개별신호 대신에 공급되는 신호와의 경합을 회피한다. 이것에 의해 동작의 요구신호나 이것에 대한 응답신호와 같은 소정의 동작을 기동하는 트리거로 되는 개별신호에 관해서는 그 개별신호의 출력상태를 외부에서 직접 확인할 때에 그것을 본래 받는 기능모듈이 이 개별신호에 의해 그 고유의 동작을 기동하는 것을 자동적으로 억제하고, 또 소정의 개별신호를 받는 기능모듈의 동작상태를 외부에서 공급되는 개별신호 대체용 신호에 따라 확인할 때에 본래의 개별신호에 의한 동작의 기동을 억제하고, 그것으로서 개별신호에 관한 바라는 기능모듈의 단독테스트를 용이하게 하는 것이다.

제1도에는 본 발명의 1실시예인 단일칩마이크로컴퓨터를 도시한다. 동일도면에 도시된 단일칩마이크로컴퓨터는 공지된 반도체집적회로 제조기술에 의해 1개의 단길정실리콘기판과 같은 반도체기판에 형성되어 있다.

제1도에 도시된 단일칩마이크로컴퓨터(10)는, 특히 제한되지 않지만 CPU(11)를 중심으로 DMA 콘트롤러(12)나 타이머(13), 더 나아가서는 도시하지 않은 시리얼인터페이스콘트롤러등 그 외의 주변회로가 소위 특정응용방식으로 탑재되어 있다. 이들 기능모듈은 어드레스버스 A, B, 데이터버스 DB 및 콘트롤버스 CB를 포함하는 공통내부버스(14)에 결합되어서 상호간에 데이터나 어드레스신호, 더 나아가서는 제어신호와 같은 공통신호의 주고받음이 가능하게 되어 있다. 상기 공통내부버스(14)는 입출력회로(15)를 거쳐서 외부와 인터페이스할 수 있게 되어 있다.

제1도에 대표적으로 도시된 기능모듈 상호간에 주고받게 되는 개별신호로서는 인터럽트신호 INT₁₂, INT₁₃이 1예로서 도시되어 있다. 이들 인터럽트신호 INT₁₂, INT₁₃은 각각 신호분리회로(16), (17)을 거쳐서 CPU(11)에 공급할 수 있게 되어 있다.

신호분리회로(16)는 DMA 콘트롤러(12)에서 출력되는 인터럽트신호 INT₁₂를 CPU(11)에 공급하는 상태, 이 인터럽트신호 INT₁₂를 공통내부버스(14), 예를 들면 이것에 포함되는 데이터버스 DB의 소정신호선에 출력하는 상태 및 외부에서 공통내부버스(14)에 공급되는 신호를 CPU(11)의 인터럽트신호 INT₁₂의 입력단자에 공급하는 상태를 택일적으로 선택하는 것이다. 또, 마찬가지로 신호분리신호(17)는 타이머(13)에서 출력되는 인터럽트신호 INT₁₃을 CPU(11)에 공급하는 상태, 이 인터럽트신호 INT₁₃을 공통내부버스(14), 예를 들면 이것에 포함되는 데이터버스 DB의 소정신호선에 출력하는 상태 및 외부에서 공통내부버스(14)에 공급되는 신호를 CPU(11)의 인터럽트신호 INT₁₃의 입력단자에 공급하는 상태를 택일적으로 선택하는 것이다.

제2도에는 상기신호분리회로(16)의 상세한 1예가 도시되어 있다.

이 신호분리회로(16)은 DMA 콘트롤러(12)에서 출력되는 인터럽트신호 INT₁₂를 데이터버스 DB의 소정의 신호선에 부여하기 위한 출력게이트(20), 디바이스테스트 등에서 이 인터럽트신호 INT₁₂를 대체하기 위해서 데이터버스 DB의 소정신호선을 거쳐서 외부에서 공급되는 테스트신호 TEST₁₂를 대치하는 플립플롭(21), 플립플롭(21)에서 출력되는 테스트신호 TEST₁₂또는 DMA 콘트롤러(12)에서 출력되는 인터럽트신호 INT₁₂를 선택적으로 CPU(11)에 공급하기 위한 멀티플렉서(22), 데이터버스 DB의 소정신호선을 거쳐서 외부에서 공급되는 전환제어신호 CONT₁₂를 대치해서 상기 멀티플렉서(22)의 출력선택제어를 행하기 위한 플립플롭(23) 및 플립플롭(23)의 대치데이터를 데이터버스 DB에 리드해서 외부에서 확인 가능하게 하기 위한 리드 게이트(24)에 의해 구성된다.

또, 상기 출력게이트(20)와 플립플롭(21), 그리고 플립플롭(23)과 리드게이트(24)는 각각 레지스터 Ra, Rb로 간주할 수가 있다.

상기 각각의 레지스터Ra, Rb에는 어드레스가 할당되고, 더욱 상세하게는 레지스터 Ra, Rb를 구성하는 출력게이트(20), 플립플롭(21), 플립플롭(23) 및 리드게이트(24) 각각에 넓은 의미의 어드레스가 할당되어 있다. 이와 같이 해서 할당된 어드레스는 CPU(11) 등의 각종 기능모듈에 포함되는 레지스터등과 같은 어드레스공간에 매핑할 수도 있지만, 본 실시예에서는 외부에서 공급되는 모드신호 MODE의 모두 또는 일부의 비트를 병용해서 고유의 어드레스공간에 매핑되어 있다. 또, 모드신호 MODE에 의해서 단일칩마이크로컴퓨터(10)에 테스트동작이 지시되면 상기 입출력회로(15)는 어드레스신호나 제어신호도 외부에서 공통내부버스(14)에 공급할 수 있게 된다.

이와 같이 해서 매핑되어 있는 레지스터 Ra, Rb의 선택제어는, 특히 제한되지 않지만 1개의 기능모듈을 구성하는 선택회로(25)가 행한다. 이 선택회로(25)는 어드레스버스 AB를 거쳐서 외부에서 공급되는 어드레스신호, 콘트롤버스 CB를 거쳐서 외부에서 공급되는 리드/라이트신호 및 모드신호 MODE를 받는다.

이들의 신호가 공급되는 선택회로(25)는 외부에서 공급되는 모드신호 MODE에 의해서 소정의 테스트동작이 지시되어 있을 때 레지스터 Ra에 대응하는 어드레스신호가 외부에서 공급되고, 또한 리드/라이트신호에 의해서 리드동작이 지시되면 선택제어신호 øar을 어서트해서 출력게이트(20)를 ON상태로 제어하는 것에 의해 인터럽트신호 INT₁₂를 외부로 리드할 수 있게 된다. 이때 리드/라이트신호에 의해서 라이트동작이 지시되어 있을 때에는 플립플롭(21)의 제어단자에 부여되는 선택제어신호 øaw를 어서트해서 테스트신호 TEST₁₂를 이 플립플롭(21)에 래치시킨다.

한편, 외부에서 공급되는 모드신호 MODE에 의해서 소정의 테스트동작이 지시되어 있을 때 제리스터Rb에 대응하는 어드레스신호가 외부에서 공급되는, 또한 상기 리드/라이트신호에 의해서 라이트동작이 지시되면 플립플롭(23)의 제어단자에 부여되는 선택제어신호 øbw를 어서트해서 전환제어신호 CONT₁₂를 이 플립플롭(23)에 래치시킨다. 이 전환제어신호 CONT₁₂가 그레벨일 때 멀티플렉서(22)는 인터럽트신호 INT₁₂를 출력선택하고, 또 그것이 저레벨일 때에는 플립플롭(21)의 래치신호를 출력선택한다. 또한 이때 리드/라이트신호에 의해서 리드동작이 지시되어 있을 때에는 선택제어신호 øbr을 어서트해서 플립플롭(23)의 래치신호를 리드게이트(24)를 거쳐서 데이터버스 DB에 출력제어한다.

상기 플립플롭(23)은 단일칩마이크로컴퓨터(10)의 초기화 리세트에 따라서 리세트신호 RESET에 의해 그 래치신호가 저레벨의 상태를 취해서 초기화되도록 되어 있다.

다음에 상기 실시예의 동작을 제2도에 따라 설명한다.

먼저 디바이스테스트에서 인터럽트신호 INT₁₂의 출력상태를 확인하는 경우에는 출력게이트(20)를 ON상태로 제어한다. 이 상태에서 DMA 콘트롤러(12)에서 출력되는 인터럽트신호 INT₁₂는 ON상태의 출력게이트(20)을 거쳐서 데이터버스 DB에 공급될 수 있는 것에 의해 그 인터럽트신호 INT₁₂의 출력상태는 외부와 인터페이스 되어 있는 공통내부버스(14)를 거쳐서 직접 외부에서 확인할 수 있게 된다. 이것에 의해 이 인터럽트신호 INT₁₂를 받는 CPU(11)에 그 인터럽트신호 INT₁₂의 상태를 반영할 수 있는 동작을 시키는 일없이 간단하게 인터럽트신호 INT₁₂의 출력상태를 확인할 수가 있다.

이때 플립플롭(23)에 고레벨의 전환제어신호 CONT₁₂를 래치해서 멀티플렉서(22)에서 인터럽트신호 INT₁₂가 출력되지 않도록 해두는 것에 의해 그 인터럽트신호 INT₁₂를 외부에서 직접 확인할 때에 CPU(11)이 상기 인터럽트신호 INT₁₂에 의해 그 고유의 동작을 기동하는 것을 자동적으로 억제할 수가 있고, 인터럽트신호 INT₁₂의 상태확인시에 그 발생원으로 되는 DMA 콘트롤러(12)의 단독테스트를 용이하게 할 수가 있다.

다음에 디바이스테스트에 있어서 인터럽트신호 INT₁₂에 의해 인터럽트가 지시되었을 때의 CPU의 동작상태를 확인하는 경우에는 플립플롭(23)에 고레벨의 전환제어신호 CONT₁₂를 래치해서 멀티플렉서(22)에 플립플롭(21)의 래치데이터를 출력선택시킨다. 이 상태에서 외부에서 직접 데이터버스 DB로 공급되는 테스트신호 TEST12를 플립플롭(21)에 래치시키면 이 래치데이터가 상기 인터럽트신호 INT₁₂대신에 CPU(11)에 공급되는 것에 의해 이 인터럽트신호 INT₁₂를 본래 출력하는 DMA 콘트롤러(12)에 대해서 그 인터럽트신호 INT₁₂의 소요의 출력상태를 얻는데 필요한 동작을 시키는 일없이 소정의 인터럽트가 지시될 때의 CPU의 동작상태를 간단하게 확인할 수가 있다.

이때 플립플롭(23)에는 고레벨의 전환제어신호 CONT₁₂가 래치되어서 멀티플렉서(22)에서는 인터럽트신호 INT₁₂가 출력되지 않도록 되어 있으므로 테스트시에 DMA 콘트롤러(12)에서 실제로 인터럽트를 지시하기 위한 인터럽트신호 INT₁₂가 출력되어도, 이 인터럽트신호 INT₁₂대신에 외부에서 공급되는 테스트신호 TEST₁₂는 그 인터럽트신호 INT₁₂와의 경합이 회피되는 것에 의해 인터럽트가 지시되었을 때의 CPU(11)의 동작상태를 외부에서 공급되는 테스트신호 TEST₁₂에 따라서 확인할 때에 본래의 인터럽트신호 INT₁₂에 의한 CPU(11)의 인터럽트시퀀스의 기동이 억제되고, 이것에 의해서 CPU(11)의 인터럽트시퀀스에 대한 외부에서의 단독테스트가 용이하게 된다.

또한, 다른 쪽의 신호분리회로(17)를 이용하는 테스트도 마찬가지로 행할 수 있다.

제3도는 제2도에 도시한 신호분리회로(16) 및 선택회로(25)의 상세한 논리도의 1예가 도시되어 있다. 이 실시예에서는 DMA 콘트롤러(12)에서 3개의 인터럽트신호 INT₁₂₁, INT₁₂₂및 INT₁₂₃이 송출된다. 멀티플렉서(22)는 상기 인터럽트신호 INT₁₂₁, INT₁₂₂및 INT₁₂₃을 받는 AND 게이트 AG1, 데이터버스 DB측에서 공급되는 테스트신호를 레지스터R_a2를 거쳐서 받는 AND 게이트 AG2 및 상기 AND 게이트 AG1 또는 AG2의 출력신호를 CPU(11)에 전달하기 위한 OR 게이트 OR로 구성된다. 상기 AND 게이트 AG1로의 제어신호는 데이터버스 DB에서 레지스터 R_b1을 거쳐서 공급된다. 상기 AND 게이트 AG2로의 제어신호는 데이터버스 DB에서 레지스터 R_b2를 거쳐서 공급된다. 상기 인터럽트신호 INT₁₂₁, INT₁₂₂및 INT₁₂₃은 레지스터 R_a1을 거쳐서 직접 데이터버스 DB에 송출 가능하다. 상기 각각의 레지스터 R_a1, R_b2, R_b2및 R_a2로의 각 제어신호øa1r, øb1w, øa2w, øb2r 및 øb2w는 선택회로(25)에 의해 형성된다. 선택회로(25)는 어드레스버스 AB상의 어드레스신호를 받는 AND 게이트 AG3 및 NOR 게이트 NOR과 제어버스 CB상의 제어신호 및 모드신호 MODE의 반전신호를 받는 AND 게이트 AG4로 구성된다. 어드레스신호가 사용되고 있는 이유는 각 레지스터가 이 마이크로컴퓨터의 어드레스 영역상에 매핑되어 있기 때문이다. 예를 들면, 레지스터 R_a1은 0번지, 레지스터 R_b1은 1번지, 레지스터 R_a2는 2번지, 레지스터 R_b2는 3번지에 매핑되어 있다.

모드신호 MODE가 0일 때는 테스트용모드, 1일 때에는 통상 동작모드로 된다. 통상동작모드에서 MODE신호에 의해 레지스터 R_b2내의 플립플롭(234)는 리세트 되므로 AND 게이트 AG2가 비전달상태로 제어된다. 따라서 플립플로(211), (212), (213)으로 되는 레지스터 R_a2의 출력은 CPU에 전달되지 않는다. 통상 동작모드에서는 플립플롭(231), (232), (233)으로 되는 레지스터 R_b1은 AND 게이트 AG1을 제어하는 것에 의해 인터럽트신호 INT₁₂₁, INT₁₂₂, INT₁₂₃의 CPU 측으로의 전송을 허가하거나 금지하는 것에 사용된다. 레지스터 R_a1내의 출력게이트(201), (202), (203)은 인터럽트신호의 상태를 모니터하기 위해 통상 동작모드에서도 사용된다. 레스트모드에서는 레지스터 R_b2내의 플립플롭(234)에 1이 라이트되는 것에 의해 AND 게이트 AG2가 전송상태로 제어되므로 플립플롭(211), (212), (213)으로 되는 레지스터 R_a2의 출력이 CPU에 입력가능하게 된다. 이때 플립플롭(231), (232), (233)으로 되는 레지스터 R_b1에 대해서 라이트를 행하지 않으면 플립플롭(231), (232), (233)은 리세트상태로 되어 인터럽트신호 INT₁₂₁, INT₁₂₂, INT₁₂₃은 CPU에 전달되지 않는다. 통상 동작모드에서는 레지스터 R_a2에 대한 라이트신호 øa2w, 레지스터 R_b2에 대한 리드신호 øb2r, 레지스터 R_b2에 대한 라이트신호 øb2w는 동작레벨로 되지 않으므로 레지스터 R_a2, R_b2의 어드레스인 2번지, 3번지는 통상 동작모드에서는 다른 목적에 사용할 수가 있다. 본 실시예에 따라 DMA 콘트롤러(12)를 동작시키는 일없이 인터럽트신호 INT₁₂₁, INT₁₂₂, INT₁₂₃의 상태의 조합에 대한 CPU(11)의 동작을 테스트할 수가 있다. DMA 콘트롤러(12)를 동작시키지 않고 CPU(11)을 테스트할 수 있으므로 DMA 콘트롤러(12)를 다른 기능모듈과 바꾸어도 CPU(11)에 대한 테스트패턴의 공통화가 가능하다.

상기 실시예에 의하면 다음의 작용효과를 얻는다.

(1) 기능모듈간의 개별신호에 관한 디바이스테스트에서 공통내부버스(14) 이외의 부가적인 테스트용 버스를 마련할 필요가 없다. 따라서 집적도의 향상이 방해되는 일이 없다.

(2) 인터럽트신호등의 개별신호에 관한 디바이스테스트에서 소정의 기능모듈에서 출력되는 개별신호는 상기 출력게이트(20)를 거쳐서 공통내부버스(14)에 공급될 수 있는 것에 의해 그 개별신호의 출력상태는 외부와 인터페이스되어 있는 공통내부버스(14)를 거쳐서 직접 외부에서 확인 가능하게 되고, 이것에 의해 이 개별신호를 받는 기능모듈에 그 개별신호의 상태를 반영 가능하게 하는 동작을 시키는 일없이 간단하게 소정의 개별신호의 출력상태를 확인할 수가 있다.

(3) 개별신호에 관한 디바이스 테스트에서 외부에서 직접 공통내부버스(14)에 공급되는 테스트신호 TEST₁₂와 같은 신호가 플립플롭(21) 및 멀티플렉서(22)를 거쳐서 바라는 기능모듈에 개별신호 대신에 공급될 수 있는 것에 의해 이 개별신호를 본래 출력하는 기능모듈에 대해서 그 개별신호가 필요한 출력상태를 얻는데 필요한 동작을 시키는 일없이 바라는 개별신호에 따른 이 기능모듈의 동작상태를 간단히 확인할 수가 있다.

(4) 신호분리회로(16), (17)은 소정의 기능모듈에서 출력되는 개별신호의 흐름을 공통내부버스 또는 이 개별신호를 받는 그 외의 기능모듈의 한쪽에 선택적으로 단일화함과 동시에 소정의 기능모듈에서 출력되는 개별신호와 외부에서 개별신호 대신에 공급되는 신호의 경합을 회피한다. 이것에 의해 DMA 요구신호나 인터럽트신호 더 나아가서는 이것에 대한 응답신호와 같은 소정의 동작을 기동하는 트리거로 되는 개별신호에 관해서는 그 개별신호의 출력상태를 외부에서 직접 확인할 때에 그것을 본래 받는 기능모듈이 이 개별신호에 의해서 그 고유의 동작을 기동하는 것을 자동적으로 억제하고, 또 소정의 개별신호를 받는 기능모듈의 동작상태를 외부에서 공급되는 개별신호 대체응신호에 따라서 확인할 때에도 본래의 개별신호에 의한 동작의 기동을 억제할 수 있고, 이것으로서 개별신호에 관한 바라는 기능모듈의 단독 테스트를 용이하게 할 수가 있다.

(5) 상기 작용효과 (2)∼(4)에서 개별신호에 관한 디바이스테스트 시간의 단축, 더 나아가서는 테스트패턴의 작성을 용이하게 달성할 수가 있다. 특히 특정응용방식의 반도체집적회로에 대해서는 그 요구 규격에 따라서 사용되는 주변기능모듈의 조합이 다를 때마다 개별신호의 테스트패턴을 다시 만드는 시간과 노력이 대폭적으로 삭감된다.

(6) 개별신호 대신에 외부에서 공급되는 신호는 플립플롭(21)과 같은 데이터래치회로에 일단 래치되어서 소정의 기능모듈에 공급되는 것에 의해 타이밍상 그 개별신호에 요구되는 필요의 길이 또는 파형으로서 그 대체신호를 소정의 기능모듈에 공급할 수가 있다. 따라서 파형이 다른 각종 개별신호에 대해서 동일한 하드웨어구성을 갖는 신호분리회로를 공통으로 이용할 수 있다는 범응성을 얻을 수가 있다.

(7) 신호분리회로(16), (17)에 포함되는 레지스터 Ra, Rb에 어드레스를 할당할 때 이것들을 외부에서 공급되는 모드신호 MODE를 병용해서 고유의 어드레스 공간에 매핑하는 것에 의해 전적으로 디바이스테스트에 이용되는 각종 레지스터는 디바이스테스트 이외의 통상동작에 의해 이용되는 어드레스공간의 일부를 점유하지 않아도 끝나게 되어 어드레스공간의 이용효율을 높일 수가 있다.

(8) 필요에 따라서 개별신호를 외부에 개방하는 기능을 타겟머신의 시스템디버그 또는 소프트웨어디버그에 이용하는 것에 의해 디버그처리를 용이하게 하는데 기여할 수가 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명했지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

예를 들면, 상기 실시예에서는 출력게이트(20), 플립플롭(21), 멀티플렉서(22), 플립플롭(23) 및 리드케이트(24)에 의해서 신호분리회로를 구성했지만 리드게이트(24)를 없애거나 더 나아가서는 플립플롭(21)을 거치지 않고 직접 테스트신호를 멀티플렉서(22)에 공급하도록 하여도 좋다. 또 멀티플렉서(22)에 대한 출력선택제어는 모드신호에 의해서 직접 행하게 하여도 좋다.

신호분리회로에 포함되는 레지스터 Ra, Rb에 할당되는 어드레스는 모드신호를 병용한 어드레스공간에 매핑하는 것에 한정되지 않고, 각종 기능모듈에 포함되는 레지스터등과 동일한 어드레스공간에 매핑하여도 좋다.

신호분리회로는 개별신호의 발생원으로 되는 기능모듈 등에 포함하도록 하여도 좋다. 이때 신호분리회로에 포함되는 각종 레지스터는 이 기능모듈에 포함되는 레지스터와 동일한 어드레스공간에 배치해 놓을 수가 있고, 이것에 호응해서 이들 레지스터를 선택하는 회로도 이 기능모듈에 포함되는 그 외의 레지스터를 선택하는 회로와 동일회로에 의해 구성할 수가 있다.

상기 실시예에서는 개별신호에 관한 디바이스테스트를 용이하게 하는 수단으로서 신호분리회로를 사용했지만 상기 실시예의 출력게이트와 마찬가지로 개별신호를 공통내부버스에 선택적으로 출력가능한 출력게이트 수단을 마련하는 것만으로도 개별신호를 받는 기능모듈에 그 개별신호의 상태를 반영 가능하게 하는 동작을 시키는 일없이 간단하게 바라는 개별신호의 출력상태를 확인 가능하게 할 수가 있다. 또, 이 경우에는 공통내부버스에 공급되는 신호를 개별신호 선택적으로 소정의 기능모듈에 공급가능한 입력 게이트 수단을 추가할 수가 있다. 이 입력 게이트 수단은 단순한 스위치라도 좋고, 또 상기 실시예의 플립플롭(21)과 같은 데이터 래치회로라도 좋다.

개별신호는 인터럽트 신호, DMA 요구신호 및 DMA 응답신호에 한정되지 않고, 코프로세서 이네이블 신호나 메모리 확인신호 등의 각종 핸드세이크 신호 등 넓게 의미하는 것이다.

이상의 설명에서는 주로 본 발명자에 의해 이루어진 발명은 그 배경으로 된 이용분야인 특정 응용방식의 단일칩 마이크로 컴퓨터에 적용한 경우에 대해서 설명했지만, 본 발명은 이것에 한정되지 않고 각종 마이크로 컴퓨터 LSI나 그 외의 반도체 집적회로에 널리 적용할 수가 있다.

Claims

제1 및 제2의 기능모듈, 외부단자와 결합되는 입력 또는 출력수단, 상기 입력 또는 출력수단에 결합됨과 동시에 상기 제1 및 제2의 기능모듈의 결합되는 공통 내부버스 및 상기 제1, 제2의 기능모듈과 상기 공통 내부버스에 결합되고, 상기 제1의 기능모듈에서 출력된 제1의 신호 또는 상기 공통 내부버스상의 제2의 신호를 선택적으로 상기 제1의 기능모듈에 공급하기 위한 신호 분리수단을 포함하는 반도체 집적회로.
제1항에 있어서, 상기 신호 분리수단은 상기 제1의 신호를 상기 공통 내부버스에 공급하기 위한 게이트 수단을 포함하는 반도체 집적회로.
제1항에 있어서, 상기 제1의 기능모듈은 다이렉트 메모리 액세스 콘트롤러이고, 상기 제2의 기능모듈은 CPU의 반도체 집적회로.
제3항에 있어서, 상기 제1의 신호는 인터럽트 신호이고, 상기 제2의 신호는 테스트용 신호인 반도체 집적회로.
제4항에 있어서, 상기 공통 내부버스 및 상기 신호 분리회로에 결합되고, 상기 공통 내부버스상의 신호에 따라서 신호 분리회로 제어용 신호를 형성하기 위한 제어신호 형성회로를 또 포함하는 반도체 집적회로.
제5항에 있어서, 상기 공통 내부버스는 테이터 버스, 어드레스 버스 및 콘트롤 버스를 포함하고, 상기 제1의 신호는 상기 게이트 수단을 거쳐서 상기 데이터 버스에 공급되고, 상기 제2의 신호는 상기 데이터 버스에서 상기 신호 분리수단에 공급되고, 상기 신호 분리회로 제어용 신호는 상기 어드레스 버스상의 어드레스 신호 및 콘트롤 버스상의 콘트롤 신호에 따라 형성되는 반도체 집적회로.
제6항에 있어서, 상기 제어신호 형성수단은 상기 입력수단에 결합되고, 외부단자와 상기 입력수단을 거쳐서 공급되는 모드 전환신호, 상기 어드레스 신호 및 상기 콘트롤 신호에 따라서 상기 신호 분리회로 제어용 신호를 형성하는 반도체 집적회로.
CPU, 다이렉트 메모리 액세스 콘트롤러, 타이머, 외부단자와 결합되는 입력 또는 출력수단, 상기 입력 또는 출력수단에 결합됨과 동시에 상기 CPU, 다이렉트 메모리 액세스 콘트롤러 및 타이머가 결합되는 공통 내부버스, 상기 CPU , 다이렉트 메모리 액세스 콘트롤러 및 공통 내부버스에 결합되고, 상기 다이렉트 메모리 액세스 콘트롤러에서 출력된 제1의 신호 또는 상기 공통 내부버스상의 제2의 신호를 선택적으로 상기 CPU에 공급하기 위한 제1의 신호 분리수단 및 상기 CPU, 타이머 및 공통 내부버스에 결합되고, 상기 타이머에서 출력된 제3의 신호 또는 상기 공통 내부버스상의 제4의 신호를 선택적으로 상기 CPU에 공급하기 위한 제2의 신호 분리수단을 포함하는 마이크로 컴퓨터.
제8항에 있어서, 상기 제1의 신호 및 제3의 신호는 인터럽트 신호이고, 상기 제2의 신호 및 제4의 신호는 테스트용 신호인 마이크로 컴퓨터.
제9항에 있어서, 그 입력부가 상기 공통 내부버스에 결합되고, 그 출력부가 상기 제1 및 제2의 신호 분리회로에 결합되며, 상기 공통 내부버스상의 신호에 따라서 상기 제1 및 제2의 신호 분리회로의 제어용 신호를 형성하기 위한 제어회로를 또 포함하는 마이크로 컴퓨터.
제10항에 있어서, 상기 공통 내부버스는 데이터 버스, 어드레스 버스 및 콘트롤 버스를 포함하고, 상기 제1의 신호 분리회로에서 상기 데이터 버스로의 상기 제1의 신호의 공급 또는 상기 데이터 버스에서 상기 제1의 신호 분리회로로의 상기 제2의 신호의 공급을 위한 제1의 전송수단과 상기 제2의 신호 분리회로에서 상기 데이터 버스로의 상기 제3의 신호의 공급 또는 상기 데이터 버스에서 상기 제2의 신호 분리회로로의 상기 제4의 신호의 공급을 위한 제2의 전송수단을 갖는 마이크로 컴퓨터.
제11항에 있어서, 상기 제어용 신호는 적어도 1개의 외부단자와 상기 입력수단을 거쳐서 공급되는 모드 전환신호, 상기 어드레스 버스상의 어드레스 신호 및 상기 콘트롤 버스상의 콘트롤 신호에 따라서 형성되는 마이크로 컴퓨터.
제1 및 제2의 기능모듈, 외부단자와 결합되는 입력 또는 출력수단, 상기 입력 또는 출력수단에 결합됨과 동시에 상기 제1 및 제2의 기능모듈이 결합되는 공통 내부버스, 상기 제1, 제2의 기능모듈과 상기 공통 내부버스에 결합되고, 상기 제1의 기능모듈에서 출력된 제1의 신호 또는 상기 공통 내부버스상의 제2의 신호를 선택적으로 상기 제1의 기능모듈에 공급하기 위한 멀티플렉서, 상기 제1의 기능모듈에서 상기 멀티플렉서의 한쪽의 입력부에 송출된 상기 제1의 신호를 상기 공통 내부버스에 공급하기 위한 제1의 전송수단 상기 공통 내부버스에서 상기 멀티플렉서의 다른 쪽의 입력부에 공급하기 위한 제2의 전송수단 및 상기 멀티플렉서와 상기 공통 내부버스 사이에 결합되고, 상기 멀티플렉서의 선택동작을 제어하기 위한 제어회로를 포함하는 반도체 집적회로.
제13항에 있어서, 상기 공통 내부버스는 데이터 버스, 어드레스 버스 및 콘트롤 버스를 갖고, 상기 제어회로는 상기 콘트롤 버스상의 콘트롤 신호를 유지하고, 상기 멀티플렉서로 송출하기 위한 콘트롤 신호 유지회로를 갖는 반도체 집적회로.
제14항에 있어서, 상기 제1의 전송수단은 상기 제1의 신호를 상기 데이터 버스에 소정의 타이밍으로 공급하기 위한 제1의 게이트 수단을 포함하고, 상기 제2의 전송수단은 상기 데이터 버스를 거쳐서 공급되는 상기 제2의 신호를 유지하고, 상기 멀티플렉서의 다른 쪽의 입력부로 송출하기 위한 제2의 신호 유지회로를 갖는 반도체 집적회로.
제15항에 있어서, 상기 제1의 기능모듈은 다이렉트 메모리 액세스 콘트롤러이고, 상기 제2의 기능모듈은 CPU이고, 상기 제1의 신호는 인터럽트 신호이며, 상기 제2의 신호는 테스트용 신호인 반도체 집적회로.
제16항에 있어서, 상기 콘트롤 신호 유지회로의 출력신호를 상기 데이터 버스에 소정의 타이밍으로 송출하기 위한 제2의 게이트 수단을 갖는 제3의 전송수단을 또 포함하는 반도체 집적회로.
제17항에 있어서, 상기 콘트롤 버스상의 콘트롤 신호에 따라서 상기 제1의 게이트 수단, 제2의 게이트 수단, 콘트롤 신호 유지회로 및 제2의 신호 유지회로의 제어신호를 형성하기 위한 제어신호 형성회로를 포함하는 반도체 집적회로.
모드로서 적어도 테스트 모드 및 통상동작 모드를 갖는 반도체 집적회로 장치로서, 상기 테스트 모드 및 통상동작 모드에서 동작하는 CPU, 인터럽트 신호를 선택적으로 발생하는 기능모듈, 상기 CPU 및 기능모듈에 결합된 내부버스, 테스트 모드에 있어서 테스트용의 인터럽트 신호로서의 테스트 신호를 받는 외부단자, 상기 내부버스와 상기 외부단자 사이에서 인터페이스하는 입출력수단 및 상기 CPU, 상기 기능모듈 및 상기 내부버스에 결합되고, 상기 반도체 집적회로 장치가 상기 통상동작 모드에서 동작하고 있을 때 상기 기능모듈로부터의 인터럽트 신호를 상기 CPU에 선택적으로 공급하고, 상기 반도체 집적회로 장치가 상기 테스트 모드에서 동작하고 있을 때 상기 외부단자 및 상기 입출력 수단을 거쳐서 상기 내부버스에 공급되어 있는 테스트 신호를 제어신호 형성회로에 의해 형성된 제1의 제어신호에 응답해서 선택적으로 상기 CPU에 공급하는 신호 분리수단을 포함하는 반도체 집적회로 장치.
제19항에 있어서, 상기 기능모듈은 다이렉트 메모리 액세스 콘트롤러 및 타이머 회로 중의 적어도 하나인 반도체 집적회로 장치.
제19항에 있어서, 상기 신호 분리수단은 상기 반도체 집적회로 장치가 상기 테스트 모드에서 동작하고 있을 때, 상기 기능모듈로부터의 인터럽트 신호를 상기 제어신호 형성회로에 의해서 형성된 제2의 제어신호에 응답해서 상기 내부버스에 공급하는 게이트 수단을 또 포함하는 반도체 집적회로 장치.
제21항에 있어서, 상기 제어신호 형성회로를 상기 내부버스와 상기 신호 분리회로에 결합되고, 상기 내부버스에 있어서의 신호에 따라서 상기 제1 및 제2의 제어신호의 하나를 형성하는 반도체 집적회로 장치.
제22항에 있어서, 상기 내부버스는 데이터 버스, 어드레스 버스 및 제어버스를 포함하고, 상기 인터럽트 신호는 상기 게이트 수단을 거쳐서 상기 데이터 버스에 공급되고, 상기 테스트 신호는 상기 데이터 버스에서 상기 신호 분리회로에 공급되고, 상기 제1 및 제2의 제어신호는 상기 어드레스 버스에 있어서의 어드레스 신호와 상기 제어버스에 있어서의 제어신호에 따라서 상기 제어신호 형성회로에 의해 형성되는 반도체 집적회로 장치.
제23항에 있어서, 상기 제어신호 형성회로는 상기 어드레스 신호, 상기 제어신호 및 상기 입출력 수단을 거쳐서 상기 외부단자에서 공급되는 테스트 모드 신호에 따라서 상기 제1 및 제2의 제어신호를 형성하는 반도체 집적회로 장치.
통상동작 모드와 테스트 모드를 갖고, 테스트 모드 신호에 응답해서 테스트 모드로 되는 마이크로 컴퓨터로서, 상기 통상동작 모드와 테스트 모드에서 동작하는 CPU, 다이렉트 메모리 액세스 콘트롤러, 타이머, 입출력 회로에 결합된 외부단자, 상기 입출력 회로, 상기 타이머, 상기 다이렉트 메모리 액세스 콘트롤러 및 상기 CPU에 결합된 내부버스, 상기 다이렉트 메모리 액세스 콘트롤러, 상기 내부버스 및 상기 CPU에 결합되고, 상기 마이크로 컴퓨터가 통상동작 모드로 되어 있을 때 상기 다이렉트 메모리 액세스 콘트롤러에서 출력된 제1의 인터럽트 신호를 상기 CPU에 선택적으로 공급하고, 상기 마이크로 컴퓨터가 테스트 모드로 되어 있을 때 상기 입출력 회로 및 상기 외부단자를 거쳐서 상기 내부버스에 공급된 테스트 신호를 제어신호 형성수단으로부터의 제1의 제어신호에 응답해서 상기 CP에 선택적으로 공급하는 제1의 신호분리 회로 및 상기 내부버스, 상기 타이머 및 상기 CPU에 결합되고, 통상동작모드로 되어 있을 때 상기 타이머로부터의 제2의 인터럽트 신호를 선택적으로 상기 CPU에 공급하고, 상기 테스트 모드로 되어 있을 때 상기 입출력 회로 및 상기 외부단자를 거쳐서 상기 내부버스에 공급된 제2의 테스트 신호를 제어신호 형성수단으로부터의 제2의 제어신호에 응답해서 선택적으로 CPU에 공급하는 제2의 신호 분리회로를 포함하는 마이크로 컴퓨터.
제25항에 있어서, 상기 제어신호 형성수단의 출력부는 상기 제1 및 제2의 신호분리회로에 접속되고, 상기 내부버스에 있어서의 신호에 따라서 상기 제1 및 제2의 제어신호 중의 적어도 하나를 형성하는 마이크로 컴퓨터.
제26항에 있어서, 상기 내부버스는 데이터 버스, 어드레스 버스 및 제어버스를 포함하고, 상기 마이크로 컴퓨터는 상기 제1의 신호분리 회로에서 상기 데이터 버스로의 상기 제1의 인터럽트 신호의 공급과 상기 데이터 버스에서 상기 제1의 신호 분리회로로의 상기 제1의 테스트 신호의 공급 중의 적어도 하나를 실행하는 제1의 전송수단 및 상기 제2의 신호 분리회로에서 상기 데이터 버스로의 상기 제2의 인터럽트 신호의 공급과 상기 데이터 버스에서 상기 제2의 신호 분리회로로의 상기 제2의 테스트 신호의 공급 중의 적어도 하나를 실행하는 제2의 전송수단을 또 포함하는 마이크로 컴퓨터.
제27항에 있어서, 상기 제어버스에 있어서의 제어신호, 상기 어드레스 버스에 있어서의 어드레스 신호 및 외부단자와 상기 입출력 회로를 거쳐서 공급되는 상기 테스트 모드 신호에 따라서 상기 제1 및 제2의 제어신호가 형성되는 마이크로 컴퓨터.
테스트 모드 및 통상동작 모드에서 동작하는 CPU, 인터럽트 신호를 선택적으로 발생하는 기능모듈, 외부단자에 결합된 입출력 수단, 상기 입출력 수단, 상기 CPU 및 기능모듈에 결합된 내부버스, 상기 CPU에 결합된 출력포트, 상기 기능모듈에 결합된 제1의 입력포트 및 제2의 입력포트를 갖는 멀티플렉서, 상기 기능블록에서 상기 멀티플렉서의 제1의 입력포트에 공급되는 상기 인터럽트 신호를 상기 내부버스에 공급하는 제1의 전송수단, 상기 외부단자 및 상기 입출력 수단을 거쳐서 외부에서 공급되는 테스트 신호를 상기 멀티플렉서의 제2의 입력포트에 공급하는 제2의 전송수단, 상기 테스트 모드에 있어서 상기 제1의 전송수단이 상기 인터럽트 신호를 상기 내부버스에 공급하도록, 또는 상기 제2의 전송수단이 상기 테스트 신호를 상기 멀티플렉서의 제2의 입력포트에 공급하도록 상기 제1 및 제2의 전송수단의 동작을 선택적으로 제어하는 제1의 제어회로 및 상기 멀티플렉서와 상기 내부버스 사이에 접속되고, 통상동작 모드에 있어서 상기 멀티플렉서의 제1의 입력포트에 있어서의 인터럽트 신호가 상기 멀티플렉서의 출력 포트에 선택적으로 공급되도록, 또 상기 테스트 모드에 있어서 상기 멀티플렉서의 제2의 입력포트에 있어서의 상기 테스트 신호가 그의 출력포트에 공급되도록 상기 멀티플렉서의 선택동작을 제어하는 제2의 제어회로를 포함하고, 상기 CPU의 동작 테스트와 상기 기능모듈의 동작 테스트를 개별적으로 실행할 수 있는 반도체 집적회로 장치.
제29항에 있어서, 상기 내부버스는 데이터 버스, 어드레스 버스 및 제어버스를 포함하고, 상기 제2의 제어회로는 상기 제어버스에 있어서의 제어신호를 유지하는 제1의 유지회로를 포함하고, 상기 제1의 유지회로는 상기 멀티플렉서의 동작을 제어하기 위해, 상기 멀티플렉서의 제어포트에 제어신호를 공급하는 반도체 집적회로 장치.
제30항에 있어서, 상기 제1의 전송수단은 상기 테스트 모드에 있어서의 소정의 타이밍으로 상기 인터럽트 신호를 상기 데이터 버스에 공급하는 제1의 게이트 수단을 포함하고, 상기 제2의 전송수단은 상기 데이터 버스를 거쳐서 공급되는 테스트 신호를 유지하고, 상기 테스트 신호를 상기 멀티플렉서의 제2의 입력포트에 공급하는 제2의 유지회로를 포함하는 반도체 집적회로 장치.
제31항에 있어서, 상기 기능모듈은 다이렉트 메모리 액세스 콘트롤러 및 타이머 중의 적어도 하나인 반도체 집적회로 장치.
제32항에 있어서, 소정의 타이밍으로 상기 제1의 유지회로의 출력신호를 상기 데이터 버스에 공급하는 제3의 전송수단을 또 포함하는 반도체 집적회로 장치.
제33항에 있어서, 상기 제1의 제어회로는 상기 테스트 모드 신호, 상기 제어버스에 있어서의 제어신호 및 상기 어드레스 버스에 있어서의 어드레스 신호에 응답해서, 상기 제1의 게이트 수단, 상기 제3의 전송수단, 상기 제1의 유지회로 및 상기 제2의 유지회로를 선택적으로 제어하는 반도체 집적회로 장치.
통상 동작모드와 테스트 모드에서 동작하는 CPU, 다이렉트 메모리 액세스 콘트롤러, 타이머 회로, 외부단자에 결합된 입출력 수단, 상기 입출력 수단, 상기 타이머 회로, 상기 다이렉트 메모리 액세스 콘트롤러 및 상기 CP에 선택적으로 결합할 수 있는 내부버스, 상기 다이렉트 메모리 액세스 콘트롤러, 상기 내부버스 및 상기 CPU에 결합되고, 단일칩 마이크로 컴퓨터가 통상 동작모드로 되어 있을 때 상기 다이렉트 메모리 액세스 콘트롤러로부터의 인터럽트 신호를 제1의 신호로서 상기 CPU에 선택적으로 공급하고, 상기 단일칩 마이크로 컴퓨터가 테스트 모드로 되어 있을 때 상기 CPU의 테스트를 위해서 상기 제1의 신호 대신에 상기 내부버스로부터의 제2의 신호를 테스트용의 인터럽트 신호로서 상기 CPU에 선택적으로 공급하는 제1의 신호 분리회로, 상기 타이머 회로, 상기 내부버스 및 상기 CPU에 결합되고, 상기 단일칩 마이크로 컴퓨터가 통상 동작모드로 되어 있을 때 상기 타이머 회로로부터의 인터럽트 신호를 제3의 신호로서 상기 CPU에 선택적으로 공급하고, 상기 단일칩 마이크로 컴퓨터가 테스트 모드로 되어 있을 때 상기 CPU의 테스트를 위해서 상기 제3의 신호 대신에 상기 내부버스로부터의 제4의 신호를 테스트용의 인터럽트 신호로서 상기 CPU에 선택적으로 공급하는 제2의 신호 분리회로 및 상기 제1 및 제2의 신호 분리회로에 결합된 출력부와 상기 내부버스에 결합된 입력부를 갖고, 상기 내부버스로부터의 신호에 응답해서 상기 제1 및 제2의 신호 분리회로 중의 선택된 신호 분리회로를 동작시키도록 상기 제1 및 제2의 신호 분리회로 중의 하나를 선택하는 선택신호를 형성하는 제어회로를 포함하는 단일칩 마이크로 컴퓨터.
테스트 모드와 통상동작 모드를 갖고, 테스트 모드 신호에 응답해서 상기 테스트 모드에서 동작하는 단일칩 마이크로 컴퓨터로서, 어드레스 버스, 데이터 버스 및 제어버스를 포함하는 내부버스, 상기 내부버스에 결합된 CPU, 상기 내부버스에 결합되고, 인터럽트 신호를 선택적으로 발생하는 기능모듈, 외부단자, 상기 내부버스와 상기 외부단자 사이에 결합된 입력회로, 상기 CPU의 입력에 결합된 출력, 인터럽트 신호를 받도록 된 제1의 입력, 테스트용의 인터럽트 신호를 받도록 된 제2의 입력 및 제어 데이터를 받도록 된 제어입력을 포함하고, 제어 데이터에 응답해서 상기 제1의 입력에 있어서의 인터럽트 신호 대신에 상기 제2의 입력에 있어서의 테스트용의 인터럽트 신호를 출력하는 멀티플렉서, 상기 데이터 버스에 결합된 입력, 상기 멀티플렉서의 제2의 입력에 결합된 출력 및 제1의 선택신호를 받는 제어단자를 갖고, 상기 단일칩 마이크로 컴퓨터가 테스트 모드로 되어 있을 때 제1의 선택신호에 응답해서 상기 입력회로를 거쳐서 외부단자에서 데이터 버스에 공급되는 테스트용의 인터럽트 신호를 래치하는 제1의 플립플롭 회로를 포함하는 제1의 레지스터, 상기 데이터 버스에 결합된 입력, 상기 멀티플렉서의 제어단자에 결합된 출력 및 제2의 선택신호를 받는 제어단자를 갖고, 상기 단일칩 마이크로 컴퓨터가 테스트 모드로 되어 있을 때 제2의 선택 신호에 응답해서 상기 입력회로를 거쳐서 외부단자에서 데이터 버스에 공급되는 상기 제어 데이터를 래치하는 제2의 플립플롭 회로를 포함하는 제2의 레지스터 및 상기 어드레스 버스 및 상기 제어버스에 결합되고, 상기 테스트 모드 신호, 어드레스 버스에 있어서의 어드레스 신호 및 상기 제어 버스에 있어서의 제어신호에 응답해서 상기 어드레스 신호에 의해서 지시된 상기 제1 또는 제2의 플립플롭 회로의 제어단자에 공급되는 상기 제1 또는 제2의 선택신호를 발생하는 선택수단을 포함하고, 상기 기능모듈에서 인터럽트 신호를 발생하는 일없이 상기 CPU의 인터럽트 시퀀스를 테스트할 수 있는 단일칩 마이크로 컴퓨터.
제36항에 있어서, 상기 외부단자와 상기 내부버스 사이에 결합된 출력회로를 또 포함하고, 상기 제1의 레지스터는 상기 선택수단으로부터의 제3의 선택신호에 응답해서 상기 데이터 버스 및 상기 출력회로를 거쳐서 상기 외부단자로 상기 인터럽트 신호를 출력하는 게이트 회로를 또 포함하고, 기능모듈의 동작 테스트를 실행할 수 있도록 한 단일칩 마이크로 컴퓨터.
제37항에 있어서, 상기 제1의 레지스터는 상기 제어 데이터를 외부에서 확인할 수 있도록 상기 선택수단으로부터의 제4의 선택신호에 응답해서 상기 데이터 버스 및 상기 출력회로를 거쳐서 상기 외부단자로 상기 제어 데이터를 출력하는 게이트 회로를 또 포함하는 단일칩 마이크로 컴퓨터.
제37항에 있어서, 상기 기능모듈은 다이렉트 메모리 액세스 콘트롤러인 단일칩 마이크로 컴퓨터.
제37항에 있어서, 상기 기능모듈은 타이머 회로인 단일칩 마이크로 컴퓨터.
테스트 모드 및 통상동작 모드를 갖고, CPU, 인터럽트 신호를 선택적으로 발생하는 기능모듈, 상기 CPU 및 기능모듈에 결합된 내부버스, 테스트 모드에 있어서 테스트용의 인터럽트 신호로서의 테스트 신호를 받는 외부단자, 상기 내부버스와 상기 외부단자 사이에서 인터페이스하는 입출력 수단을 포함하는 반도체 집적회로 장치의 동작방법으로서, 상기 반도체 집적회로 장치가 상기 통상동작 모드에서 동작하고 있을 때, 상기 기능모듈로부터의 인터럽트 신호를 상기 CPU에 선택적으로 공급하는 공정, 상기 반도체 집적회로 장치가 상기 테스트 모드에서 동작하고 있을 때, 상기 외부단자 및 상기 입출력 수단을 거쳐서 상기 내부버스에 공급되어 있는 테스트 신호를 제어신호 형성회로에 의해 형성된 제1의 제어신호에 응답해서 선택적으로 상기 CPU에 공급하는 공정을 포함하는 반도체 집적회로 장치의 동작방법.
제41항에 있어서, 상기 반도체 집적회로 장치가 상기 테스트 모드에서 동작하고 있을 때, 상기 제어신호 형성회로에 의해 형성된 제2의 제어신호에 응답해서 상기 기능모듈로부터의 인터럽트 신호를 게이트 수단을 사용해서 상기 내부버스에 공급하는 공정을 또 포함하는 반도체 집적회로 장치의 동작방법.
통상동작 모드와 테스트 모드를 갖고, CPU, 다이렉트 메모리 액세스 콘트롤러, 타이머, 입출력회로에 결합된 외부단자 및 상기 입출력 회로, 상기 타이머, 상기 다이렉트 메모리 액세스 콘트롤러 및 상기 CPU에 결합된 내부버스를 포함하는 마이크로 컴퓨터의 동작방법으로서, 상기 마이크로 컴퓨터가 통상동작 모드로 되어 있을 때, 상기 다이렉트 메모리 액세스 콘트롤러에서 출력된 제1의 인터럽트 신호를 상기 CPU에 선택적으로 공급하는 공정, 테스트 모드 신호에 응답해서 상기 마이크로 컴퓨터가 테스트 모드로 되어 있을 때, 제어신호 형성수단으로부터의 제1의 제어신호에 응답해서 상기 입출력 회로 및 상기 외부단자를 거쳐서 상기 내부버스에 공급된 제1의 테스트 신호를 상기 CPU에 선택적으로 공급하는 공정, 상기 마이크로 컴퓨터가 통상동작 모드로 되어 있을 때, 상기 타이머로부터의 제2의 인터럽트 신호를 선택적으로 상기 CPU에 공급하는 공정 및 상기 마이크로 컴퓨터가 상기 테스트 모드로 되어 있을 때, 상기 입출력 회로 및 상기 외부단자를 거쳐서 상기 내부버스에 공급된 제2의 테스트 신호를 상기 제어신호 형성수단으로부터의 제2의 제어신호에 응답해서 선택적으로 CPU에 공급하는 공정을 포함하는 마이크로 컴퓨터의 동작방법.
제43항에 있어서, 상기 제어신호 형성수단이 상기 내부버스에 있어서의 신호에 따라서 상기 제1 및 제2의 제어신호 중의 적어도 하나를 형성하는 공정을 또 포함하는 마이크로 컴퓨터의 동작방법.
테스트 모드 및 통상동작 모드에서 동작하는 CPU, 인터럽트 신호를 선택적으로 발생하는 기능모듈, 외부단자에 결합된 입출력 수단, 상기 입출력 수단, 상기 CPU 및 기능모듈에 결합된 내부버스, 상기 CPU에 결합된 출력포트, 상기 기능모듈에 결합된 제1의 입력포트 및 제2의 입력포트를 갖는 멀티플렉서, 상기 기능블록에서 상기 멀티플렉서의 제1의 입력포트에 공급되는 상기 인터럽트 신호를 내부버스에 공급하는 제1의 전송수단 및 상기 외부단자 및 상기 입출력 수단을 거쳐서 외부에서 공급되는 테스트 신호를 상기 멀티플렉서의 제2의 입력포트에 공급하는 제2의 전송수단을 포함하는 반도체 집적회로 장치의 동작방법으로서, 상기 테스트 모드시, 상기 제1의 전송수단이 상기 인터럽트 신호를 상기 내부버스에 공급하도록, 또는 상기 제2의 전송수단이 상기 테스트 신호를 상기 멀티플렉서의 제2의 입력포트에 공급하도록 상기 제1 및 제2의 전송수단을 선택적으로 동작시키는 공정 및 통상동작 모드시에 상기 멀티플렉서의 제1의 입력포트에 있어서의 인터럽트 신호가 상기 멀티플렉서의 출력포트에 선택적으로 공급되도록, 또 상기 테스트 모드시에 상기 멀티플렉서의 제2의 입력포트에 있어서의 상기 테스트 신호가 그의 출력포트에 공급되도록 상기 멀티플렉서를 선택적으로 동작시키는 공정을 포함하는 반도체 집적회로 장치의 동작방법.
제45항에 있어서, 상기 내부버스는 데이터 버스, 어드레스 버스 및 제어버스를 포함하고, 상기 제1의 전송수단이 상기 테스트 모드에 있어서의 소정의 타이밍으로 상기 인터럽트 신호를 상기 데이터 버스에 공급하는 공정, 상기 제2의 전송수단이 상기 데이터 버스를 거쳐서 공급되는 테스트 신호를 유지하고, 상기 테스트 신호를 멀티플렉서의 제2의 입력포트에 공급하는 공정을 포함하는 반도체 집적회로 장치의 동작방법.
제45항에 있어서, 상기 반도체 집적회로 장치는 단일칩 마이크로 컴퓨터인 반도체 집적회로 장치의 동작방법.
통상동작 모드와 테스트 모드에서 동작하는 CPU, 다이렉트 메모리 액세스 콘트롤러, 타이머 회로, 외부단자에 결합된 입출력 수단 및 상기 입출력 수단, 상기 타이머 회로, 상기 다이렉트 메모리 액세스 콘트롤러 및 상기 CPU에 선택적으로 결합할 수 있는 내부버스를 포함하는 단일칩 마이크로 컴퓨터의 동작방법으로서, 통상동작 모드로 되어 있을 때, 상기 다이렉트 메모리 액세스 콘트롤러로부터의 인터럽트 신호를 제1의 신호로서 상기 CPU에 선택적으로 공급하는 공정, 테스트 모드로 되어 있을 때, 상기 CPU의 테스트를 위해서 상기 제1의 신호 대신에 상기 내부버스로부터의 제2의 신호를 상기 CPU에 선택적으로 공급하는 공정, 통상동작 모드로 되어 있을 때, 상기 타이머 회로로부터의 제3의 신호를 상기 CPU에 선택적으로 공급하는 공정, 테스트 모드로 되어 있을 때, 상기 CPU에 테스트를 위해서 상기 제3의 신호 대신에 상기 내부버스로부터의 제4의 신호를 테스트용의 인터럽트 신호로서 상기 CPU에 선택적으로 공급하는 공정 및 상기 내부버스로부터의 신호에 응답해서 실행되어야 할 공정을 상기 공정에서 선택하는 공정을 포함하는 단일칩 마이크로 컴퓨터의 동작방법.