JPH0468554A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレイアウト図形データを計算機上で計算し開発
するＬＳＩに関し、特に中央処理装置および各種周辺ハ
ードウェアを含む機能ブロックやメモリブロック及びユ
ーザ定義の回路から構成される機能ブロック等の各レイ
アウ図形データを計算機上で計算して接続するとともに
テスト機能を有するカスタム用のＬＳＩに関する。

〔従来の技術〕

近年、半導体技術の進歩に伴い、マイクロコンピュータ
は、応用分野を急速に拡大している。しかも、この応用
分野毎のユーザ等の要求は多様の一途を辿っている。か
かるユーザの要求を完全に満たす事のできる半導体集積
回路を短期間のうちに設計し製品化するシステムは現在
ゲートアレーとして開発され、既に大きな実績をあげて
いる。

一方、高機能および高集積度を実現するために、メガセ
ル方式と呼ばれる新しい方式も開発されている。このメ
ガセル方式は、ＣＰＵやメモリ、タイマ、Ａ／Ｄコンバ
ータ、シリアルインタフェース等の各機能ブロックのレ
イアウト情報をマクロ情報と呼ばれるデータベースとし
て計算機内に予め登録しておき、ユーザが自ら要求仕様
に沿って所定の機能ブロックを選択してから接続図を作
成し、更にこのマクロ情報をもとに計算機内でチップ全
体のレイアウト図形情報を合成するものである。

このメカセル方式の特徴は、ＬＳＩメーカ側でＣＰＵ、
タイマ、Ａ／Ｄコンバータ、メモリ、シリアルインタフ
ェース等の機能ブロックを豊富に取り揃えておき、ユー
ザか必要に応じて機能ブロックを自由に選択する事によ
り所望の集積回路のマスク情報を短期間の内に合成し、
これによりユーザ所望のＬＳＩを短期間内に開発完了す
るところにある。

ところで、これらの各機能ブロックをワンチップ上に集
積したＬＳＩをテストする場合には、ＬＳＩ自体に各機
能ブロックを論理的にそれぞれ分離できる特殊なテスト
モード（以下、分離テストモードと称す）を設定してお
き、ＬＳＩをこのテストモードに引き込む事て各機能ブ
ロックの入力端子群や出力端子群と直接ＬＳＩ外部に導
出し、この端子群に直接テストパタンを印加することに
より対応している。以下従来使用されているこの分離テ
ストモートを図面を参照して説明する。

第３図はかかる従来の一例を説明するためのＬＳＩのブ
ロック図である。

第３図に示すように、従来のテスト機能を有するＬＳＩ
ＩはＣＰＵ等を備えたマクロコア２と、ユーザマクロ１
０と、入出カポ−トロ、７．２９と、テスト回路３０と
を内蔵しており、マクロコア２の分離テストモード（以
下、マクロコアテストモードと称す）とユーザマクロ１
０の分離テストモード（以下、ユーザマクロテストモー
ドと称す）の２種類の分離テストモードを有する。これ
らのテストモードは入力端子ＴＳＴｏ１２と入力端子Ｔ
ＳＴＩ　１３とで制御される。

まず、マクロコア２は、ＣＰＵとカウンタなとの周辺ハ
ードウェアおよびＲＯＭやＲＡＭなどの機能ブロックを
含み、通常動作時にボート６゜７２９と周辺バス９を介
してデータのやり取りを行うための周辺バス端子群３と
、マクロコアテストモードに於てアドレス信号を入力す
るためのアドレス入力端子群４と、データを入出力する
ためのデータ端子群５とを有しているにのマクロコア２
のテスト用のこれら端子群はそれぞれ周辺バス９と、ボ
ート６およびボート７に接続されており、マクロコア２
のテストモード時にボート６を介してＬＳＩＩの外部か
ら直接アドレスを入力すると共に、ボート７を介してデ
ータの入出力を行うにれらのボート６．７およびボート
２９はマクロコア２とＬＳＩＩの外部との間でデータの
やり取りをする特殊な機能ブロックであり、出力ラッチ
や入力用の制御ゲートを含み且つ周辺バス９を介してマ
クロコア２と相互に接続されている。また、これらボー
ト６．７およびボート２９はそれぞれパッドブロック群
１１Ａ〜１１Ｄが接続されている。これらパッドブロッ
ク群１１Ａ〜１１Ｄは入出力バッファやボンディングパ
ッド（図示省略）を含み、ＬＳＩＩの外部とのデータの
やり取りを行う。

また、ユーザマクロ１０はユーザの仕様に基づいて設計
されたユーザ定義の機能ブロワつてあり、一般にはプリ
ミティブセルと呼ばれる予めレイアウト図形データか設
定されているＡＮＤやＯＲ等の基本ゲートの組合せによ
って構成されている。このユーザマクロ１０はボート２
９およびテスト回路３０を介してマクロコア２とデータ
の授受を行っている。

更に、テスト回路３０はユーザマクロ１０とマクロコア
２との間に設定された特殊な切り替え回路であり、マク
ロコアテストモード時にユーザマクロ１０をマクロコア
２から論理的に切り離すと共に、ボート２つをパッドブ
ロック群１１Ｄに直接接続し、またユーザマクロテスト
モード時には、同様にマクロコア２をユーザマクロ１０
から切り離すと共にユーザマクロ１０をパッドブロック
群１１Ｄに直接接続する。

尚、テスト入力端子ＴＳＴＯ１２は、マクロコアテスト
モードを指定するためのテスト制御端子であり、ボート
６．７．２９およびテスト回路３０、マクロコア２１周
辺バス９にそれぞれ接続されている。また、テスト入力
端子ＴＳＴ、１３は、ユーザマクロテストモードを指定
するためのテスト制御端子てあり、テスト回路３０に接
続されている。

次に、これらボート２つと、テスト回路３０と、パッド
ブロック群１１Ｄおよびニーすマクロ１０との接続関係
について詳細に説明する。

第４図および第５図はそれぞれ第３図におけるテスト回
路とパッドブロックの具体的な回路図である。

第４図に示すように、ボート２９の１ビット分は入力制
御端子１９．入力データ端子２０．出力制御端子２１お
よび出力データ端子２２の４本の信号端子で構成され、
それぞれパッドプロ・ツク１１Ｄ内の入出力バッファに
接続されている。特に、ここではボート２つからユーザ
マクロ１０へ信号を出力する場合を示し、出力データ端
子２２はテスト回路３０内のセレクタ３１を介してユー
ザマクロ１０に接続されている。

また第５図に示すように、ここではユーザマクロ１０か
らボート２９へ信号を出力する場合を示し、ユーザマク
ロ１０から出力された信号はテスト回路３０内のセレク
タ３２を介してボート２９の入力制御端子２０に逆比さ
れている。

一方、マクロコアテストモードにおいては、ボート６か
らアドレス信号を入出力し、ボート７からデータを入出
力すると共に、ボート２９はテスト回路３０によりバッ
トブロック群１１Ｄに直接接続する構成であり、ボート
６．７およびボート２９を介して直接マクロコア２内の
ＣＰＵ、カウンタ、ＲＯＭやＲＡＭなどの機能ブロック
をテストする。

また、ユーザマクロテストモードにおいては、テスト回
路３０によりユーザマクロ１０かパッドブロック群１１
Ｄに直接接続する構成となるので、ボート２９を介して
直接ユーザマクロ１０をテストする。

〔発明か解決しようとする課題〕

上述した従来のＬＳＩは、マクロコアとユーザマクロが
チップ内部で直接接続されている様な構成の場合、マク
ロコアのテストとユーザマクロのテストのために、これ
らマクロ間の信号線を外部に導出する必要がある。従っ
て、特殊なテスト回路をマクロコア、ユーザマクロおよ
びパッドブロックの間に設定する必要があるという欠点
がある。

また、かかるテスト回路は通常動作時には必要がない。

しかも、このテスト回路の付加はユーザ定義の回路構成
を複雑化させるだけでなく、チップサイズを肥大化させ
る原因になっている。このため、チップにかかるコスト
上の問題も無視できなくなると同時に、このテスト回路
の設定はユーザに設計の負担をしいる結果となっている
という欠点がある。更にこのテスト回路自体が本来それ
ぞれ近接にレイアウトされるべきボートとパッドブロッ
クの間に割り込んで位置するため、ＬＳＩの外周部分の
レイアウトの自由度を損なうことになり、チップサイズ
の増大に大きな要因になるという欠点がある。

本発明の目的は、かかる特殊なテスト回路を設けること
なく、設計の自由度を拡大するとともにチップサイズの
増大を防止する半導体集積回路を提供することにある。

〔課題を解決するための手段〕

本発明の半導体集積回路は、データ処理機能ブロックと
、前記データ処理機能ブロック間の信号線を相互に接続
する入出力機能ブロックと、前記入出力機能ブロックに
接続され且つ人出力バッファ回路およびホンティンクパ
ッドを含むバッファ機能ブロックとを有し、前記データ
処理機能ブロックと前記入出力機能ブロックおよび前記
バッファ機能ブロックのレイアウト図形データを計算機
上で合成して作成される半導体集積回路において、前記
入出力機能ブロックは選択回路および前記選択回路を制
御する制御入力端子を有し、前記データ処理機能ブロッ
クの前記信号線を論理的に前記バッファ機能ブロックに
接続して構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を説明するためのＬＳＩのブ
ロック図である。

第１図に示すように、本実施例はＬＳＩＩが前述した従
来例と同様、マクロコアテストモードとユーザマクロテ
ストモードの２種類の分離テストモードを有し、しかも
これらのテストモードはテスト入力端子ＴＳＴＯ１２と
テスト入力端子ＴＳＴ、１３とで制御される。また、マ
クロコア２と、ボート６．７と、パッドブロック群１１
Ａ〜１１Ｄと、ユーザマクロ１０との機能や相互の接続
関係は前述した第３図の従来例と同一であるので詳細な
説明は省略する。

本実施例においては、テスト回路がボート８に内蔵され
ると共に、ボート８は各１ビツトに対してユーザマクロ
１０との接続専用の入力端子１４および出力端子１５と
、どちらの端子に接続したかを指定する選択信号端子１
６とを有し、またユーザマクロ１０はボート８と直接デ
ータのやり取りをしている。このボート８のその他の機
能は従来例と同一機能であり、また直接パッドブロック
群１１Ｄ及び周辺バス９にそれぞれ接続されている。

さらに、テスト入力端子ＴＳＴ、１２はマクロコアテス
トモードを指定するためのテスト制御端子であり、ボー
ト６〜８と、マクロコア２とにそれぞれ接続されている
。一方、テスト入力端子ＴＳＴ、１３はユーザマクロテ
ストモードを指定するためのテスト制御端子であり、ボ
ート８に接続されている。

第２図は第１図に示すボートとパッドブロックの具体的
回路図である。

第２図に示すように、ここではボート８は１ビツト分を
示し、特にボート８とパッドブロック群１１Ｄとユーザ
マクロ１０との接続関係について説明する。まずボート
８の１ビツト分は入力制御端子１９と入力データ端子２
０と出力制御端子２１および出力データ端子２２との４
本の信号端子を有し、それぞれパッドブロックＩＩＤ内
の人出カバッファに接続されている。また、このボート
８はユーザマクロ１０との接続専用の入力端子１４およ
び出力端子１５と、選択信号端子１６と、テストモード
指定用としてのユーザマクロテストモート指定端子１７
と、マクロコアテストモード指定端子１８並ひに分離テ
ストモード用として４種類のセレクタ２３〜２６とを有
している。尚、このボート８はこの他にボート機能を実
現するための出力ラッチ２７やボートの入出力機能を設
定するためのモードレジスタ２８を有するが、これらは
本発明−とは直接係わらないので詳細な説明は省略する
。

次に、マクロコアテストモード指定端子１８からの入力
がアクティブ状態になると、セレクタ２４および２５に
よりマクロコア２がらの周辺バス９とパッドブロック１
１Ｄとの間が有効になり、ユーザマクロ１０との接続用
の端子１４．１５は論理的に分離された状態になる。

一方、ユーザマクロテストモード指定端子１７からの入
力がアクティブ状態になると、セレクタ２３．２４およ
び２６によりユーザマクロ１０との接続用の端子１４お
よび１５とパッドブロック１１Ｄが論理的に接続された
状態になり、反対に周辺バス９からは分離された状態に
なる。この時、選択信号１６の入力状態により“０パ入
力時には出力端子１５が、また゛′１″入カ時には入力
端子１４がテストモードとして選択された状態になる。

尚、上述した一実施例に於ける入力端子１４と出力端子
１５を各ビット単位で選択的に設定し、ハードウェア規
模を削減する構成にしてもよい。

この場合も機能的には一実施例の機能と同等である。

〔発明の効果〕

以上説明した通り、本発明の半導体集積回路は、マクロ
コアとユーザマクロがチップ内部で直接接続されている
様な構成のときに、ユーザ定義の回路内に特殊なテスト
回路が不要となり、ユーザ定義による回路とマクロコア
間の接続が非常に単純な構成となるばかりでなく、この
部分の面積も従来に比較して小さく設定する事も可能で
あり、ユーザ定義の回路構成を単純化させる共にチップ
サイズの増加も最小限に抑えることができるという効果
がある。また、本発明はユーザに対しテスト回路設計の
負担を軽減できると共に、テスト回路自体をボート機能
ブロック内部に設定しているため、従来のテスト回路で
生じていたボートとパッドブロックの近接したレイアウ
トへの支障も完全に除去する事ができるという効果があ
る。

子群、４・・・アドレス入力端子群、５・・・データ端
子群、６〜８・・・ボート、９・・・周辺バス、１０・
・・ユーザマクロ、ＩＩＡ〜ＬＩＤ・・・パッドブロッ
ク群、１２．１３・・・ＴＳＴ入力、１４・・・入力端
子、１５・・・出力端子、１６・・・選択信号端子、１
７・・・ユーザマクロテストモード指定端子、１８・・
・マクロコアテストモード指定端子、１９・・・入力制
御端子、２０・・・入力データ端子、２１・・・出力制
御端子、２２・・・出力データ端子、２３〜２６・・・
セレクタ、２７・・・出力ラッチ、２８・・・モードレ
ジスタ。

【図面の簡単な説明】

第１区は本発明の一実施例を説明するためのＬＳＩのブ
ロック図、第２図は第１図に示すボートとパッドブロッ
クの具体的な回路図、第３図は従来の一例を説明するた
めのＬＳＩのブロック図、第４図および第５図はそれぞ
れ第３図におけるテスト回路とパッドブロックの具体的
な回路図である。

Claims (1)

【特許請求の範囲】
1. 　データ処理機能ブロックと、前記データ処理機能ブロ
   ック間の信号線を相互に接続する入出力機能ブロックと
   、前記入出力機能ブロックに接続され且つ入出力バッフ
   ァ回路およびボンディングパッドを含むバッファ機能ブ
   ロックとを有し、前記データ処理機能ブロックと前記入
   出力機能ブロックおよび前記バッファ機能ブロックのレ
   イアウト図形データを計算機上で合成して作成される半
   導体集積回路において、前記入出力機能ブロックは選択
   回路および前記選択回路を制御する制御入力端子を有し
   、前記データ処理機能ブロックの前記信号線を論理的に
   前記バッファ機能ブロックに接続することを特徴とする
   半導体集積回路。