KR920001358A - 정보 처리 장치용 버스 시스템 - Google Patents
정보 처리 장치용 버스 시스템 Download PDFInfo
- Publication number
- KR920001358A KR920001358A KR1019910009157A KR910009157A KR920001358A KR 920001358 A KR920001358 A KR 920001358A KR 1019910009157 A KR1019910009157 A KR 1019910009157A KR 910009157 A KR910009157 A KR 910009157A KR 920001358 A KR920001358 A KR 920001358A
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- processor
- data
- memory
- address
- Prior art date
Links
- 230000010365 information processing Effects 0.000 title claims 3
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 버스 시스템의 제1의 실시예의 구성을 도시한 개략도.
제4도는 제1도에 도시한 본 발명의 제1의 실시예에 있어서의 3로 접속 제어기(103)의 1실시예를 예시적으로 도시한 도면.
제5도 및 제1도는 본 발명의 제1의 실시예에 사용된 제4도의 3로 접속 제어기(103)의 실시예에 있어서의 데이타 경로 스위치(402)및 버스/메모리 접속 제어기(401)의 실시예를 각각 도시한 블럭도.
Claims (20)
- 적어도 하나의 프로세서에 접속된 프로세서 버스, 메인 메모리에 접속된 메모리 버스, 적어도 하나의 접속 장치에 접속된 시스템 버스, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각의 제어 버스 및 어드레스 버스에 접속되어 데이타 경로 제어 신호를 발생하고, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스중의 적어도 어느 하나에 대해서 제어 신호 및 어드레스 신호를 출력하는 접속 제어기와 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각의 데이타 버스에 접속되어 상기 접속 제어기로 부터의 상기 데이타 경로 제어 신호에 따라서 상기 데이타 버스중의 어느 하나에서 상기 데이타 버스의 다른 하나로 데이타를 직접 전송하는 데이타 스위치 수단을 포함하는 정보처리 장치용 버스 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 데이타 스위치 수단은 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각의 상기 데이타 버스로 부터의 데이타를 각각 기억하는 래치수단, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스에 연관되어 각각 배치되고 그것에 관련된 상기 래치 수단을 제외한 2개의 상기 래치 수단으로 부터의 출력을 각각 선택하는 제1의 선택수단과 입력으로써 데이타 경로 제어 신호를 받고, 상기 데이타 경로 제어 신호에 따라서 상기 제1의 선택 수단의 선택신호를 발생하는 제1의 발생수단을 포함하는 버스 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 접속 제어기는 상기 프로세서 버스 및 상기 시스템 버스의 각각의 상기 어드레스 버스를 거쳐서 전달된 어드레스 신호를 각각 선택하고, 상기 선택된 어드레스 신호를 상기 메모리 버스의 상기 어드레스 버스로 보내는 제2의 선택수단과 상기 프로세서 버스 및 상기 시스템의 각각의 상기 제어버스 및 상기 어드레스 버스를 거쳐서 각각 전달된 제어신호 및 어드레스 신호를 입력으로써 받고, 상기 데이타 경로 신호, 상기 제2의 선택 수단의 선택 신호 및 상기 메모리 버스의 상기 제어 버스로 출력되어야 할 제어 신호를 적어도 발생하는 제2의 발생 수단을 포함하는 버스 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 프로세서 버스는 적어도 하나의 캐시 메모리 시스템에 접속되는 버스 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 프로세서 버스에 접속된 프로세서는 캐시 메모리 시스템에 접속되는 버스 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 벗의 각각은 어드레스/데이타 분리형인 버스 시스템.
- 특허청구의 범위 제1항에 있어서, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각은 어드레스/데이타 다중형인 버스 시스템.
- 프로세서, 메인 메모리 및 입/출력 장치를 적어도 구비하는 정보처리 장치용 버스시스템에 있어서, 적어도 하나의 상기 프로세서에 접속된 프로세서 버스, 상기 메인 메모리에 접속기된 메모리 버스, 적어도 하나의 상기 입/출력 장치에 접속된 시스템 버스, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 제어 버스 및 어드레스 버스에 각각 접속되어 상기 데이타 버스 상의 데이타 경로를 변화시키기 위해 데이타 경로 제어 신호를 출력하고 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스중의 적어도 어느 하나에 대해서 제어 신호 및 어드레스 신호를 발생하는 접속 제어기와 상기 프로세서 버스, 상기 메모리 버스 및 시스템 버스의 데이타 버스에 각각 접속되어 상기 접속 제어기로 부터의 상기 데이타 경로 제어 신호에 따라서 상기 데이타 버스 중의 어느 하나에 상기 데이타 버스중의 다른 하나로 데이타를 전송하는 데이타 스위치 수단을 포함하는 버스 시스템.
- 특허청구의 범위 제8항에 있어서, 상기 데이타 스위치 수단은 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각의 상기 데이타 버스로 부터의 데이타를 각각 기억하는 래치수단, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스에 각각 연관되어 배치되고, 그것에 관련된 상기 래치 수단을 제외한 2개의 상기 래치 수단으로 부터의 출력을 각각 선택하는 제1의 선택 수단과, 상기 데이타 경로 제어 신호를 입력으로써 받고, 상기 데이타 겨이로 제어신호에 따라서 상기 제1의 선택 수단의 선택신호를 발생하는 제1의 발생수단을 포함하는 버스 시스템.
- 특허청구의 범위 제8항에 있어서, 상기 접속 제어기는 상기 프로세서 버스 및 상기 시스템 버스의 각각의 상기 어드레스 버스를 거쳐서 전달된 어드레스 신호를 각각 선택하고, 상기 선택된 어드레스 신호를 상기 메모리 버스의 상기 어드레스 버스로 보내는 제2의 선택 수단과, 상기 프로세서 버스 및 상기 시스템 버스의 각각의 상기 제어버스 및 상기 어드레스 버스를 거쳐서 각각 전달된 제어 신호를 적어도 입력으로써 받고, 상기 제2의 선택 수단의 선택 신호 및 상기 데이타 경로 제어 신호를 발생하는 제2의 발생수단을 포함하는 버스 시스템.
- 특허청구의 범위 제8항에 있어서, 상기 접속 제어기는 상기 데이타 경로 제어 신호에 따라서 상기 프로세서 버스 및 상기 메모리 협력 동작을 개시시키는 버스 시스템.
- 특허청구의 범위 제8항에 있어서, 상기 접속 제어기는 상기 데이타 경로 제어 신호에 따라서 상기 시스템 버스 및 상기 메모리 버스의 협력 동작을 활성화시키는 버스 시스템.
- 프로세서, 메인 메모리 및 입/출력 장치를 구비하는 정보처리 장치용 버스 시스템에 있어서, 적어도 하나의 상기 프로세서에 접속된 프로세서 버스, 상기 메인 메모리에 접속된 메모리 버스, 적어도 하나의 상기 프로세서에저비속된 프로세서 버스, 상기 메인 메모리에 접속된 메모리 버스, 적어도 하나의 상기 입/출력 장치에 접속된 시스템 버스와 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스에 각각 접속되고, 상기 프로세서 버스 및 상기 시스템 버스를 거쳐서 전달된 제어 신호 및 어드레스 신호에 따라서 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스에 각각 접속된 상기 데이타 버스상의 데이타 경로를 변화시키기 위해 데이타 경로 제어 신호를 출력하고, 상기 데이타 경로 제어신호에 따라서 상기 데이타 버스중의 어느 하나에서 상기 데이타 버스중의 다른 하나로 데이타를 전송하는 접속 제어 수단을 포함하는 버스 시스템.
- 특허청구의 범위 제13항에 있어서, 상기 접속 제어 수단은 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각의 데이타 버스에 접속 되고, 데이타 경로 제어 신호에 따라서 상기 데이타 버스 중의 어느 하나에서 상기 데이타 버스중의 다른 하나로 데이타를 전송하는 데이타 스위치 수단을 포함하는 버스 시스템.
- 특허청구의 범위 제14항에 있어서, 상기 접속 제어 수단은 상기 프로세서 버스 및 상기 시스템 버스로 부터의 상기 어드레스 신호를 각각 선택하고, 상기 선택된 어드레스 신호를 상기 메모리 버스의 상기 어드레스 버스로 보내는 선택 수단을 포함하는 버스 시스템.
- 특허청구의 범위 제15항에 있어서, 상기 접속 제어 수단은 상기 프로세서 버스 및 상기 시스템 버스로 부터의 제어 신호 및 어드레스 신호를 입력으로써 받고, 상기 선택 수단의 선택 신호 및 상기 데이타 경로 제어 신호를 발생하는 수단을 포함하는 버스 시스템.
- 특허청구의 범위 제13항에 있어서, 상기 프로세서 버스는 적어도 하나의 캐시 메모리 시스템에 접속되는 버스 시스템.
- 특허청구의 범위 제13항에 있어서, 상기 프로세서 버스에 접속된 상기 프로세서는 캐시 메모리 시스템에 접속되는 버스 시스템.
- 특허청구의 범위 제13항에 있어서, 상기 프로세서 버스, 상기 메모리 버스 및 상기 시스템 버스의 각각은 어드레스/데이타 분리형인 버스 시스템.
- 특허청구의 범위 제13항에 있어서, 상기 접속 제어 수단은 상기 프로세서 버스를 제외한 제2의 프로세서 버스에 접속되고, 상기 제2의 프로세서 버스는 적어도 하나의 프로세서에 접속되는 버스 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940013826A KR940010807B1 (ko) | 1990-06-04 | 1994-06-18 | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-144301 | 1990-06-04 | ||
JP14430190 | 1990-06-04 | ||
JP3-105536 | 1991-05-06 | ||
JP3105536A JP2910303B2 (ja) | 1990-06-04 | 1991-05-10 | 情報処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940013826A Division KR940010807B1 (ko) | 1990-06-04 | 1994-06-18 | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920001358A true KR920001358A (ko) | 1992-01-30 |
KR940001274B1 KR940001274B1 (ko) | 1994-02-18 |
Family
ID=26445807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910009157A KR940001274B1 (ko) | 1990-06-04 | 1991-06-03 | 정보처리장치용 버스시스템 |
Country Status (4)
Country | Link |
---|---|
US (6) | US5483642A (ko) |
JP (1) | JP2910303B2 (ko) |
KR (1) | KR940001274B1 (ko) |
DE (1) | DE4118331C2 (ko) |
Families Citing this family (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6006302A (en) * | 1990-06-04 | 1999-12-21 | Hitachi, Ltd. | Multiple bus system using a data transfer unit |
JP2910303B2 (ja) * | 1990-06-04 | 1999-06-23 | 株式会社日立製作所 | 情報処理装置 |
JP3411300B2 (ja) * | 1992-02-18 | 2003-05-26 | 株式会社日立製作所 | 情報処理装置 |
US5265218A (en) * | 1992-05-19 | 1993-11-23 | Sun Microsystems, Inc. | Bus architecture for integrated data and video memory |
US5898894A (en) * | 1992-09-29 | 1999-04-27 | Intel Corporation | CPU reads data from slow bus if I/O devices connected to fast bus do not acknowledge to a read request after a predetermined time interval |
US6487626B2 (en) | 1992-09-29 | 2002-11-26 | Intel Corporaiton | Method and apparatus of bus interface for a processor |
JPH06274638A (ja) * | 1993-03-23 | 1994-09-30 | Fuji Xerox Co Ltd | 3バス接続システム |
US5446848A (en) * | 1993-06-25 | 1995-08-29 | Unisys Corp | Entry level data processing system which is expandable by a factor of two to a partitionable upgraded system with low overhead |
JP3904244B2 (ja) | 1993-09-17 | 2007-04-11 | 株式会社ルネサステクノロジ | シングル・チップ・データ処理装置 |
JP3619532B2 (ja) * | 1993-11-08 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
DE69529250T2 (de) * | 1994-07-01 | 2003-10-30 | Sun Microsystems, Inc. | Rechnersystem mit einem multiplexierten Adressenbus und Pipeline-Schreiboperationen |
US6735683B2 (en) | 1994-09-14 | 2004-05-11 | Hitachi, Ltd. | Single-chip microcomputer with hierarchical internal bus structure having data and address signal lines coupling CPU with other processing elements |
KR100290495B1 (ko) * | 1994-12-23 | 2001-06-01 | 로데릭 더블류 루이스 | 다중 데이터 경로를 갖는 메인 메모리 시스템 |
US5740386A (en) * | 1995-05-24 | 1998-04-14 | Dell Usa, L.P. | Adaptive expansion bus |
US5664152A (en) * | 1995-06-06 | 1997-09-02 | Hewlett-Packard Company | Multiple segmenting of main memory to streamline data paths in a computing system |
JP3531368B2 (ja) * | 1995-07-06 | 2004-05-31 | 株式会社日立製作所 | コンピュータシステム及びバス間制御回路 |
US5787265A (en) * | 1995-09-28 | 1998-07-28 | Emc Corporation | Bus arbitration system having a pair of logic networks to control data transfer between a memory and a pair of buses |
US5754804A (en) * | 1996-01-30 | 1998-05-19 | International Business Machines Corporation | Method and system for managing system bus communications in a data processing system |
US5737544A (en) * | 1996-04-08 | 1998-04-07 | Vlsi Technology, Inc. | Link system controller interface linking a PCI bus to multiple other buses |
JPH09325936A (ja) * | 1996-06-03 | 1997-12-16 | Canon Inc | データ処理装置 |
US5793992A (en) * | 1996-06-13 | 1998-08-11 | Vlsi Technology, Inc. | Method and apparatus for arbitrating access to main memory of a computer system |
DE19636381C1 (de) * | 1996-09-09 | 1998-03-12 | Ibm | Bus mit anforderungsabhängiger Anpassung der in beiden Richtungen zur Verfügung stehenden Bandbreite |
US5887144A (en) * | 1996-11-20 | 1999-03-23 | International Business Machines Corp. | Method and system for increasing the load and expansion capabilities of a bus through the use of in-line switches |
TW448363B (en) * | 1997-02-17 | 2001-08-01 | Ssd Co Ltd | High speed processor system with bus arbitration |
US6067593A (en) * | 1997-07-18 | 2000-05-23 | Avido Systems, Inc. | Universal memory bus and card |
US5857086A (en) * | 1997-05-13 | 1999-01-05 | Compaq Computer Corp. | Apparatus method and system for peripheral component interconnect bus using accelerated graphics port logic circuits |
US6493407B1 (en) * | 1997-05-27 | 2002-12-10 | Fusion Micromedia Corporation | Synchronous latching bus arrangement for interfacing discrete and/or integrated modules in a digital system and associated method |
US5983303A (en) * | 1997-05-27 | 1999-11-09 | Fusion Micromedia Corporation | Bus arrangements for interconnection of discrete and/or integrated modules in a digital system and associated method |
US6658537B2 (en) * | 1997-06-09 | 2003-12-02 | 3Com Corporation | DMA driven processor cache |
JP3524337B2 (ja) | 1997-07-25 | 2004-05-10 | キヤノン株式会社 | バス管理装置及びそれを有する複合機器の制御装置 |
US5958033A (en) * | 1997-08-13 | 1999-09-28 | Hewlett Packard Company | On- the-fly partitionable computer bus for enhanced operation with varying bus clock frequencies |
JPH11134288A (ja) * | 1997-10-28 | 1999-05-21 | Nec Corp | バスコントローラ |
US5872993A (en) * | 1997-12-01 | 1999-02-16 | Advanced Micro Devices, Inc. | Communications system with multiple, simultaneous accesses to a memory |
JPH11184801A (ja) * | 1997-12-22 | 1999-07-09 | Konica Corp | インタフェース装置及びデータ処理システム |
US6240481B1 (en) * | 1997-12-22 | 2001-05-29 | Konica Corporation | Data bus control for image forming apparatus |
JPH11187230A (ja) * | 1997-12-22 | 1999-07-09 | Konica Corp | 画像形成装置 |
JP4114988B2 (ja) * | 1997-12-22 | 2008-07-09 | コニカミノルタホールディングス株式会社 | データ処理装置 |
JPH11203161A (ja) * | 1998-01-07 | 1999-07-30 | Mitsubishi Electric Corp | マイクロコンピュータ |
US6182112B1 (en) * | 1998-06-12 | 2001-01-30 | Unisys Corporation | Method of and apparatus for bandwidth control of transfers via a bi-directional interface |
US6223230B1 (en) * | 1998-06-15 | 2001-04-24 | Sun Microsystems, Inc. | Direct memory access in a bridge for a multi-processor system |
US6347344B1 (en) | 1998-10-14 | 2002-02-12 | Hitachi, Ltd. | Integrated multimedia system with local processor, data transfer switch, processing modules, fixed functional unit, data streamer, interface unit and multiplexer, all integrated on multimedia processor |
US6608625B1 (en) | 1998-10-14 | 2003-08-19 | Hitachi, Ltd. | Three dimensional graphic processor |
US6434649B1 (en) * | 1998-10-14 | 2002-08-13 | Hitachi, Ltd. | Data streamer |
US6560674B1 (en) | 1998-10-14 | 2003-05-06 | Hitachi, Ltd. | Data cache system |
JP2000148659A (ja) * | 1998-11-11 | 2000-05-30 | Nec Corp | バス制御方法およびバス制御装置、並びに記録媒体 |
US6397267B1 (en) * | 1999-03-04 | 2002-05-28 | Sun Microsystems, Inc. | Redirected I/O for scalable performance storage architecture |
US6370605B1 (en) | 1999-03-04 | 2002-04-09 | Sun Microsystems, Inc. | Switch based scalable performance storage architecture |
US6349357B1 (en) | 1999-03-04 | 2002-02-19 | Sun Microsystems, Inc. | Storage architecture providing scalable performance through independent control and data transfer paths |
JP2000315186A (ja) * | 1999-05-06 | 2000-11-14 | Hitachi Ltd | 半導体装置 |
JP3818621B2 (ja) * | 1999-06-17 | 2006-09-06 | 株式会社日立超エル・エス・アイ・システムズ | バスブリッジ回路およびデータ処理システム |
US6604155B1 (en) | 1999-11-09 | 2003-08-05 | Sun Microsystems, Inc. | Storage architecture employing a transfer node to achieve scalable performance |
KR100385233B1 (ko) * | 2000-03-14 | 2003-05-23 | 삼성전자주식회사 | 데이터 프로세싱 시스템의 익스포넌트 유닛 |
US6785734B1 (en) | 2000-04-10 | 2004-08-31 | International Business Machines Corporation | System and method for processing control information from a general through a data processor when a control processor of a network processor being congested |
JP2002041495A (ja) * | 2000-07-21 | 2002-02-08 | Denso Corp | マイクロコンピュータ |
US6874039B2 (en) | 2000-09-08 | 2005-03-29 | Intel Corporation | Method and apparatus for distributed direct memory access for systems on chip |
US6959354B2 (en) * | 2001-03-08 | 2005-10-25 | Sony Corporation | Effective bus utilization using multiple bus interface circuits and arbitration logic circuit |
US6577817B2 (en) | 2001-07-03 | 2003-06-10 | Howard Harris Builder | Water heater |
JP2003085127A (ja) * | 2001-09-11 | 2003-03-20 | Seiko Epson Corp | デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器 |
US7536495B2 (en) * | 2001-09-28 | 2009-05-19 | Dot Hill Systems Corporation | Certified memory-to-memory data transfer between active-active raid controllers |
US6839788B2 (en) * | 2001-09-28 | 2005-01-04 | Dot Hill Systems Corp. | Bus zoning in a channel independent storage controller architecture |
US7437493B2 (en) * | 2001-09-28 | 2008-10-14 | Dot Hill Systems Corp. | Modular architecture for a network storage controller |
US7340555B2 (en) * | 2001-09-28 | 2008-03-04 | Dot Hill Systems Corporation | RAID system for performing efficient mirrored posted-write operations |
US7143227B2 (en) * | 2003-02-18 | 2006-11-28 | Dot Hill Systems Corporation | Broadcast bridge apparatus for transferring data to redundant memory subsystems in a storage controller |
US7315911B2 (en) * | 2005-01-20 | 2008-01-01 | Dot Hill Systems Corporation | Method for efficient inter-processor communication in an active-active RAID system using PCI-express links |
US7146448B2 (en) * | 2001-09-28 | 2006-12-05 | Dot Hill Systems Corporation | Apparatus and method for adopting an orphan I/O port in a redundant storage controller |
US7062591B2 (en) * | 2001-09-28 | 2006-06-13 | Dot Hill Systems Corp. | Controller data sharing using a modular DMA architecture |
US7380115B2 (en) * | 2001-11-09 | 2008-05-27 | Dot Hill Systems Corp. | Transferring data using direct memory access |
KR100453821B1 (ko) * | 2002-10-09 | 2004-10-20 | 한국전자통신연구원 | 마이크로 컨트롤러를 위한 데이터 버스 시스템 |
TWI237764B (en) * | 2003-04-28 | 2005-08-11 | Via Tech Inc | Control chip with function for inhibiting bus cycle, circuit and method thereof |
JP2004046851A (ja) * | 2003-06-24 | 2004-02-12 | Canon Inc | バス管理装置及びそれを有する複合機器の制御装置 |
US20060256072A1 (en) * | 2003-07-02 | 2006-11-16 | Ssd Company Limited | Information processing device, information processing system, operating article, information processing method, information processing program, and game system |
JP2005221731A (ja) * | 2004-02-05 | 2005-08-18 | Konica Minolta Photo Imaging Inc | 撮像装置 |
KR100604835B1 (ko) * | 2004-02-24 | 2006-07-26 | 삼성전자주식회사 | 프로토콜 변환중재회로, 이를 구비하는 시스템과 신호변환중재방법 |
US20050228926A1 (en) * | 2004-04-05 | 2005-10-13 | Smith Zachary S | Virtual-bus interface and associated system and method |
US7284082B2 (en) * | 2004-08-19 | 2007-10-16 | Lsi Corporation | Controller apparatus and method for improved data transfer |
JP2006155387A (ja) * | 2004-11-30 | 2006-06-15 | Yamaha Corp | コンピュータシステム |
US7543096B2 (en) * | 2005-01-20 | 2009-06-02 | Dot Hill Systems Corporation | Safe message transfers on PCI-Express link from RAID controller to receiver-programmable window of partner RAID controller CPU memory |
US20060164510A1 (en) * | 2005-01-24 | 2006-07-27 | Doron Adler | Sensor with narrow mounting profile |
JP4534854B2 (ja) * | 2005-04-26 | 2010-09-01 | ソニー株式会社 | 情報処理システム、情報処理装置および方法、並びにプログラム |
JP4337783B2 (ja) * | 2005-06-30 | 2009-09-30 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
US7283418B2 (en) * | 2005-07-26 | 2007-10-16 | Micron Technology, Inc. | Memory device and method having multiple address, data and command buses |
US7536508B2 (en) * | 2006-06-30 | 2009-05-19 | Dot Hill Systems Corporation | System and method for sharing SATA drives in active-active RAID controller system |
US7681089B2 (en) | 2007-02-20 | 2010-03-16 | Dot Hill Systems Corporation | Redundant storage controller system with enhanced failure analysis capability |
DE102007029833B4 (de) * | 2007-06-28 | 2019-03-28 | Texas Instruments Deutschland Gmbh | Mikrocontroller mit Datenmodifikationsmodul und System umfassend ein Datenmodifikationsmodul |
US20090046171A1 (en) * | 2007-08-16 | 2009-02-19 | C2Cure, Inc. | Non-linear color correction |
US8290924B2 (en) * | 2008-08-29 | 2012-10-16 | Empire Technology Development Llc | Providing answer to keyword based query from natural owner of information |
US20100138575A1 (en) * | 2008-12-01 | 2010-06-03 | Micron Technology, Inc. | Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices |
US20100174887A1 (en) * | 2009-01-07 | 2010-07-08 | Micron Technology Inc. | Buses for Pattern-Recognition Processors |
JP4599524B2 (ja) * | 2009-08-11 | 2010-12-15 | 株式会社日立製作所 | データ処理装置及び方法 |
JP6838725B2 (ja) * | 2016-10-20 | 2021-03-03 | 日立Astemo株式会社 | カメラ装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4016546A (en) * | 1974-10-30 | 1977-04-05 | Motorola, Inc. | Bus switch coupling for series-coupled address bus sections in a microprocessor |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
JPS5248440A (en) * | 1975-10-15 | 1977-04-18 | Toshiba Corp | Memory access control system |
US4363094A (en) * | 1977-12-29 | 1982-12-07 | M/A-COM DDC, Inc. | Communications processor |
US4471456A (en) * | 1980-04-14 | 1984-09-11 | Sperry Corporation | Multifunction network |
US4453214A (en) * | 1981-09-08 | 1984-06-05 | Sperry Corporation | Bus arbitrating circuit |
NL8202060A (nl) * | 1982-05-19 | 1983-12-16 | Philips Nv | Rekenmachinesysteem met een bus voor data-, adres- en besturingssignalen, welke bevat een linkerbus en een rechterbus. |
IT1206331B (it) * | 1983-10-25 | 1989-04-14 | Honeywell Inf Systems | Architettura di sistema di elaborazione dati. |
JPS60254928A (ja) * | 1984-05-31 | 1985-12-16 | Nec Corp | セツト・スタンバイ通信方式 |
CA1247248A (en) * | 1984-12-07 | 1988-12-20 | Shouki Yoshida | Transfer control equipment |
NO173304C (no) * | 1984-12-20 | 1993-11-24 | Honeywell Inc | Dobbelt buss-system |
US4780813A (en) * | 1985-02-25 | 1988-10-25 | Itt Corporation | Data transport control apparatus |
US4736291A (en) * | 1985-11-22 | 1988-04-05 | Texas Instruments Incorporated | General-purpose array processor |
US4851990A (en) * | 1987-02-09 | 1989-07-25 | Advanced Micro Devices, Inc. | High performance processor interface between a single chip processor and off chip memory means having a dedicated and shared bus structure |
US4933846A (en) * | 1987-04-24 | 1990-06-12 | Network Systems Corporation | Network communications adapter with dual interleaved memory banks servicing multiple processors |
JPS648465A (en) * | 1987-06-30 | 1989-01-12 | Mitsubishi Electric Corp | Tri-state bus circuit |
US4982321A (en) * | 1987-10-23 | 1991-01-01 | Honeywell Inc. | Dual bus system |
US5003465A (en) * | 1988-06-27 | 1991-03-26 | International Business Machines Corp. | Method and apparatus for increasing system throughput via an input/output bus and enhancing address capability of a computer system during DMA read/write operations between a common memory and an input/output device |
JPH02128250A (ja) * | 1988-11-08 | 1990-05-16 | Nec Ibaraki Ltd | 情報処理装置のアクセス制御回路 |
US4945267A (en) * | 1989-01-10 | 1990-07-31 | Actel Corporation | Integrated circuit bus switching circuit |
US5274795A (en) * | 1989-08-18 | 1993-12-28 | Schlumberger Technology Corporation | Peripheral I/O bus and programmable bus interface for computer data acquisition |
JP2910303B2 (ja) * | 1990-06-04 | 1999-06-23 | 株式会社日立製作所 | 情報処理装置 |
IE860318L (en) * | 1990-10-01 | 1986-08-05 | Digital Equipment Corp | System bus for a multi-cache data processing system |
US5359715A (en) * | 1991-09-16 | 1994-10-25 | Ncr Corporation | Architectures for computer systems having multiple processors, multiple system buses and multiple I/O buses interfaced via multiple ported interfaces |
-
1991
- 1991-05-10 JP JP3105536A patent/JP2910303B2/ja not_active Expired - Lifetime
- 1991-06-03 KR KR1019910009157A patent/KR940001274B1/ko not_active IP Right Cessation
- 1991-06-04 DE DE4118331A patent/DE4118331C2/de not_active Expired - Lifetime
-
1994
- 1994-09-26 US US08/311,893 patent/US5483642A/en not_active Expired - Lifetime
-
1995
- 1995-05-17 US US08/443,361 patent/US5506973A/en not_active Expired - Lifetime
- 1995-05-24 US US08/449,088 patent/US5668956A/en not_active Expired - Lifetime
-
1996
- 1996-02-15 US US08/601,993 patent/US5751976A/en not_active Expired - Lifetime
-
1997
- 1997-10-29 US US08/959,913 patent/US5889971A/en not_active Expired - Lifetime
-
1998
- 1998-08-31 US US09/143,985 patent/US5935231A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5506973A (en) | 1996-04-09 |
US5935231A (en) | 1999-08-10 |
US5751976A (en) | 1998-05-12 |
US5483642A (en) | 1996-01-09 |
JP2910303B2 (ja) | 1999-06-23 |
US5668956A (en) | 1997-09-16 |
JPH04227557A (ja) | 1992-08-17 |
DE4118331A1 (de) | 1992-01-09 |
KR940001274B1 (ko) | 1994-02-18 |
DE4118331C2 (de) | 1996-08-29 |
US5889971A (en) | 1999-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920001358A (ko) | 정보 처리 장치용 버스 시스템 | |
KR880010365A (ko) | 디지탈 데이타 프로세서용 버스 인터페이스 회로 | |
KR880000858A (ko) | 멀티 프로세서의 레벨 변경 동기 장치 | |
KR850004820A (ko) | 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법 | |
KR960009411A (ko) | 인터버스 버퍼 | |
EP0489583A2 (en) | Multiple processor cache control system | |
JPS63175913A (ja) | クロツク供給方式 | |
GB1170587A (en) | Data Processing System | |
KR920008605A (ko) | 최소 경합 프로세서 및 시스템 버스 시스템 | |
KR920003849B1 (ko) | 다중처리기 시스템에서의 LSM(Line Selection Matrix) | |
JPH10116225A (ja) | アドレス変換回路及びマルチプロセッサシステム | |
KR930007471B1 (ko) | C채널 정합장치 | |
KR890013567A (ko) | 다이렉트 메모리 액세스 제어장치 | |
KR940008321A (ko) | 이중화 구조를 갖는 주종시스템간의 통신 경로 선택회로 | |
JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
JPS57141754A (en) | Operator console | |
KR950012244A (ko) | 멀티프로세서 시스템의 리셋회로 | |
KR950022597A (ko) | 피포메모리를 이용한 프로세서간 통신장치 | |
KR970057524A (ko) | 데이타 전송 인터페이스회로 | |
KR900015045A (ko) | 경보 취합 장치 | |
JPS57136239A (en) | Device address switching system | |
KR920013114A (ko) | 다중처리기 시스템에서의 고장진단장치 | |
KR970058108A (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
JPH0374751A (ja) | 入出力制御装置 | |
KR970058115A (ko) | 이중화 시스템의 제어장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
O035 | Opposition [patent]: request for opposition | ||
O122 | Withdrawal of opposition [patent] | ||
E701 | Decision to grant or registration of patent right | ||
O073 | Decision to grant registration after opposition [patent]: decision to grant registration | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110127 Year of fee payment: 18 |
|
EXPY | Expiration of term |