KR850004820A - 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법 - Google Patents

멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법 Download PDF

Info

Publication number
KR850004820A
KR850004820A KR1019840008243A KR840008243A KR850004820A KR 850004820 A KR850004820 A KR 850004820A KR 1019840008243 A KR1019840008243 A KR 1019840008243A KR 840008243 A KR840008243 A KR 840008243A KR 850004820 A KR850004820 A KR 850004820A
Authority
KR
South Korea
Prior art keywords
control unit
unit
memory control
memory
another
Prior art date
Application number
KR1019840008243A
Other languages
English (en)
Other versions
KR890004995B1 (ko
Inventor
히데히꼬 니시다
Original Assignee
야마모도 다꾸마
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58247391A external-priority patent/JPS60136850A/ja
Priority claimed from JP25192383A external-priority patent/JPS60140454A/ja
Priority claimed from JP3496484A external-priority patent/JPS60178566A/ja
Application filed by 야마모도 다꾸마, 후지쓰가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR850004820A publication Critical patent/KR850004820A/ko
Application granted granted Critical
Publication of KR890004995B1 publication Critical patent/KR890004995B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories

Abstract

내용 없음

Description

멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명을 설명하는 메모리 제어 유니트의 기본 개통도.
제3도는 본 발명을 설명하는 메모리 제어 유니트의 기본부분 개략 개통도.
제4도는 본 발명을 설명하는 어드레스 변환기의 기본도.

Claims (9)

  1. 각 멀티프로세서 시스템의 각 메모리 제어 유니트를 통하여 각각 연결되는 다수의 멀티프로세서 시스템들을 포함하는 데이타 처리시스템에 있어서, 상기 멀티프로세서 시스템은 데이타 전송을 위한 인터훼이스선들을 통하여 다른 멀티프로세서 시스템에 연결되는 메모리제어 유니트와, 상기 메모리 제어 유니트에 연결되는 적어도 하나의 중앙처리 유니트와, 그리고 상기 메모리 제어 유니트, 중앙처리 유니트, 채널제어 유니트와 데이타 전송용 인터훼이스선을 이용하여 상기 메모리제어 유니트를 통하여 상호 연결되는 메인메모리 유니트에 연결되는 적어도 하나의 메인메모리 유니트를 포함하는 멀티프로세서 시스템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템.
  2. 제1항에서, 상기 메모리 제어 유니트는 메모리 제어 유니트에 연결되는 메인메모리 유니트에 대한 억세스 요청신호들을 제어하기 위한 제1파이프라인과, 다른 메모리 제어 유니트에 연결되는 다른 메인 메모리 유니트에 대한 억세스 요청신호들을 제어하기 위한 제2파이프 라인과, 상기 제1억세스 선택회로에 속하는 메인 메모리 유니트를 억세스할 것인가 또는 다른 메모리제어 유니트에 속하는 다른 메인 메모리 유니트를 억세스할 것인가에 대한 억세스 요청신호를 선택하기 위한 제1억세스 선택회로와, 그리고 다른 메모리 제어 유니트에 속하는 다른 메인 메모리 유니트에 대한 억세스요청신호를 선택하기 위한 제2억세스 선택회로를 포함하는 데이타 처리 시스템.
  3. 제2항에서, 상기 제2파이프라인은 메모리 제어유니트들의 수와 동일한 수로 제공되는 데이타처리 시스템.
  4. 제2항에서, 상기 제2억세스 선택회로는 메모리 제어 유니트들의 수와 동일한 수로 제공되며 각 메모리 제어 유니트에 속하는 데이타 처리 시스템.
  5. 제2항에서, 상기 제1억세스 선택회로는 메모리제어 유니트에 속하는 메인 메모리 유니트들의 수와 동일한 수로 제공되며 각 메인 메모리 유니트에 속하는 데이타 처리 시스템.
  6. 제2항에서, 상기 제어유니트는 상기 중앙 처리 유니트에 의해 발생된 실 어드레스를 물리적인 어드레스로 변환시키기 위한 것으로 상기 중앙 처리 유니트에 연결되는 어드레스 변화기와 상기 제1 및 제2억세스 선택회로들의 전단에 채널 제어 유니트를 더 포함하는 데이타 처리 시스템.
  7. 제2항에서, 상기 메모리 제어 유니트는 다른 멀티 프로세서 시스템으로의 동기 데이타 전송을 위한 억세스 요청신호들을 변별하기 위한 변별회로를 포함하는 데이타처리 시스템.
  8. 멜티 프로세서시 스템내에 제공된 메모리 제어 유니트내의 데이타를 처리하기 위한 방법에 있어서, 억세스 요청신호들의 상기 중앙처리 유니트에 속하는 메인 메모리 유니트를 위한 것인지 또는 다른 메모리 제어 유니트에 속하는 메인 메모리 유니트를 위한 것인지에 대해 중앙처리 유니트에 의해 발생되는 억세스 요청신호들을 선택하는 단계와, 선택된 억세스 요청신호가 다른 메모리 제어 유니트에 속하는 다른 메인 메모리 유니트를 억세스시킬 예정일 때 그 선택된 억세스 요청신호를 전송하는 단계와, 그리고 우선 순위에 따라 상기 중앙처리 유니트와 상기 다른 메모리 제어 유니트로부터 전송되는 억세스 요청신호들 둘다를 처리하는 단계를 포함하는 멀티 프로세서 시스템의 개선된 데이타 처리량을 갖는 데이타 처리 방법.
  9. 제7항에서, 상기 메모리 제어 유니트는 다른 메모리 제어 유니트와 동기하여 동작하는 데이타 처리 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840008243A 1983-12-26 1984-12-21 멀티프로세서 시스템의 향상된 데이타 처리능력을 갖는 데이타 처리시스템 및 방법 KR890004995B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP58247391A JPS60136850A (ja) 1983-12-26 1983-12-26 マルチプロセッサ・システム
JP58-247391 1983-12-26
JP25192383A JPS60140454A (ja) 1983-12-27 1983-12-27 記憶部制御装置
JP58-251923 1983-12-27
JP59-034964 1984-02-25
JP3496484A JPS60178566A (ja) 1984-02-25 1984-02-25 アクセス制御方式

Publications (2)

Publication Number Publication Date
KR850004820A true KR850004820A (ko) 1985-07-27
KR890004995B1 KR890004995B1 (ko) 1989-12-04

Family

ID=27288592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840008243A KR890004995B1 (ko) 1983-12-26 1984-12-21 멀티프로세서 시스템의 향상된 데이타 처리능력을 갖는 데이타 처리시스템 및 방법

Country Status (8)

Country Link
US (1) US4718006A (ko)
EP (1) EP0147295B1 (ko)
KR (1) KR890004995B1 (ko)
AU (1) AU554059B2 (ko)
BR (1) BR8406678A (ko)
CA (1) CA1221464A (ko)
DE (1) DE3484235D1 (ko)
ES (1) ES539033A0 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228127A (en) * 1985-06-24 1993-07-13 Fujitsu Limited Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
JPS62197858A (ja) * 1986-02-26 1987-09-01 Hitachi Ltd システム間デ−タベ−ス共用方式
JPS62206658A (ja) * 1986-03-07 1987-09-11 Hitachi Ltd 記憶管理装置
US5214769A (en) * 1987-12-24 1993-05-25 Fujitsu Limited Multiprocessor control system
JPH01169565A (ja) * 1987-12-24 1989-07-04 Fujitsu Ltd マルチプロセッサ制御方式
JPH0731622B2 (ja) * 1988-05-06 1995-04-10 富士通株式会社 メモリアクセス制御方法
US5218688A (en) * 1988-05-06 1993-06-08 Fujitsu Limited Data processing system with memory-access priority control
US5043874A (en) * 1989-02-03 1991-08-27 Digital Equipment Corporation Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory
US5239629A (en) * 1989-12-29 1993-08-24 Supercomputer Systems Limited Partnership Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system
US5193187A (en) * 1989-12-29 1993-03-09 Supercomputer Systems Limited Partnership Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US6728832B2 (en) 1990-02-26 2004-04-27 Hitachi, Ltd. Distribution of I/O requests across multiple disk units
US5680574A (en) * 1990-02-26 1997-10-21 Hitachi, Ltd. Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units
EP0495167A3 (en) * 1991-01-16 1996-03-06 Ibm Multiple asynchronous request handling
JP2587586B2 (ja) 1994-05-25 1997-03-05 甲府日本電気株式会社 データ転送方法
JP2731761B2 (ja) * 1995-08-29 1998-03-25 甲府日本電気株式会社 ネットワーク制御装置
DE19606629A1 (de) * 1996-02-22 1997-08-28 Siemens Nixdorf Inf Syst Mehrprozessor-Zentraleinheit
US6073209A (en) * 1997-03-31 2000-06-06 Ark Research Corporation Data storage controller providing multiple hosts with access to multiple storage subsystems
US7071946B2 (en) * 1997-12-30 2006-07-04 Micron Technology, Inc. Accelerated graphics port for a multiple memory controller computer system
US6892266B2 (en) * 2000-11-15 2005-05-10 Texas Instruments Incorporated Multicore DSP device having coupled subsystem memory buses for global DMA access
US7133942B2 (en) * 2001-12-07 2006-11-07 International Business Machines Corporation Sequence-preserving multiprocessing system with multimode TDM buffer
US7017017B2 (en) * 2002-11-08 2006-03-21 Intel Corporation Memory controllers with interleaved mirrored memory modes
KR20210046348A (ko) * 2019-10-18 2021-04-28 삼성전자주식회사 복수의 프로세서들에 유연하게 메모리를 할당하기 위한 메모리 시스템 및 그것의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2119187A5 (ko) * 1970-12-23 1972-08-04 Constr Telephoniques
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
FR2412122A1 (fr) * 1977-12-15 1979-07-13 Materiel Telephonique Agencement d'interconnexion pour microprocesseurs de commande d'un ensemble complexe
JPS564854A (en) * 1979-06-22 1981-01-19 Fanuc Ltd Control system for plural microprocessors
US4321666A (en) * 1980-02-05 1982-03-23 The Bendix Corporation Fault handler for a multiple computer system
US4363093A (en) * 1980-03-10 1982-12-07 International Business Machines Corporation Processor intercommunication system
US4451880A (en) * 1980-10-31 1984-05-29 Honeywell Information Systems Inc. Memory controller with interleaved queuing apparatus
CA1187198A (en) * 1981-06-15 1985-05-14 Takashi Chiba System for controlling access to channel buffers
DE3140310C1 (de) * 1981-10-10 1983-04-07 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Schaltungsanordnung zur Speicherung von eine Datenverarbeitungseinrichtung weiterzugebenden Daten
US4495567A (en) * 1981-10-15 1985-01-22 Codex Corporation Multiprocessor/multimemory control system
US4473878A (en) * 1981-11-23 1984-09-25 Motorola, Inc. Memory management unit
US4663706A (en) * 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
DE3302831A1 (de) * 1983-01-28 1984-08-02 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung fuer den speicherzugriff in einem mehrrechnersystem
JPH078139B2 (ja) * 1983-09-02 1995-01-30 キヤノン株式会社 高圧電源
DE3421384A1 (de) * 1984-06-08 1985-12-12 Standard Elektrik Lorenz Ag, 7000 Stuttgart Vorrichtung zum zusammenbau von elektronenstrahlerzeugern

Also Published As

Publication number Publication date
US4718006A (en) 1988-01-05
AU3685784A (en) 1985-07-04
AU554059B2 (en) 1986-08-07
ES8602272A1 (es) 1985-11-16
KR890004995B1 (ko) 1989-12-04
EP0147295A3 (en) 1987-11-19
CA1221464A (en) 1987-05-05
DE3484235D1 (de) 1991-04-11
ES539033A0 (es) 1985-11-16
EP0147295B1 (en) 1991-03-06
EP0147295A2 (en) 1985-07-03
BR8406678A (pt) 1985-10-22

Similar Documents

Publication Publication Date Title
KR850004820A (ko) 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법
US4149238A (en) Computer interface
KR920001358A (ko) 정보 처리 장치용 버스 시스템
US4115855A (en) Buffer memory control device having priority control units for priority processing set blocks and unit blocks in a buffer memory
AU1584088A (en) Device for receiving and processing road information
KR910019369A (ko) 미디어 액세스제어/호스트 시스템 인터페이스를 수행하기 위한 방법 및 장치
US4692862A (en) Rapid message transmission system between computers and method
KR970049639A (ko) 멀티프로세서 시스템용의 논리 어드레스 버스 아키텍처
KR850001572A (ko) 컴퓨터 계층 제어용 데이터 처리 시스템
KR920020316A (ko) 컴퓨터 시스템에서 트랜잭션을 수행하기 위한 쿼드러쳐 버스 프로토콜
KR950702044A (ko) 프로세스 제어 컴퓨터용 비밀 인터페이스(stealth interfaca for process control computers)
EP0309330A3 (en) Access priority control system for main storage for computer
CA1083687A (en) Data processing system
US4713793A (en) Circuit for CCIS data transfer between a CPU and a plurality of terminal equipment controllers
KR920014214A (ko) 가정용 비데오 신호 처리 시스템
US3719930A (en) One-bit data transmission system
EP0067519B1 (en) Telecommunications system
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR910006852A (ko) 메모리 제어 시스템 및 방법
JPS57150058A (en) Information processing system
JPS56105521A (en) Mutual exclusive request selecting device
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
SU768016A1 (ru) Устройство передачи информации дл квазиэлектронной автоматической телефонной станции
KR0151601B1 (ko) 신호 서비스장치 내의 프로세서간 통신장치
SU734653A1 (ru) Коммутатор процессоров

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19981116

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee