BR8406678A - Sistema processador de dados incluindo uma pluralidade de sistemas multiprocessadores e processo para processamento de dados em uma unidade de controle de memoria fornecida em um sistema multiprocessador - Google Patents

Sistema processador de dados incluindo uma pluralidade de sistemas multiprocessadores e processo para processamento de dados em uma unidade de controle de memoria fornecida em um sistema multiprocessador

Info

Publication number
BR8406678A
BR8406678A BR8406678A BR8406678A BR8406678A BR 8406678 A BR8406678 A BR 8406678A BR 8406678 A BR8406678 A BR 8406678A BR 8406678 A BR8406678 A BR 8406678A BR 8406678 A BR8406678 A BR 8406678A
Authority
BR
Brazil
Prior art keywords
data processing
multiprocessor
control unit
memory control
unit provided
Prior art date
Application number
BR8406678A
Other languages
English (en)
Inventor
Hidehiko Nishida
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP58247391A external-priority patent/JPS60136850A/ja
Priority claimed from JP25192383A external-priority patent/JPS60140454A/ja
Priority claimed from JP3496484A external-priority patent/JPS60178566A/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of BR8406678A publication Critical patent/BR8406678A/pt

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
BR8406678A 1983-12-26 1984-12-21 Sistema processador de dados incluindo uma pluralidade de sistemas multiprocessadores e processo para processamento de dados em uma unidade de controle de memoria fornecida em um sistema multiprocessador BR8406678A (pt)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP58247391A JPS60136850A (ja) 1983-12-26 1983-12-26 マルチプロセッサ・システム
JP25192383A JPS60140454A (ja) 1983-12-27 1983-12-27 記憶部制御装置
JP3496484A JPS60178566A (ja) 1984-02-25 1984-02-25 アクセス制御方式

Publications (1)

Publication Number Publication Date
BR8406678A true BR8406678A (pt) 1985-10-22

Family

ID=27288592

Family Applications (1)

Application Number Title Priority Date Filing Date
BR8406678A BR8406678A (pt) 1983-12-26 1984-12-21 Sistema processador de dados incluindo uma pluralidade de sistemas multiprocessadores e processo para processamento de dados em uma unidade de controle de memoria fornecida em um sistema multiprocessador

Country Status (8)

Country Link
US (1) US4718006A (pt)
EP (1) EP0147295B1 (pt)
KR (1) KR890004995B1 (pt)
AU (1) AU554059B2 (pt)
BR (1) BR8406678A (pt)
CA (1) CA1221464A (pt)
DE (1) DE3484235D1 (pt)
ES (1) ES539033A0 (pt)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228127A (en) * 1985-06-24 1993-07-13 Fujitsu Limited Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
JPS62197858A (ja) * 1986-02-26 1987-09-01 Hitachi Ltd システム間デ−タベ−ス共用方式
JPS62206658A (ja) * 1986-03-07 1987-09-11 Hitachi Ltd 記憶管理装置
JPH01169565A (ja) * 1987-12-24 1989-07-04 Fujitsu Ltd マルチプロセッサ制御方式
US5214769A (en) * 1987-12-24 1993-05-25 Fujitsu Limited Multiprocessor control system
JPH0731622B2 (ja) * 1988-05-06 1995-04-10 富士通株式会社 メモリアクセス制御方法
US5218688A (en) * 1988-05-06 1993-06-08 Fujitsu Limited Data processing system with memory-access priority control
US5043874A (en) * 1989-02-03 1991-08-27 Digital Equipment Corporation Memory configuration for use with means for interfacing a system control unit for a multi-processor system with the system main memory
US5193187A (en) * 1989-12-29 1993-03-09 Supercomputer Systems Limited Partnership Fast interrupt mechanism for interrupting processors in parallel in a multiprocessor system wherein processors are assigned process ID numbers
US5197130A (en) * 1989-12-29 1993-03-23 Supercomputer Systems Limited Partnership Cluster architecture for a highly parallel scalar/vector multiprocessor system
US5239629A (en) * 1989-12-29 1993-08-24 Supercomputer Systems Limited Partnership Dedicated centralized signaling mechanism for selectively signaling devices in a multiprocessor system
US5680574A (en) * 1990-02-26 1997-10-21 Hitachi, Ltd. Data distribution utilizing a master disk unit for fetching and for writing to remaining disk units
US6728832B2 (en) * 1990-02-26 2004-04-27 Hitachi, Ltd. Distribution of I/O requests across multiple disk units
EP0495167A3 (en) * 1991-01-16 1996-03-06 Ibm Multiple asynchronous request handling
JP2587586B2 (ja) * 1994-05-25 1997-03-05 甲府日本電気株式会社 データ転送方法
JP2731761B2 (ja) * 1995-08-29 1998-03-25 甲府日本電気株式会社 ネットワーク制御装置
DE19606629A1 (de) * 1996-02-22 1997-08-28 Siemens Nixdorf Inf Syst Mehrprozessor-Zentraleinheit
US6073209A (en) * 1997-03-31 2000-06-06 Ark Research Corporation Data storage controller providing multiple hosts with access to multiple storage subsystems
US7071946B2 (en) * 1997-12-30 2006-07-04 Micron Technology, Inc. Accelerated graphics port for a multiple memory controller computer system
US6892266B2 (en) * 2000-11-15 2005-05-10 Texas Instruments Incorporated Multicore DSP device having coupled subsystem memory buses for global DMA access
US7133942B2 (en) * 2001-12-07 2006-11-07 International Business Machines Corporation Sequence-preserving multiprocessing system with multimode TDM buffer
US7017017B2 (en) * 2002-11-08 2006-03-21 Intel Corporation Memory controllers with interleaved mirrored memory modes
KR20210046348A (ko) * 2019-10-18 2021-04-28 삼성전자주식회사 복수의 프로세서들에 유연하게 메모리를 할당하기 위한 메모리 시스템 및 그것의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2119187A5 (pt) * 1970-12-23 1972-08-04 Constr Telephoniques
US4257099A (en) * 1975-10-14 1981-03-17 Texas Instruments Incorporated Communication bus coupler
DE2546202A1 (de) * 1975-10-15 1977-04-28 Siemens Ag Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems
US4400771A (en) * 1975-12-04 1983-08-23 Tokyo Shibaura Electric Co., Ltd. Multi-processor system with programmable memory-access priority control
FR2412122A1 (fr) * 1977-12-15 1979-07-13 Materiel Telephonique Agencement d'interconnexion pour microprocesseurs de commande d'un ensemble complexe
JPS564854A (en) * 1979-06-22 1981-01-19 Fanuc Ltd Control system for plural microprocessors
US4330826A (en) * 1980-02-05 1982-05-18 The Bendix Corporation Synchronizer and synchronization system for a multiple computer system
US4363093A (en) * 1980-03-10 1982-12-07 International Business Machines Corporation Processor intercommunication system
US4451880A (en) * 1980-10-31 1984-05-29 Honeywell Information Systems Inc. Memory controller with interleaved queuing apparatus
CA1187198A (en) * 1981-06-15 1985-05-14 Takashi Chiba System for controlling access to channel buffers
DE3140310C1 (de) * 1981-10-10 1983-04-07 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Schaltungsanordnung zur Speicherung von eine Datenverarbeitungseinrichtung weiterzugebenden Daten
US4495567A (en) * 1981-10-15 1985-01-22 Codex Corporation Multiprocessor/multimemory control system
US4473878A (en) * 1981-11-23 1984-09-25 Motorola, Inc. Memory management unit
US4663706A (en) * 1982-10-28 1987-05-05 Tandem Computers Incorporated Multiprocessor multisystem communications network
DE3302831A1 (de) * 1983-01-28 1984-08-02 Standard Elektrik Lorenz Ag, 7000 Stuttgart Schaltungsanordnung fuer den speicherzugriff in einem mehrrechnersystem
JPH078139B2 (ja) * 1983-09-02 1995-01-30 キヤノン株式会社 高圧電源
DE3421384A1 (de) * 1984-06-08 1985-12-12 Standard Elektrik Lorenz Ag, 7000 Stuttgart Vorrichtung zum zusammenbau von elektronenstrahlerzeugern

Also Published As

Publication number Publication date
ES8602272A1 (es) 1985-11-16
EP0147295B1 (en) 1991-03-06
US4718006A (en) 1988-01-05
DE3484235D1 (de) 1991-04-11
AU554059B2 (en) 1986-08-07
CA1221464A (en) 1987-05-05
EP0147295A3 (en) 1987-11-19
KR850004820A (ko) 1985-07-27
ES539033A0 (es) 1985-11-16
EP0147295A2 (en) 1985-07-03
AU3685784A (en) 1985-07-04
KR890004995B1 (ko) 1989-12-04

Similar Documents

Publication Publication Date Title
BR8406678A (pt) Sistema processador de dados incluindo uma pluralidade de sistemas multiprocessadores e processo para processamento de dados em uma unidade de controle de memoria fornecida em um sistema multiprocessador
BR8700178A (pt) Processo para estender automaticamente o tamanho de um segmento em um sistema de processamento de dados de memoria virtual de pagina segmentada
BR8606308A (pt) Metodo para controlar os acessos de e/s em um sistema de processamento de dados de tarefas multiplas do tipo de memoria virtual de maquina virtual
BR8800330A (pt) Metodo de gerenciamento de memoria rapida reservada de catalogo em um sistema de processamento de dados distribuido
BR8900358A (pt) Processo e sistema de carregamento(de programa)em sistema para processamento distribuido
BR8700175A (pt) Processo para preservar a integridade de uma estrutura de dados e processo para uso em um sistema de processamento de dados com interrupcao de prioridade de memoria virtual
BR9306516A (pt) Métodos para proporcionar suporte interativo para desenvolver produtos baseados em computador de acordo com uma série de procedimentos e para desenvolver sistemas orientados por processo dentro de um sistema de processamento de dados sistema de computador para proporcionar suporte interativo durante o desenvolvimento de uma série de procedimentos e para o desenvolvimento de um programma de computador e sistema dentro de um sistema de processamento de dados
BR8806212A (pt) Sistema de processamento de dados e processo para o seu provimento
BR8700180A (pt) Processo para registrar mudancas no estado de paginas virtuais em um sistema de processamento de dados de memoria virtual
MX157985A (es) Mejoras en sistema de procesamiento de datos para unidad central
KR890702119A (ko) 멀티프로세서 컴퓨터 시스템의 프로세서로 시스템 자원에 대한 적절한 액세스를 보장하기 위한 방법 및 장치
BR9104956A (pt) Controlador multi-canal de dma(acesso direto a memoria)para controlar o acesso a memoria de um sistema de processamento de dados
BR8900604A (pt) Metodo para um sistema operacional ter acesso a blocos de controle,instrucoes e dados em um ambiente de espaco enderecavel multiplo
BR7902170A (pt) Circuitos e metodos para controle multiplo em sistemas de processamento de dados
KR850002915A (ko) 동기식 버스를 갖고 있는 컴퓨터 시스템용 버스 제어 장치 및 이의 방법
DE68919539D1 (de) Datenverarbeitungssystem mit Zugriffsquellen von verschiedenem Durchsatz.
GB8821163D0 (en) Multiprocessor data processing system
DE3685634D1 (de) Verteiltes datenverarbeitungssystem und -verfahren.
BR8806632A (pt) Metodo e sistema para a divisao de dados em uma pluralidade de colunas
BR9000887A (pt) Processo para controlar transferencias de dados inter-dutos em um sistema de processamento de dados
KR900012279A (ko) 데이타 처리 시스템에서의 오퍼랜드 이용도를 증가시키는 장치 및 방법
BR8307178A (pt) Sistema de processamento de dados,circuito logico e processo de resolver prioridade distribuida para permitir que uma unidade de baixa prioridade resida em uma posicao de alta prioridade
BR8700027A (pt) Aparelho e metodo para protecao de dados em um sistema de processamento de dados de multiprogramacao
DE3686660T2 (de) Vorrichtung und verfahren zur zugriffsteuerung in einer mehrcachespeicherdatenverarbeitungsanordnung.
BR8406089A (pt) Processo para controlar memoria intermediaria em aparelho de processamento de dados

Legal Events

Date Code Title Description
B21A Expiry acc. art. 78, item i of ipl- expiry of the term of protection

Free format text: PATENTE EXTINTA EM 31/12/99