KR850001572A - 컴퓨터 계층 제어용 데이터 처리 시스템 - Google Patents
컴퓨터 계층 제어용 데이터 처리 시스템 Download PDFInfo
- Publication number
- KR850001572A KR850001572A KR1019840003948A KR840003948A KR850001572A KR 850001572 A KR850001572 A KR 850001572A KR 1019840003948 A KR1019840003948 A KR 1019840003948A KR 840003948 A KR840003948 A KR 840003948A KR 850001572 A KR850001572 A KR 850001572A
- Authority
- KR
- South Korea
- Prior art keywords
- processing
- unit
- data
- memory unit
- directory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0817—Cache consistency protocols using directory methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Small-Scale Networks (AREA)
- Multi Processors (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 실시한 컴퓨터 시스템의 개략적인 블록다이어그램. 제2도는 본 발명에 실시된 형의 처리장치의 개략적인 블록다이어그램. 제3도는 본 발명에 실시된 형의 캐쉬 메모리 유닛의 개략적인 블록다이어그램.
Claims (10)
- 각각이 관련 처리 장치의 사용에 직접적으로 유용한 데이터를 기억시키기 위한 캐쉬 메모리 유닛을 포함하고 있는 다수의 데이터 처리장치와 : 메인 메모리 유닛과: 상기 각처리 장치들 사이를 그리고 상기 처리장치와 상기 메인 메모리 유닛사이를 접속하도록 결합된 중앙인터페이스 유닛으로 구성하고: 상기 각 처리장치가 관련 캐쉬 메모리 유닛에 기억시키기 위하여 상기 메인 메모리로부터 선택된 데이터 블록을 추출하도록 상기 중앙 인터페이스유닛을 통한 액세스를 가지고, 상기 추출된 데이터 블록들이 상기 처리장치에 의해 변경될 때, 임의의 변경된 데이터 블록의 최종변경이 변경처리 장치의 캐쉬 유닛에만 존재하는 각 변경 처리장치의 캐쉬 메모리 유닛에 기억시키기 위하여 되돌아가고: 상기 중앙 인터페이스 유닛이, 상기 메인 메모리 유닛을 바이패스시키고, 다른 처리 장치들의 캐쉬 메모리 유닛으로부터 리퀘스팅 처리장치로 직접 변경된 데이터 블록을 전손하게 하도록 임의의 한 처리 장치로 부터의 리퀘스트 신호들에 응답하는 장치를 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제1항에 있어서, 상기 각처리 장치들이 관련 퀘쉬유닛에 배타적으로 존재하는 것과 같은 그런 데이터 블록을 태그하는 장치를 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제2항에 있어서, 상기 각 처리 장치가 다른 메모리 유닛에 그 데이터 블록의 전송후에 오는 임의의 그런 데이터 블록에 대해 그 자체의 캐쉬에서 상기 태그를 리세트하는 장치를 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제3항에 있어서, 상기 다른 메모리 유닛이 다른 처리 장치의 캐쉬 메모리 유닛을 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제3항에 있어서, 상기 다른 메모리 유닛이 상기 메인 메모리 유닛을 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제2항에 있어서, 상기 중앙 인터페이스 유닛이 모든 관련처리 장치들의 메모리 유닛을 탐색하도록 탐색 리퀘스트를 발생하도록 임의의 상기 처리 장치로 부터의 리퀘스트 신호에 응답하는 장치를 포함하고, 상기 각 처리 장치는 그런 처리 장치가 요구된 데이터 블록의 태그된 버어전을 그 메모리 유닛내에 기억했는지 안했는지를 확인하도록 그리고 나타난 확인 신호를 제공하도록 상기 탐색요구에 응답하는 장치를 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제6항에 있어서, 상기 처리 장치들이 상기 확인 신호들을 상기 중앙 인터페이스 유닛에 전송하기 위한 장치를 포함하고: 상기 중앙 인터페이스 장치가, 필요하다면, 상기 처리 장치가 요구된 데이터블록의 태그된 버어잠을 포함하는지를 결정하고, 그리고 리퀘스팅 처리장치에 그 존재 위치로부터 상기 데이터 블록의 그런 태그된 버어잠의 전송을 시작하도록 상기 확인 신호들에 응답하는 장치를 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 다수의 데이터 처리장치와 : 메인 메모리 유닛과, 상기 각 처리 장치들 사이를 그리고 상기 처리장치와 상기 메인 메모리 유닛사이를 접속하도록 결합된 중앙인터페이스 유닛으로 구성하고, 상기 처리장치가 관련 처리 장치의 사용에 직접적으로 유용한 데이터를 기억시키기 위한 캐쉬 메모리 유닛을 포함하고, 각 캐쉬 메모리 유닛이 데이터 어레이와 디렉토리 어레이를 포함하고, 상기 디렉토리 어레이가 상기 데이터 어레이에 기억된 데이터의 디렉토리로 구성하고 있고, 상기 각처리 장치가 포오트 지령 레지스터와 중복 캐쉬디렉토리와 포오트 교환 디렉토리를 가진 포오트 유닛을 포함하고 있고, 상기 중복 캐쉬 디렉토리는 상기 디렉토리 어레이의 중복이고 또한 관련 데이터 어레이에 기억된 데이터의 디렉토리를 포함하고 있고, 상기 중앙 인터페이스 유닛이 상기 다수의 처리장치들의 각지령 레지스터로부터 요구된 데이터블록에 대한 지령 신호들을 수신하도록 결합된 장치와, 상기 요구된 데이터 블록이 임의의 상기 처리장치의 메모리 유닛에 존재하는가 않는가를 결정하도록 탐색요구 신호를 개시하도록 상기 지령 신호들에 응답하는 장치를 포함하고 있고, 상기 중앙인터페이스 장치가 리퀘스팅 처리장치의 메모리 유닛에 그 존재위치로 부터 상기 요구된 데이터 블록의 전송을 하게 도록 상기 탐색요구 신호에 상기한 처리장치로 부터의 긍정 응답에 응답하는 장치를 포함하고 있는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제8항에 있어서, 상기 긍정 응답에 응답하는 상기 장치가 한 메모리 유닛으로부터 다른 유닛으로 전송되는 진행중의 데이터 블록들의 일시 기억을 위하여 상기 각 처리 장치들과 각각 관련된 교환 버퍼를 포함하고 있고, 각 처리 장치에서의 상기 교환 디렉토리가 관련 교환 버퍼에 기억된 데이터 블록들의 디렉토리로 구성하고 있고, 상기 탐색요구 신호가 상기 요구된 데이터 블록의 존재의 결정을 하게하도록 상기 교환디렉토리와 상기 중복 캐쉬 디렉토리의 간섭을 하게 하는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.
- 제9항에 있어서, 상기 긍정 응답에 응답하는 장치가 관련된 한 처리 장치의 캐쉬 메모리 유닛으로 부터 데이터의 블록을 수신하도록 결합된 입력을 가진 상기 교환버퍼들에 결합된 멀티플렉싱 장치와, 상기 각 처리장치의 상기 캐쉬 메모리 유닛의 한 입력에 선택적으로 결합된 출력 수단을 가지고 있고 상기 중앙 인터페이스 유닛에 포함된 멀티플렉싱 장치를 포함하고 있고, 상기 중앙 인터페이스 유닛이 상기 한 처리장치의 캐쉬 메모리 유닛으로부터 관련된 교환 버퍼 및 상기 멀티플렉싱 장치를 통해 리퀘스팅 처리유닛의 캐쉬 메모리 유닛에 직접 데이터의 블록을 전송하도록 상기 긍정 응답에 응하여 동작하는 것을 특징으로 하는 컴퓨터 계층 제어용 데이터 처리 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US511616 | 1983-07-07 | ||
US06/511,616 US4695951A (en) | 1983-07-07 | 1983-07-07 | Computer hierarchy control |
Publications (2)
Publication Number | Publication Date |
---|---|
KR850001572A true KR850001572A (ko) | 1985-03-30 |
KR930002337B1 KR930002337B1 (ko) | 1993-03-29 |
Family
ID=24035680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019840003948A KR930002337B1 (ko) | 1983-07-07 | 1984-07-07 | 컴퓨터 계층 제어용 데이터 처리 시스템 |
Country Status (10)
Country | Link |
---|---|
US (1) | US4695951A (ko) |
EP (1) | EP0131277B1 (ko) |
JP (1) | JPS6039259A (ko) |
KR (1) | KR930002337B1 (ko) |
AU (1) | AU578420B2 (ko) |
CA (1) | CA1214884A (ko) |
DE (1) | DE3478519D1 (ko) |
FI (1) | FI80533C (ko) |
NO (1) | NO167831C (ko) |
YU (1) | YU45633B (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0198574A3 (en) * | 1985-02-05 | 1989-11-29 | Digital Equipment Corporation | Apparatus and method for data copy consistency in a multi-cache data processing system |
JP2539357B2 (ja) * | 1985-03-15 | 1996-10-02 | 株式会社日立製作所 | デ−タ処理装置 |
US5349672A (en) * | 1986-03-17 | 1994-09-20 | Hitachi, Ltd. | Data processor having logical address memories and purge capabilities |
US5113510A (en) * | 1987-12-22 | 1992-05-12 | Thinking Machines Corporation | Method and apparatus for operating a cache memory in a multi-processor |
US5226146A (en) * | 1988-10-28 | 1993-07-06 | Hewlett-Packard Company | Duplicate tag store purge queue |
US5185875A (en) * | 1989-01-27 | 1993-02-09 | Digital Equipment Corporation | Method and apparatus for reducing memory read latency in a shared memory system with multiple processors |
US5206941A (en) * | 1990-01-22 | 1993-04-27 | International Business Machines Corporation | Fast store-through cache memory |
US5297269A (en) * | 1990-04-26 | 1994-03-22 | Digital Equipment Company | Cache coherency protocol for multi processor computer system |
US5263144A (en) * | 1990-06-29 | 1993-11-16 | Digital Equipment Corporation | Method and apparatus for sharing data between processors in a computer system |
JPH0827755B2 (ja) * | 1991-02-15 | 1996-03-21 | インターナショナル・ビジネス・マシーンズ・コーポレイション | データの単位を高速度でアクセスする方法 |
US5185861A (en) * | 1991-08-19 | 1993-02-09 | Sequent Computer Systems, Inc. | Cache affinity scheduler |
US5428761A (en) * | 1992-03-12 | 1995-06-27 | Digital Equipment Corporation | System for achieving atomic non-sequential multi-word operations in shared memory |
JPH0797352B2 (ja) * | 1992-07-02 | 1995-10-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | コンピュータ・システム及び入出力コントローラ |
US5684977A (en) * | 1995-03-31 | 1997-11-04 | Sun Microsystems, Inc. | Writeback cancellation processing system for use in a packet switched cache coherent multiprocessor system |
US5655100A (en) * | 1995-03-31 | 1997-08-05 | Sun Microsystems, Inc. | Transaction activation processor for controlling memory transaction execution in a packet switched cache coherent multiprocessor system |
US6018791A (en) * | 1997-04-14 | 2000-01-25 | International Business Machines Corporation | Apparatus and method of maintaining cache coherency in a multi-processor computer system with global and local recently read states |
US6477620B1 (en) * | 1999-12-20 | 2002-11-05 | Unisys Corporation | Cache-level return data by-pass system for a hierarchical memory |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1124017A (en) * | 1964-12-17 | 1968-08-14 | English Electric Computers Ltd | Data storage apparatus |
US3510844A (en) * | 1966-07-27 | 1970-05-05 | Gen Electric | Interprocessing multicomputer systems |
GB1354827A (en) * | 1971-08-25 | 1974-06-05 | Ibm | Data processing systems |
US3735360A (en) * | 1971-08-25 | 1973-05-22 | Ibm | High speed buffer operation in a multi-processing system |
US3771137A (en) * | 1971-09-10 | 1973-11-06 | Ibm | Memory control in a multipurpose system utilizing a broadcast |
US3967247A (en) * | 1974-11-11 | 1976-06-29 | Sperry Rand Corporation | Storage interface unit |
US4471429A (en) * | 1979-12-14 | 1984-09-11 | Honeywell Information Systems, Inc. | Apparatus for cache clearing |
EP0051745B1 (en) * | 1980-11-10 | 1988-01-27 | International Business Machines Corporation | Cache storage hierarchy for a multiprocessor system |
US4394731A (en) * | 1980-11-10 | 1983-07-19 | International Business Machines Corporation | Cache storage line shareability control for a multiprocessor system |
US4394727A (en) * | 1981-05-04 | 1983-07-19 | International Business Machines Corporation | Multi-processor task dispatching apparatus |
US4503497A (en) * | 1982-05-27 | 1985-03-05 | International Business Machines Corporation | System for independent cache-to-cache transfer |
US4527238A (en) * | 1983-02-28 | 1985-07-02 | Honeywell Information Systems Inc. | Cache with independent addressable data and directory arrays |
US4551799A (en) * | 1983-02-28 | 1985-11-05 | Honeywell Information Systems Inc. | Verification of real page numbers of stack stored prefetched instructions from instruction cache |
-
1983
- 1983-07-07 US US06/511,616 patent/US4695951A/en not_active Expired - Lifetime
-
1984
- 1984-06-13 FI FI842384A patent/FI80533C/fi not_active IP Right Cessation
- 1984-07-04 AU AU30249/84A patent/AU578420B2/en not_active Ceased
- 1984-07-05 NO NO842747A patent/NO167831C/no unknown
- 1984-07-06 CA CA000458280A patent/CA1214884A/en not_active Expired
- 1984-07-06 DE DE8484107914T patent/DE3478519D1/de not_active Expired
- 1984-07-06 EP EP84107914A patent/EP0131277B1/en not_active Expired
- 1984-07-06 YU YU119284A patent/YU45633B/sh unknown
- 1984-07-07 JP JP59141288A patent/JPS6039259A/ja active Granted
- 1984-07-07 KR KR1019840003948A patent/KR930002337B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0131277A3 (en) | 1986-06-11 |
CA1214884A (en) | 1986-12-02 |
AU578420B2 (en) | 1988-10-27 |
YU45633B (sh) | 1992-07-20 |
FI80533C (fi) | 1990-06-11 |
JPS6039259A (ja) | 1985-03-01 |
YU119284A (en) | 1986-12-31 |
US4695951A (en) | 1987-09-22 |
NO167831B (no) | 1991-09-02 |
AU3024984A (en) | 1985-01-10 |
EP0131277A2 (en) | 1985-01-16 |
FI842384A0 (fi) | 1984-06-13 |
NO167831C (no) | 1991-12-11 |
DE3478519D1 (en) | 1989-07-06 |
FI80533B (fi) | 1990-02-28 |
EP0131277B1 (en) | 1989-05-31 |
JPH0457026B2 (ko) | 1992-09-10 |
FI842384A (fi) | 1985-01-08 |
KR930002337B1 (ko) | 1993-03-29 |
NO842747L (no) | 1985-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850001572A (ko) | 컴퓨터 계층 제어용 데이터 처리 시스템 | |
KR930023805A (ko) | 다중처리기 컴퓨터시스템에서 캐시태그 메모리의 단일 카피를 사용하는 캐시 일관성 개량장치 및 방법 | |
KR920022097A (ko) | 고장 허용 멀티프로세서 컴퓨터 시스템 | |
KR930001078A (ko) | 컴퓨터 시스템 | |
KR920010442A (ko) | 다수의 뱅크로 분할된 공유메모리를 갖는 멀티프로세서시스템 | |
KR920704227A (ko) | 병렬 입/출력 네트워크 화일서버 구조 | |
DE69409602T2 (de) | Datenspeicherungssystemarchitektur | |
KR930008606A (ko) | 멀티프로세서 시스템에서의 프로세서 교착상태 방지용 장치 | |
KR970071282A (ko) | 메모리 제어기 및 데이타 처리 시스템 | |
KR910001522A (ko) | 데이타 전송방법과 이 방법을 사용한 데이타 처리 시스템 | |
KR860000595A (ko) | 정보처리장치를 위한 메모리액세스 제어방식 | |
EP0489583A2 (en) | Multiple processor cache control system | |
KR860000594A (ko) | 버퍼기억장치용 태그 제어회로 | |
KR850004822A (ko) | 버퍼 기억장치 제어시스템 | |
KR900002189A (ko) | 컴퓨터 시스템에 있어서 데이타 신뢰성의 개선방법 및 장치 | |
KR890017640A (ko) | 파일시스템 | |
KR940026949A (ko) | 카네바 메모리를 구현하기 위한 디바이스, 시스템 및 메모리 | |
US4079354A (en) | Data processing system with improved read/write capability | |
KR830008235A (ko) | 2개의 마이크로프로세서를 갖는 통신 멀티플렉서 | |
US5983307A (en) | Electrical circuit for exchanging data between a microprocessor and a memory and computer comprising a circuit of this type | |
US6826655B2 (en) | Apparatus for imprecisely tracking cache line inclusivity of a higher level cache | |
WO1999026141A1 (en) | Method and apparatus for controlling shared memory access | |
JP3293872B2 (ja) | キャッシュ一致化方式 | |
JPS589273A (ja) | デ−タ処理装置 | |
JPS60502073A (ja) | ワンチツプ・マイクロプロセツサを結合する回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990319 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |